JPH05226584A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH05226584A JPH05226584A JP4058990A JP5899092A JPH05226584A JP H05226584 A JPH05226584 A JP H05226584A JP 4058990 A JP4058990 A JP 4058990A JP 5899092 A JP5899092 A JP 5899092A JP H05226584 A JPH05226584 A JP H05226584A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- power supply
- interlayer connection
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims abstract description 130
- 239000011229 interlayer Substances 0.000 claims abstract description 53
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 集積回路装置の電源配線構造において、電源
端子層の近傍の層間接続部でのエレクトロマイグレーシ
ョンによる断線を防止する。 【構成】 下方配線層から上方配線層に電子が流れる第
１の層間接続部と上方配線層から下方配線層に電子が流
れる第２の層間接続部とが存在する場合、これらの層間
接続部の電流密度が同一であれば第２の層間接続部の方
がエレクトロマイグレーション耐性が高い。そこで、＋
ＶDD等の正の電源端子層１８Ｂの近傍では、この層１８
Ｂから導出された下方配線層１４Ｂに上方配線層１８ｂ
を接続して層間接続部ＰB を形成し、−ＶSS等の負の電
源端子層１８Ａの近傍では、この層１８Ａから導出され
た上方配線層１８ａを下方配線層１４ａ2 に接続して層
間接続部Ｑ2 を形成する。層間接続部ＰB ，Ｑ2 は、第
２の層間接続部に相当する。
端子層の近傍の層間接続部でのエレクトロマイグレーシ
ョンによる断線を防止する。 【構成】 下方配線層から上方配線層に電子が流れる第
１の層間接続部と上方配線層から下方配線層に電子が流
れる第２の層間接続部とが存在する場合、これらの層間
接続部の電流密度が同一であれば第２の層間接続部の方
がエレクトロマイグレーション耐性が高い。そこで、＋
ＶDD等の正の電源端子層１８Ｂの近傍では、この層１８
Ｂから導出された下方配線層１４Ｂに上方配線層１８ｂ
を接続して層間接続部ＰB を形成し、−ＶSS等の負の電
源端子層１８Ａの近傍では、この層１８Ａから導出され
た上方配線層１８ａを下方配線層１４ａ2 に接続して層
間接続部Ｑ2 を形成する。層間接続部ＰB ，Ｑ2 は、第
２の層間接続部に相当する。
Description
【０００１】
【産業上の利用分野】この発明は、集積回路装置の電源
配線構造の改良に関し、特に負の電源端子層の近傍にて
該端子層から導出された上方配線層を下方配線層に接続
して層間接続部を形成したことによりエレクトロマイグ
レーションによる断線を防止したものである。
配線構造の改良に関し、特に負の電源端子層の近傍にて
該端子層から導出された上方配線層を下方配線層に接続
して層間接続部を形成したことによりエレクトロマイグ
レーションによる断線を防止したものである。
【０００２】
【従来の技術】従来、ＭＯＳ型ＬＳＩ等のＩＣ（集積回
路）チップにあっては、図６〜８に示すような電源配線
構造が採用されていた。
路）チップにあっては、図６〜８に示すような電源配線
構造が採用されていた。
【０００３】図６〜８において、シリコン等の半導体基
板１０の表面を覆うシリコンオキサイド等の絶縁膜１２
の上には、配線材を被着してパターニングすることによ
り下方の電源配線層１４Ａ，１４Ｂ，１４ａ1 〜１４ａ
3 ，１４ｂ1 〜１４ｂ3 が形成され、これらの配線層を
覆って層間絶縁膜１６が形成される。
板１０の表面を覆うシリコンオキサイド等の絶縁膜１２
の上には、配線材を被着してパターニングすることによ
り下方の電源配線層１４Ａ，１４Ｂ，１４ａ1 〜１４ａ
3 ，１４ｂ1 〜１４ｂ3 が形成され、これらの配線層を
覆って層間絶縁膜１６が形成される。
【０００４】絶縁膜１６には、異方性ドライエッチング
処理により層間接続部ＳA ，ＳB ，Ｐ1 〜Ｐ3 ，ＰB ，
Ｑ1 〜Ｑ3 ，ＱB に対応した接続孔が形成される。絶縁
膜１６の上には、配線材を被着してパターニングするこ
とにより電源端子層１８Ａ，１８Ｂ及び上方の電源配線
層１８ａ，１８ｂが形成される。
処理により層間接続部ＳA ，ＳB ，Ｐ1 〜Ｐ3 ，ＰB ，
Ｑ1 〜Ｑ3 ，ＱB に対応した接続孔が形成される。絶縁
膜１６の上には、配線材を被着してパターニングするこ
とにより電源端子層１８Ａ，１８Ｂ及び上方の電源配線
層１８ａ，１８ｂが形成される。
【０００５】電源端子層１８Ａは、−ＶSSなる電源電位
が付与されるもので、単一の接続孔を介して配線層１４
Ａに接続され、層間接続部ＳA を形成している。配線層
１４Ａには、配線層１８ａが例えば５個の接続孔を介し
て接続され、５個の層間接続部ＱA を形成している。配
線層１８ａは、別々の接続孔を介して配線層１４ａ1，
１４ａ2 ，１４ａ3 にそれぞれ接続され、層間接続部Ｑ
1 ，Ｑ2 ，Ｑ3 を形成している。
が付与されるもので、単一の接続孔を介して配線層１４
Ａに接続され、層間接続部ＳA を形成している。配線層
１４Ａには、配線層１８ａが例えば５個の接続孔を介し
て接続され、５個の層間接続部ＱA を形成している。配
線層１８ａは、別々の接続孔を介して配線層１４ａ1，
１４ａ2 ，１４ａ3 にそれぞれ接続され、層間接続部Ｑ
1 ，Ｑ2 ，Ｑ3 を形成している。
【０００６】電源端子層１８Ｂは、＋ＶDDなる電源電位
が付与されるもので、単一の接続孔を介して配線層１４
Ｂに接続され、層間接続部ＳB を形成している。配線層
１４Ｂには、配線層１８ｂが例えば５個の接続孔を介し
て接続され、５個の層間接続部ＰB を形成している。配
線層１８ｂは、別々の接続孔を介して配線層１４ｂ1，
１４ｂ2 ，１４ｂ3 にそれぞれ接続され、層間接続部Ｐ
1 ，Ｐ2 ，Ｐ3 を形成している。
が付与されるもので、単一の接続孔を介して配線層１４
Ｂに接続され、層間接続部ＳB を形成している。配線層
１４Ｂには、配線層１８ｂが例えば５個の接続孔を介し
て接続され、５個の層間接続部ＰB を形成している。配
線層１８ｂは、別々の接続孔を介して配線層１４ｂ1，
１４ｂ2 ，１４ｂ3 にそれぞれ接続され、層間接続部Ｐ
1 ，Ｐ2 ，Ｐ3 を形成している。
【０００７】絶縁膜１６の上には、電源端子層１８Ａ，
１８Ｂ及び配線層１８ａ，１８ｂを覆って保護用絶縁膜
２０が形成され、この絶縁膜２０には、異方性ドライエ
ッチング処理により電源端子層１８Ａ，１８Ｂを部分的
に露呈させるような開口部が形成される。電源端子層１
８Ａ，１８Ｂは、対応する開口部を介してボンディング
ワイヤ等によりＩＣパッケージの配線層又はリードに接
続されるもので、ボンディングパッドと呼ばれることも
ある。
１８Ｂ及び配線層１８ａ，１８ｂを覆って保護用絶縁膜
２０が形成され、この絶縁膜２０には、異方性ドライエ
ッチング処理により電源端子層１８Ａ，１８Ｂを部分的
に露呈させるような開口部が形成される。電源端子層１
８Ａ，１８Ｂは、対応する開口部を介してボンディング
ワイヤ等によりＩＣパッケージの配線層又はリードに接
続されるもので、ボンディングパッドと呼ばれることも
ある。
【０００８】
【発明が解決しようとする課題】上記した電源配線構造
にあっては、正の電源端子層１８Ｂにつながる層間接続
部ＰB では、上方の配線層１８ｂから下方の配線層１４
Ｂに向けて電子ｅ- が流れる。また、負の電源端子層１
８Ａにつながる層間接続部ＱA では、下方の配線層１４
Ａから上方の配線層１８ａに向けて電子ｅ- が流れる。
にあっては、正の電源端子層１８Ｂにつながる層間接続
部ＰB では、上方の配線層１８ｂから下方の配線層１４
Ｂに向けて電子ｅ- が流れる。また、負の電源端子層１
８Ａにつながる層間接続部ＱA では、下方の配線層１４
Ａから上方の配線層１８ａに向けて電子ｅ- が流れる。
【０００９】ところで、下方配線層から上方配線層に電
子が流れるＱA のような層間接続部と上方配線層から下
方配線層に電子が流れるＰB のような層間接続部とにつ
いて高温下で高密度の電流を流すことによりエレクトロ
マイグレーション耐性の評価を行なったところ、双方の
層間接続部において電流密度が同一（例えば電流値及び
接続孔サイズのいずれも同一）であれば、ＱA のような
層間接続部の方がエレクトロマイグレーションによる断
線不良が発生しやすい（すなわち、ＰB のような層間接
続部の方がエレクトロマイグレーション耐性が高い）こ
とが判明した。なお、層間接続部Ｐ1 〜Ｐ3 について
は、下方配線層から上方配線層に電子が流れるが、多数
の下方配線層が分岐しているため各層間接続部毎の電流
密度が低く、エレクトロマイグレーションによる断線は
殆ど問題にならない。
子が流れるＱA のような層間接続部と上方配線層から下
方配線層に電子が流れるＰB のような層間接続部とにつ
いて高温下で高密度の電流を流すことによりエレクトロ
マイグレーション耐性の評価を行なったところ、双方の
層間接続部において電流密度が同一（例えば電流値及び
接続孔サイズのいずれも同一）であれば、ＱA のような
層間接続部の方がエレクトロマイグレーションによる断
線不良が発生しやすい（すなわち、ＰB のような層間接
続部の方がエレクトロマイグレーション耐性が高い）こ
とが判明した。なお、層間接続部Ｐ1 〜Ｐ3 について
は、下方配線層から上方配線層に電子が流れるが、多数
の下方配線層が分岐しているため各層間接続部毎の電流
密度が低く、エレクトロマイグレーションによる断線は
殆ど問題にならない。
【００１０】この発明の目的は、エレクトロマイグレー
ション耐性の高い電源配線構造をそなえた集積回路装置
を提供することにある。
ション耐性の高い電源配線構造をそなえた集積回路装置
を提供することにある。
【００１１】
【課題を解決するための手段】この発明は、正の電源端
子層に接続された第１の層間接続部と負の電源端子層に
接続された第２の層間接続部とを有する電源配線構造を
そなえた集積回路装置において、前記正の電源端子層か
ら導出された第１の下方配線層に第１の上方配線層を接
続して前記第１の層間接続部を形成すると共に、前記負
の電源端子層から導出された第２の上方配線層を第２の
下方配線層に接続して前記第２の層間接続部を形成した
ことを特徴とするものである。
子層に接続された第１の層間接続部と負の電源端子層に
接続された第２の層間接続部とを有する電源配線構造を
そなえた集積回路装置において、前記正の電源端子層か
ら導出された第１の下方配線層に第１の上方配線層を接
続して前記第１の層間接続部を形成すると共に、前記負
の電源端子層から導出された第２の上方配線層を第２の
下方配線層に接続して前記第２の層間接続部を形成した
ことを特徴とするものである。
【００１２】
【作用】一般に、ＬＳＩ等のＩＣチップの電源配線は、
回路中で最も電流密度が高くなることが多く、しかも常
に電流が流れていることから、電源端子層の近傍の層間
接続部ではエレクトロマイグレーションによる断線が生
じやすく、エレクトロマイグレーション耐性を高める必
要がある。
回路中で最も電流密度が高くなることが多く、しかも常
に電流が流れていることから、電源端子層の近傍の層間
接続部ではエレクトロマイグレーションによる断線が生
じやすく、エレクトロマイグレーション耐性を高める必
要がある。
【００１３】この発明の構成によれば、正の電源端子層
につながる第１の層間接続部では電子が第１の上方配線
層から第１の下方配線層に流れると共に、負の電源端子
層につながる第２の層間接続部では電子が第２の上方配
線層から第２の下方配線層に流れる。従って、第１及び
第２の層間接続部ではエレクトロマイグレーション耐性
が高くなり、電源配線の信頼性が向上する。
につながる第１の層間接続部では電子が第１の上方配線
層から第１の下方配線層に流れると共に、負の電源端子
層につながる第２の層間接続部では電子が第２の上方配
線層から第２の下方配線層に流れる。従って、第１及び
第２の層間接続部ではエレクトロマイグレーション耐性
が高くなり、電源配線の信頼性が向上する。
【００１４】
【実施例】図１〜３は、この発明の一実施例によるＩＣ
チップの電源配線構造を示すもので、図１は図２のＡ−
Ａ’線断面を示し、図２は図３の一部を拡大して示す。
図１〜３において、図６〜８と同様の部分には同様の符
号を付して詳細な説明を省略する。
チップの電源配線構造を示すもので、図１は図２のＡ−
Ａ’線断面を示し、図２は図３の一部を拡大して示す。
図１〜３において、図６〜８と同様の部分には同様の符
号を付して詳細な説明を省略する。
【００１５】この実施例の特徴は、配線層１８ｂの外側
に配線層１８ａを配置すると共に負の電源端子層１８Ａ
から配線層１８ａを導出したことである。この場合、電
源端子層１８Ａの下には、配線層１４ａ1 〜１４ａ3 等
の配線形成工程を流用して下敷層１４ａが形成される。
そして、下敷層１４ａ、配線層１４ａ1 〜１４ａ3 等を
覆って絶縁膜１６を形成した後、この絶縁膜１６に必要
な接続孔を形成してから、配線層１８ｂ等の配線形成工
程を流用して電源端子層１８Ａとこれにつながる配線層
１８ａとが形成される。配線層１８ａは、絶縁膜１６を
介して配線層１４Ｂと交差する。
に配線層１８ａを配置すると共に負の電源端子層１８Ａ
から配線層１８ａを導出したことである。この場合、電
源端子層１８Ａの下には、配線層１４ａ1 〜１４ａ3 等
の配線形成工程を流用して下敷層１４ａが形成される。
そして、下敷層１４ａ、配線層１４ａ1 〜１４ａ3 等を
覆って絶縁膜１６を形成した後、この絶縁膜１６に必要
な接続孔を形成してから、配線層１８ｂ等の配線形成工
程を流用して電源端子層１８Ａとこれにつながる配線層
１８ａとが形成される。配線層１８ａは、絶縁膜１６を
介して配線層１４Ｂと交差する。
【００１６】図１〜２の電源配線構造によれば、負の電
源端子層１８Ａにつながる層間接続部Ｑ1 〜Ｑ3 では、
上方の配線層１８ａから下方の配線層１４ａ1 〜１４ａ
3 に向けて電子ｅ- が流れる。また、正の電源端子層１
８Ｂにつながる層間接続部ＰB では、上方の配線層１８
ｂから下方の配線層１４Ｂに向けて電子ｅ- が流れる。
従って、層間接続部ＰB ，Ｑ1 〜Ｑ3 のいずれについて
もエレクトロマイグレーション耐性が向上する。なお、
層間接続部Ｐ1 〜Ｐ3 については、電流密度が低いため
エレクトロマイグレーションが問題にならないことは前
述した通りである。
源端子層１８Ａにつながる層間接続部Ｑ1 〜Ｑ3 では、
上方の配線層１８ａから下方の配線層１４ａ1 〜１４ａ
3 に向けて電子ｅ- が流れる。また、正の電源端子層１
８Ｂにつながる層間接続部ＰB では、上方の配線層１８
ｂから下方の配線層１４Ｂに向けて電子ｅ- が流れる。
従って、層間接続部ＰB ，Ｑ1 〜Ｑ3 のいずれについて
もエレクトロマイグレーション耐性が向上する。なお、
層間接続部Ｐ1 〜Ｐ3 については、電流密度が低いため
エレクトロマイグレーションが問題にならないことは前
述した通りである。
【００１７】ＩＣチップでは、図３に示すように内部回
路を取囲むように配線層１８ａ，１８ｂが形成されると
共に、配線層１８ａ，１８ｂから分岐した１４ａ1 〜１
４ａ3 ，１４ｂ1 〜１４ｂ3 等の多数の配線層が内部回
路に接続される。そこで、配線層１８ａ，１８ｂに関し
てエレクトロマイグレーションが問題となるすべての層
間接続部について図１〜２に示したように電子が上方配
線層から下方配線層に流れる構成とし、電子が下方配線
層から上方配線層に流れる層間接続部をなくすようにす
ると、エレクトロマイグレーションによる断線を効果的
に防止することができる。
路を取囲むように配線層１８ａ，１８ｂが形成されると
共に、配線層１８ａ，１８ｂから分岐した１４ａ1 〜１
４ａ3 ，１４ｂ1 〜１４ｂ3 等の多数の配線層が内部回
路に接続される。そこで、配線層１８ａ，１８ｂに関し
てエレクトロマイグレーションが問題となるすべての層
間接続部について図１〜２に示したように電子が上方配
線層から下方配線層に流れる構成とし、電子が下方配線
層から上方配線層に流れる層間接続部をなくすようにす
ると、エレクトロマイグレーションによる断線を効果的
に防止することができる。
【００１８】図４〜５は、この発明の他の実施例による
ＩＣチップの電源配線構造を示すもので、図４は図５の
Ｂ−Ｂ’線断面を示す。図４〜５において、図１〜３，
図６〜８と同様の部分には同様の符号を付して詳細な説
明を省略する。
ＩＣチップの電源配線構造を示すもので、図４は図５の
Ｂ−Ｂ’線断面を示す。図４〜５において、図１〜３，
図６〜８と同様の部分には同様の符号を付して詳細な説
明を省略する。
【００１９】この実施例の特徴は、配線層１８ａの外側
に配線層１８ｂを配置すると共に負の電源端子層１８Ａ
から配線層１８ａを導出したことである。この場合、絶
縁膜１２の上には、配線層１４Ｂ等の配線形成工程を流
用して配線層１４Ｂ1 が形成され、配線層１８ａは、電
源端子層１８Ａからの導出部が絶縁膜１６を介して配線
層１４Ｂ1 と交差するように形成される。また、配線層
１８ｂは、配線層１８ａの導出部と交差すべき部分を除
去した形に形成され、配線層１８ｂの一端部及び他端部
は、配線層１４Ｂ1 の一端部及び他端部にそれぞれ接続
されて層間接続部ＰB1及びＰB2を形成している。層間接
続部ＰB1，ＰB2はいずれも一例として５個の層間接続部
からなっている。
に配線層１８ｂを配置すると共に負の電源端子層１８Ａ
から配線層１８ａを導出したことである。この場合、絶
縁膜１２の上には、配線層１４Ｂ等の配線形成工程を流
用して配線層１４Ｂ1 が形成され、配線層１８ａは、電
源端子層１８Ａからの導出部が絶縁膜１６を介して配線
層１４Ｂ1 と交差するように形成される。また、配線層
１８ｂは、配線層１８ａの導出部と交差すべき部分を除
去した形に形成され、配線層１８ｂの一端部及び他端部
は、配線層１４Ｂ1 の一端部及び他端部にそれぞれ接続
されて層間接続部ＰB1及びＰB2を形成している。層間接
続部ＰB1，ＰB2はいずれも一例として５個の層間接続部
からなっている。
【００２０】図４〜５の電源配線構造によれば、電子ｅ
- の流れる方向は、層間接続部Ｑ1〜Ｑ3 ，ＰB のいず
れについても図１〜２の場合と同様に上方配線層から下
方配線層に向う方向であり、エレクトロマイグレーショ
ン耐性が高くなる。なお、層間接続部ＰB1については、
電子が下方の配線層１４Ｂ1 から上方の配線層１８ｂに
流れるが、電源端子層１８Ｂから層間接続部ＰB1までの
間で配線が分岐しているため電流密度が低く、エレクト
ロマイグレーションによる断線の問題は殆どない。
- の流れる方向は、層間接続部Ｑ1〜Ｑ3 ，ＰB のいず
れについても図１〜２の場合と同様に上方配線層から下
方配線層に向う方向であり、エレクトロマイグレーショ
ン耐性が高くなる。なお、層間接続部ＰB1については、
電子が下方の配線層１４Ｂ1 から上方の配線層１８ｂに
流れるが、電源端子層１８Ｂから層間接続部ＰB1までの
間で配線が分岐しているため電流密度が低く、エレクト
ロマイグレーションによる断線の問題は殆どない。
【００２１】図４〜５の配線構造は、図３に示したよう
なＩＣチップ上において、下方配線層から上方配線層に
電子が流れる層間接続部をなくすために採用することが
できる。
なＩＣチップ上において、下方配線層から上方配線層に
電子が流れる層間接続部をなくすために採用することが
できる。
【００２２】
【発明の効果】以上のように、この発明によれば、正及
び負の電源端子層につながる層間接続部をいずれも電子
が上方配線層から下方配線層に流れるように形成してエ
レクトロマイグレーション耐性を高めたので、高信頼の
集積回路装置を実現できる効果が得られるものである。
び負の電源端子層につながる層間接続部をいずれも電子
が上方配線層から下方配線層に流れるように形成してエ
レクトロマイグレーション耐性を高めたので、高信頼の
集積回路装置を実現できる効果が得られるものである。
【図１】 この発明の一実施例による配線構造を示す断
面図である。
面図である。
【図２】 図１の配線構造をそなえたＩＣチップの一部
を示す上面図である。
を示す上面図である。
【図３】 図２のＩＣチップの電源配線パターンを示す
上面図である。
上面図である。
【図４】 この発明の他の実施例による配線構造を示す
断面図である。
断面図である。
【図５】 図４の配線構造をそなえたＩＣチップの一部
を示す上面図である。
を示す上面図である。
【図６】 従来のＩＣチップの配線構造を示す上面図で
ある。
ある。
【図７】及び
【図８】 図６のＸ１−Ｘ１’及びＸ２−Ｘ２’線に沿
う断面図である。
う断面図である。
【符号の説明】 １０：半導体基板、１２，１６，２０：絶縁膜、１４
Ａ，１４Ｂ，１４ａ1 〜１４ａ3 ，１４ｂ1 〜１４ｂ
3 ：下方の電源配線層、１８ａ，１８ｂ：上方の電源配
線層、１８Ａ，１８Ｂ：電源端子層。
Ａ，１４Ｂ，１４ａ1 〜１４ａ3 ，１４ｂ1 〜１４ｂ
3 ：下方の電源配線層、１８ａ，１８ｂ：上方の電源配
線層、１８Ａ，１８Ｂ：電源端子層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ａ 7735−4Ｍ
Claims (1)
- 【請求項１】 正の電源端子層に接続された第１の層間
接続部と負の電源端子層に接続された第２の層間接続部
とを有する電源配線構造をそなえた集積回路装置におい
て、 前記正の電源端子層から導出された第１の下方配線層に
第１の上方配線層を接続して前記第１の層間接続部を形
成すると共に、前記負の電源端子層から導出された第２
の上方配線層を第２の下方配線層に接続して前記第２の
層間接続部を形成したことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4058990A JPH05226584A (ja) | 1992-02-12 | 1992-02-12 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4058990A JPH05226584A (ja) | 1992-02-12 | 1992-02-12 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226584A true JPH05226584A (ja) | 1993-09-03 |
Family
ID=13100287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4058990A Pending JPH05226584A (ja) | 1992-02-12 | 1992-02-12 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226584A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080514A (ja) * | 2002-12-25 | 2006-03-23 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2009539632A (ja) * | 2006-06-05 | 2009-11-19 | アクスティカ，インコーポレイテッド | バリアを有する集積回路およびその製造方法 |
| JP2011096889A (ja) * | 2009-10-30 | 2011-05-12 | Elpida Memory Inc | 半導体装置 |
| US8058672B2 (en) | 2002-12-25 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
| JP2012054588A (ja) * | 2003-04-10 | 2012-03-15 | Agere Systems Inc | 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術 |
-
1992
- 1992-02-12 JP JP4058990A patent/JPH05226584A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080514A (ja) * | 2002-12-25 | 2006-03-23 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8058672B2 (en) | 2002-12-25 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
| US8227837B2 (en) | 2002-12-25 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
| US8569802B2 (en) | 2002-12-25 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
| JP2012054588A (ja) * | 2003-04-10 | 2012-03-15 | Agere Systems Inc | 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術 |
| JP2009539632A (ja) * | 2006-06-05 | 2009-11-19 | アクスティカ，インコーポレイテッド | バリアを有する集積回路およびその製造方法 |
| JP2011096889A (ja) * | 2009-10-30 | 2011-05-12 | Elpida Memory Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6372409B1 (en) | Bonds pads equipped with heat dissipating rings and method for forming | |
| US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US6756675B1 (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
| US7232705B2 (en) | Integrated circuit bond pad structures and methods of making | |
| US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| CN100433281C (zh) | 在有源元件上具有连接焊盘的半导体集成电路 | |
| US6031257A (en) | Semiconductor integrated circuit device | |
| JP2006523036A (ja) | 集積回路チップのｉ／ｏセル | |
| JP2008527710A (ja) | 信号導電効率を上げながら配線パッド用構造支持体を実現する方法及び装置 | |
| JPH0727968B2 (ja) | 半導体集積回路装置 | |
| US7795130B2 (en) | Active area bonding compatible high current structures | |
| JP3359780B2 (ja) | 配線装置 | |
| JP3917683B2 (ja) | 半導体集積回路装置 | |
| JPH09283632A (ja) | 半導体集積回路装置 | |
| US12283557B2 (en) | Integrated circuit structure | |
| JPH05226584A (ja) | 集積回路装置 | |
| US6703286B1 (en) | Metal bond pad for low-k inter metal dielectric | |
| CN100440497C (zh) | 集成半导体结构 | |
| US8569896B2 (en) | Active area bonding compatible high current structures | |
| CN100511660C (zh) | 半导体器件及其构建方法 | |
| JP2002353221A (ja) | 半導体装置およびその製造方法 | |
| JP2001007113A (ja) | 半導体装置 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JP2947800B2 (ja) | 半導体装置 | |
| JPH053252A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |