JPH05227014A - 機能回路モジュール及び機能回路モジュールアレイ用直接相互接続 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】ユーザがプログラム可能な回路アレイ内の近隣
の機能回路モジュールを相互接続する。 【構成】機能回路モジュールアレイ内の機能回路モジュ
ール１００の少なくとも一つの入力は、機能回路１０８
に結合されているマルチプレクサ回路１２０の入力１０
４に接続される。マルチプレクサ回路１２０の出力は、
入力ノードＩＮ_２に接続されており、内部ノード１１０
は、第２の機能回路モジュール１００の出力バッファ１
１２よりも上流に位置づけられる。マルチプレクサへの
他の入力１２２，１２４は、他の（第３又は第４等の）
近隣の機能回路モジュール内の内部ノードに接続されて
もよい。アレイ内の汎用の相互接続アーキテクチャにお
いて相互接続を行うために使用されているものと同様の
プログラム可能素子１３０，１３２を使用してマルチプ
レクサの制御入力をプログラムすることにより、汎用の
相互接続構造を介して入力リード及びアレイ内の他の回
路ノードに接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路技術、特にユ
ーザがプログラム可能な集積回路技術に関する。より特
定的には、本発明は、所望の電子回路を形成するために
ユーザによってプログラム可能に相互接続され得る多数
の機能回路モジュールを含む集積回路において、異なる
機能回路モジュール間に直接接続を実施するためのアー
キテクチャに関する。

【０００２】

【従来の技術】典型的な集積回路は、個々の半導体部品
間を相互接続している、ウエハーの製造中に標準的なフ
ォトリソグラフプロセスによってパターン形成される金
属のネットワークを使用している。相互接続の柔軟性を
増長するために、多重レベルの金属で覆われたパターン
が使用されることもある。例えば超大規模集積において
は、より高密度で且つより複雑な配線ネットワークが必
要とされ、多数の金属層がしばしば使用される。

【０００３】ユーザがプログラム可能な相互接続技術ま
たは出荷直前に生産者にとってプログラム可能であるこ
とは、より安い細工費用とより迅速な出荷とを可能とす
ると長い間認識されてきた。複雑な回路のユーザのプロ
グラム可能性を達成するための多数の伝達手段（vehicl
es）が提案されてきた。

【０００４】ユーザがプログラム可能な集積回路を提供
するひとつの技法は、論理セルのアレイ間に予めパター
ン形成された金属の相互接続を作成又は破壊するために
レーザを使用することである。これは、通常、組立前若
しくは実際には開放しているパッケージにおいて、完成
したウエハー上で行われる。別のアプローチでは、電気
的にプログラム可能なリンクを提供するために、第３と
第４の金属層間に挟まれて絶縁穴内にあるアモルファス
シリコン合金を含むアンチフューズを使用した、結線さ
れていない相互接続の金属ラインのアレイを使用する。

【０００５】

【発明が解決しようとする課題】この様な相互接続のシ
ステムはバイポーラ、ＭＯＳ又は他の半導体技術を使用
して製造された、アナログ若しくはデジタルの集積回路
に使用されてもよい。レーザによるアプローチは、精巧
なプログラム機器を必要とし、かなり遅い。２千から３
千の回路素子の複雑さを有する一つの装置のパターン形
成を行うのに何時間も必要である。

【０００６】エンドユーザによって構成され得る電気的
にプログラム可能な集積回路を実現するための、様々な
技法が公知である。従来技術として知られているユーザ
がプログラム可能なアーキテクチャの例が、El Gamal他
のＮｏ．4758745 ＵＳ特許及びEl Gamal他のＮｏ．4873
459 ＵＳ特許に見られる。これらは、アンチフューズ技
術を使用した、機能回路モジュールの相互接続のための
アーキテクチャを開示している。機能回路モジュールの
アレイの相互接続へのアプローチの他の例は、Freeman
のＮｏ．4670749 ＵＳ特許及びFreeman のＮｏ．487030
2 ＵＳ特許に示されている。これらは、メモリ素子又は
レジスタによって制御されるＭＯＳトランジスタを使用
している。

【０００７】採用されている相互接続方法に関わらず、
機能回路モジュール間の相互接続のプログラミングは、
しばしば、一つの機能回路モジュールの出力がただ一つ
又は二つの近隣の機能回路モジュールの入力に接続され
るように成される。この様な場合においても、相互接続
は汎用の相互接続構造によって行われる。これは、一つ
の機能回路モジュールの出力を一つ以上の近隣の機能回
路モジュールの入力に接続するために使用される。

【０００８】これらのタイプの接続を行うために汎用の
相互接続構造を使用することにより、他の非局所的な接
続を作成するときに使用可能な汎用の相互接続構造の数
量を減らすことになる。さらに、この方法で近隣の機能
回路モジュールを相互接続することにより、汎用の相互
接続アーキテクチャにおいて使用されているプログラム
可能素子の幾つかを使用する事が必要となる。

【０００９】ユーザがプログラム可能な相互接続素子を
採用している集積回路アーキテクチャのほとんどは、接
続を行うために少なくとも二つの相互接続素子を使用し
なければならない。一つはドライブする機能回路モジュ
ールの出力ノードから、汎用相互接続導体のひとつに、
もう一つは汎用相互接続導体から、ドライブされる機能
回路モジュールの入力ノードにである。使用される相互
接続素子のタイプによっては、相互接続素子に起因する
接続経路の抵抗は速度性能の低下を引き起こすに十分な
程増加し得る。

【００１０】さらに、所望の回路を構成するために多数
の機能回路モジュール間の相互接続を可能とするユーザ
が構成可能な論理アレイ回路全てにおいては、相互接続
の柔軟性対速度の問題は重要である。設計者は多数の機
能回路モジュール間の相互接続のルーティング中にクリ
ティカルパスに遭遇しがちである。

【００１１】クリティカルパスとは、ある特定の回路モ
ジュールへの信号の到着のタイミングがそのモジュール
の適正な動作のために重要であるところである。場合に
よっては、クリティカルパスに信号を供給するために設
計者が使用可能である相互接続構造は、回路モジュール
のタイミング要求を満たすことを保証するには不十分で
ある。

【００１２】従来技術では、この問題に対するある程度
の認識があり、この問題を解決する試みがなされてき
た。CarterのＮｏ．4642487 ＵＳ特許は、機能回路モジ
ュールのアレイを含むユーザがプログラム可能な相互接
続アーキテクチャにて使用するための、局所的相互接続
構造を提供する、従来技術の試みの例である。この従来
技術のアプローチは、一機能回路モジュールの出力から
一つ以上の隣接する機能回路モジュールの入力への直接
接続を規定する。

【００１３】前述の従来技術のアプローチのようなアプ
ローチは、ユーザがプログラム可能な相互接続アーキテ
クチャにおいて有用であることが分かっているが、改善
の余地が残されている。

【００１４】

【課題を解決するための手段】本発明によれば、機能回
路モジュールのアレイ内の第１の機能回路モジュールの
内部ノードは、第２の機能回路モジュールに結合されて
いるマルチプレクサ回路の第１の入力に接続される。内
部ノードは第２の機能回路モジュールの出力バッファよ
り上流に配置される。内部ノードは、機能回路モジュー
ルの出力に現れる信号に論理的に関連する信号を伝える
か、あるいは何らかの他の方法でモジュールの出力又は
動作に関連する信号を伝てもよい。例えば、内部ノード
は機能回路モジュールの出力バッファよりも上流のノー
ドであってもよく、ノードにおける信号とモジュールの
出力に現れる信号との論理関係は、遅延又は遅延と逆変
換のうちの一つである。もう一つの例では、内部ノード
は、機能回路モジュール内の素子で構成された加算器か
らの桁上げ出力でありうる。この例では、内部ノードで
の信号はモジュールの機能に関連し、必ずしもモジュー
ルの出力のみに論理的に関連するわけではない。

【００１５】マルチプレクサ回路の第２の入力リード
は、アレイ中の第２の機能回路モジュールの入力リード
に接続されている。マルチプレクサへの他の入力は、他
の（第３、第４等の）近隣の機能回路モジュール内の内
部ノードに接続されてもよい。マルチプレクサ回路の出
力は、入力リードが結合されている、第２の機能回路モ
ジュールの入力ノードに接続されている。

【００１６】アレイの汎用相互接続アーキテクチャにお
いて相互接続を作るために使用されているものと同様の
プログラム可能素子を使用して、マルチプレクサ制御入
力をプログラムすることにより、第１の機能回路モジュ
ールの入力ノードは、汎用相互接続構造を介して入力リ
ード及びアレイ中の他の回路ノードに接続されてもよ
く、又は他の機能モジュールの出力バッファステージと
汎用相互接続構造の両者をバイパスするやり方で、近隣
の多数の機能回路モジュールのうちの一つのモジュール
の内部ノードに接続されてもよい。

【００１７】

【実施例】通常の技術を有する当業者は、本発明の以下
の記述が単に説明的なものであり、いずれにおいても限
定的ではないことを認識するであろう。そのような技術
を有する者は、本発明の他の実施例を容易に示唆するで
あろうし、それらの実施例は、特許請求の範囲のみで限
定される本発明の範囲に含まれる。

【００１８】まず図１を参照すると、本発明が有用であ
る環境を図解するために、機能回路モジュールのアレイ
10が図示されている。アレイ10は、３行３列に整列され
た機能回路モジュール12、14、16、18、20、22、24、2
6、及び28を含む。図１に示されるように、機能回路モ
ジュール12、14、16、18、20、22、24、26、及び28のそ
れぞれは二つの入力（ＩＮ１及びＩＮ２）と、一つの出
力（ＯＵＴ）を有する。

【００１９】通常の技術を有する当業者が認める通り、
実際のアレイにおいては機能回路モジュールの数と行及
び列の数とは、個々の設計の必要性に従って変わるであ
ろう。更に、各機能回路モジュールに設けられる入力及
び出力の数も又設計上の選択事項であろう。

【００２０】セグメント導体のネットワークを備える汎
用の相互接続構造は、典型的には図１に図示されている
ようなユーザが構成可能なアレイ回路に備えられてい
る。従って、横方向の導体30、32、34、及び36は第１の
横方向相互接続チャネル38内に示され、横方向の導体4
0、42、44、及び46は第２の横方向相互接続チャネル48
内に示される。同様に、縦方向の導体50、52、54、及び
56は第１の縦方向の相互接続チャネル58内に示され、縦
方向の導体60、62、64、及び66は第２の横方向の相互接
続チャネル68内に示される。

【００２１】通常の技術を有する当業者は、実際の、ユ
ーザが構成可能な回路アレイにおいては、相互接続アー
キテクチャの融通性を増すために、横方向及び縦方向の
導体のから選択された幾つかは二つ以上のセグメントに
分割されることに気づくであろう。本発明の理解を容易
にするためには、そのようなセグメンテーションの詳細
を明らかにする必要はなく、従って開示が複雑になり過
ぎることを避けるために図１には図示されていない。

【００２２】ユーザが構成可能な回路アレイの、横方向
及び縦方向の導体と機能回路モジュールの入力及び出力
とは、接続されるべき素子間に位置するプログラム可能
相互接続素子を用いて互いに接続されている。こうした
プログラム可能素子は、通常に開放形のアンチフューズ
素子や、通常にショートされたフューズ素子や、ＥＥＰ
ＲＯＭ、ＥＰＲＯＭ、ＳＲＡＭ及び他のメモリ素子や、
レジスタ又はメモリ素子によってドライブされるＭＯＳ
トランジスタや、同様の手段を含んでもよいが、これら
には限定されない。これらのプログラム可能相互接続素
子は、図１においては、相互接続導体の、導体同士又は
機能回路モジュールの入力又は出力リードとの交点に位
置する円をシンボルとして示されている。プログラム可
能な相互接続素子の例が参照番号70に示されている。

【００２３】図１に示されるようなアレイを使用すると
きには、設計者はアレイ中の様々な部分に位置する機能
回路モジュールの入力と出力との間に接続をよく行う。
これはプログラム可能相互接続素子をプログラムするこ
とにより実施される。設計者は、しばしば近隣の機能回
路モジュール間に接続を行いたいと考えるであろう。従
来技術によれば、そのような接続は、一つ又は複数の適
切な相互接続素子をプログラムすることにより実施され
る。

【００２４】例えば、機能回路モジュール12の出力を機
能回路モジュール14の入力ＩＮ１に接続するために、プ
ログラム可能相互接続素子70及び72をプログラムでき
る。図１を調べてみることにより、通常の技術を有する
当業者は、プログラム可能相互接続素子の他の組み合わ
せも使用可能であるが、いかなる組み合わせにおいても
二つの素子のプログラミングが必要とされることを認識
するであろう。即ち、一つは機能回路モジュール12の出
力を汎用の相互接続導体に接続するため、一つは汎用の
相互接続導体と機能回路モジュール14の入力を接続する
ためである。

【００２５】能動状態の時にゼロオームの抵抗を有する
公知のプログラム可能相互接続素子は無いため、回路接
続経路においてプログラム可能相互接続素子を使用する
ことは回路経路に累積インピーダンスを加えることとな
る。図１の例においては、機能回路モジュール12の出力
から機能回路モジュール14の入力ＩＮ１への信号の遅延
の要因となる要素は数多くある。

【００２６】遅延経路の要因となる第１の要素は、プロ
グラム可能素子72であり、これは機能回路モジュール12
の出力リードを汎用相互接続ライン50に接続するために
使用される。遅延経路の要因となる第２の要素は、プロ
グラム可能素子70であり、これは汎用相互接続ライン50
を機能回路モジュール14の入力リードＩＮ１に接続する
ために使用される。これらの遅延要素はプログラム可能
な相互接続素子自身には固有の特性であり、図１に図示
されているような汎用の相互接続アーキテクチャの使用
による避け得ない副産物である。

【００２７】信号の遅延の要因となる最後の要素は、図
１には示されていないが、機能回路モジュール12自身の
出力バッファセクションに起因する遅延である。図１に
示される様なタイプのアレイ用の機能回路モジュールに
使用される回路機構を設計する時には、設計者は機能回
路モジュールの使用における、非常に広範囲の応用回路
のシナリオで発生する多数の変形を考慮に入れる。この
種の機能回路モジュールがおかれる広範囲の使用法に備
えるために、こうした回路は、機能回路モジュールの設
計仕様が許す最大ドライブ又はファンアウト要求に備え
る出力バッファを有するように設計される。

【００２８】ユーザがプログラム可能なアーキテクチャ
における機能回路モジュールのアレイ内の局所的相互接
続の問題を扱う、従来技術の試みはCarterのＮｏ．4642
487ＵＳ特許に例示されている。Carter特許の教旨によ
ると、汎用の相互接続導体の使用は、特別な鉛直方向の
相互接続導体を提供することによって削減される。該相
互接続導体は、回路経路内のプログラム可能相互接続素
子をプログラムすることにより、機能回路モジュールの
一つの出力リードをアレイ内のすぐ上又は下の機能回路
モジュールのどの入力リードにも直接接続することを可
能とする。更に、回路経路内の一つのプログラム可能相
互接続素子をプログラムすることにより、機能回路モジ
ュールの一つの出力リードをアレイ内でそのすぐ右にあ
る機能回路モジュールのどの入力リードにも直接接続す
ることを可能とする水平方向の第２の特別な相互接続導
体が提供されている。

【００２９】図２を伴って開示される実施例にて例示さ
れているように、本発明はCarterのＮｏ．4642487 ＵＳ
特許に開示されているものも含む従来技術の相互接続案
の重大な改良を意味する。図２を参照する。本発明に従
って構成された、一つの説明的な機能回路モジュールの
ブロック図が示されている。機能回路モジュール100
は、図１に示されている機能回路モジュールと同様に、
参照番号102 に示される入力ＩＮ１と、参照番号104 に
示される入力ＩＮ２と、出力106 とを含む。本発明の原
理を説明するために、二つの入力と一つの出力とが示さ
れているが、通常の技術を有する当業者は、本発明の主
旨から逸脱することなく追加の入力と出力とを備えるこ
とが可能であることをたやすく理解するであろう。

【００３０】機能回路モジュール100 の中心は機能回路
108 である。機能回路108 は多様な機能のうちどんな一
機能を実行することが可能な回路であってもよい。その
ような機能を実行することが可能な入手可能な回路は文
献に多数記述されている。

【００３１】機能回路108 のプリバッファド（pre-buff
ered）出力は、機能回路モジュール100 の内部回路ノー
ド110 に現れる。従来技術の回路モジュールでは、内部
回路ノード110 はユーザに開放されておらず、インバー
タ114 及び116 を含む出力バッファ112 をドライブする
ために働いている。バッファ116 の出力は、機能回路モ
ジュール100 の出力ノード106 に接続されている。図４
ａ及び図４ｂを参照してより詳しく明らかにされるよう
に、本発明の一面によれば、二つの論理逆換及びこれと
関連する遅延によって機能回路モジュールの出力ノード
における信号に関連する機能回路モジュール100 内の内
部回路ノード110 は、ライン118 上で機能回路モジュー
ル100 の外側に引き出される。

【００３２】図２に示される様に、入力ＩＮ２104 は機
能回路108 の入力に直接には接続されないが、代わりに
マルチプレクサ120 の一つの入力に接続される。マルチ
プレクサ120 の出力は、機能回路108 の入力に接続され
る。マルチプレクサ120 の他の入力122 及び124 は、マ
ルチプレクサ120 の制御入力からの制御ライン126 及び
128 と同様に機能回路モジュール100 の外に引き出され
る。マルチプレクサ120 に備わっている制御ラインの数
は、単にマルチプレクサ120 に備わっている入力数の関
数である。図２に示される例では、マルチプレクサ120
への三つの入力から一つを選択するために二つの制御ラ
インが使用されている。

【００３３】図２を調べることにより、マルチプレクサ
120 は機能回路モジュール100 内の機能回路108 の第２
の入力向けの入力のソースを制御していることが明かで
ある。制御ライン126 及び128 に接続されているプログ
ラム可能素子130 及び132 の一つ以上をプログラムする
ことにより選択を行うことができる。プログラム可能素
子130 及び132 は、ユーザがプログラム可能な回路アレ
イと共に用いられる通常のプログラム回路機構を使用し
てプログラムされてもよい。そのようなプログラム回路
機構は通常の技術を有する当業者には周知であり、開示
が複雑過ぎることを避けるため説明しない。

【００３４】プログラム可能素子130 及び132 はプログ
ラム前には通常開放した回路であることが想定されるな
らば、プログラム可能素子130 及び132 のうちプログラ
ムされていない素子については、プルアップレジスタ13
4 及び136 が制御入力ライン126 及び128 上においてそ
れぞれ論理高レベルを維持すると考えられる。プログラ
ム可能素子130 及び132 の一つ又は両方がプログラムさ
れた場合には、プログラムされた素子に連結されている
制御ライン上に論理低レベルが現れることが明白であ
る。この様にしてマルチプレクサ120 は制御される。通
常の技術を有する当業者は、信号経路を決定するプログ
ラム素子130 及び132 はそれ自身は信号経路内になく、
従っていかなる信号の遅延の要因にならないことを認め
るであろう。

【００３５】通常の技術を有する当業者は、図２の機能
回路モジュール100 に示される素子を含む機能回路モジ
ュールの使用により、内部ノード110 及びマルチプレク
サ120 を使用して信号経路からプログラム可能素子を排
除するやり方で、選択された機能回路モジュール間の接
続が行えることを認めるであろう。そのような機能回路
モジュールを採用することにより、アレイアーキテクチ
ャは局所的相互接続の可能性を著しく増長することがで
きる。マルチプレクサ120 を介する信号経路が遭遇する
遅延は、従来技術の相互接続方法が使用された場合に信
号が通らなくてはならない、一つ又は二つのプログラム
可能な相互接続と直列関係にある二つのインバータ114
及び116 を通過する信号が遭遇する遅延より小さい。

【００３６】通常の技術を有する当業者は、発明の他の
実施例によればマルチプレクサ120は排除してもよく、
第１の機能回路モジュールの内部ノード110 からの接続
はその他の一つ以上の機能回路モジュールの入力リード
102 又は104 に直接接続されても良いことに気づくであ
ろう。しかし、そのような実施例は回路相互接続の融通
性を幾らか犠牲にしてその目的を達するものである。

【００３７】本発明を使用することによって得られる優
位性は、本発明がよく遭遇するであろうアレイの環境に
おいて本発明を調査することにより最も容易に理解する
ことができるであろう。図３を参照する。３行３列に整
列されたアレイ10の図１に示されているものと同じ部分
が図示されており、機能回路モジュール100aから100iを
含んでいる。図３に示されているように、機能回路モジ
ュール100aから100iはそれぞれ、二つの入力（ＩＮ１及
びＩＮ２）と一つの出力（ＯＵＴ）とを有する。横方向
及び縦方向の相互接続導体チャネル38、48、58及び68を
含む、図１の汎用の相互接続アーキテクチャはアレイ中
に存在するが、本発明をより明確に表すために図３では
省略されている。

【００３８】機能回路モジュール100aから100iは、好ま
しくは図２に示す如くであってよく、従って入力102aか
ら102iと、104aから104iと、内部回路ノード出力118aか
ら118iと、マルチプレクサ入力122aから122i及び124aか
ら124iと、マルチプレクサ制御ライン126aから126i及び
128aから128iと、それに結合されたプログラム可能素子
130aから130i及び132aから132iとを含む（図面が込み入
り過ぎることを避けるためプルアップレジスタ134 は及
び136 図３では省略されているが、通常の技術を有する
当業者は実際の実施例においては存在することが理解で
きるであろう）。本発明よって増強された局所的相互接
続のアーキテクチャを構成するために必要な他の導体及
び様々な回路ノードへのその接続は図３に示されてい
る。

【００３９】図３に示されているアーキテクチャの例で
は、本発明の局所的相互接続を使用して、どの機能回路
モジュールとその近隣モジュールの二つとの間の直接接
続が可能である。従って、図３のアレイ10の第１行にお
いて、機能回路モジュール100aの内部回路ノードライン
118aは、機能回路モジュール100bのマルチプレクサ入力
124b及び機能回路モジュール100cのマルチプレクサ入力
ライン122cに接続されている。同様に、機能回路モジュ
ール100bの内部回路ノードライン118bは、機能回路モジ
ュール100cのマルチプレクサ入力124cに接続されてお
り、図３の右端を越えて伸びてアレイ内の更なる機能回
路モジュール（図示されず）のマルチプレクサ入力ライ
ンに接続するように図示されている。機能回路モジュー
ル100aのマルチプレクサ入力122a及び124aは、図３の左
端を越えて伸びるラインに接続されているように図示さ
れている。これらのラインは、アレイ中の他の機能回路
モジュール（図示されず）の内部回路ノードからの接続
である。

【００４０】図３の第２行においては、機能回路モジュ
ール100dの内部回路ノードライン118dが、機能回路モジ
ュール100eのマルチプレクサ入力124eと機能回路モジュ
ール100fのマルチプレクサ入力ライン122fとに接続され
ている。同様に、機能回路モジュール100eの内部回路ノ
ードライン118eは、機能回路モジュール100fのマルチプ
レクサ入力124fに接続されており、図３の右端を越えて
伸びてアレイ内の更なる機能回路モジュール（図示され
ず）のマルチプレクサ入力ラインに接続されるように図
示されている。機能回路モジュール100dのマルチプレク
サ入力122d及び124dは、図３の左端を越えて伸びるライ
ンに接続されている様に図示されている。これらのライ
ンは、アレイ中の他の機能回路モジュール（図示され
ず）の内部回路ノードからの接続である。

【００４１】図３の第３行においては、機能回路モジュ
ール100gの内部回路ノードライン118gが、機能回路モジ
ュール100hのマルチプレクサ入力124hと機能回路モジュ
ール100iのマルチプレクサ入力ライン122iとに接続され
ている。同様に、機能回路モジュール100hの内部回路ノ
ードライン118hは、機能回路モジュール100iのマルチプ
レクサ入力124iに接続されており、図３の右端を越えて
伸びてアレイ内の更なる機能回路モジュール（図示され
ず）のマルチプレクサ入力ラインに接続される様に図示
されている。機能回路モジュール100gのマルチプレクサ
入力122g及び124gは、図３の左端を越えて伸びるライン
に接続されている様に図示されている。これらのライン
は、アレイ中の他の機能回路モジュール（図示されず）
の内部回路ノードからの接続である。

【００４２】通常の技術を有する当業者は、プログラム
可能素子130 及び／又は132 のうち適切な一つをプログ
ラムすることにより、機能回路モジュール100 内の出力
バッファ112 をバイパスし、内部マルチプレクサ120 を
介して他の機能回路モジュール100 の所望の一つの内の
機能回路108 の入力に接続する信号経路を作っても良い
ことに容易に気づくであろう。

【００４３】図３に示されている特定のアーキテクチャ
例の多数の変形が可能である。例えば、どの特定の機能
回路モジュール100 の内部回路ノード110 からのライン
118に接続されているマルチプレクサ入力を有する機能
回路モジュールの数及び相対的な位置は、単に設計上の
選択事項である。 従って、図３に関連する開示は単な
る説明上のものと考えられるべきである。通常の技術を
有する当業者は、本発明の範囲にとどまる他の実施例を
容易に提案できるであろう。

【００４４】図４ａ及び図４ｂを参照する。二つの近隣
の機能回路モジュール間の直接接続を示す、本発明の他
の実施例による二つの説明的事例が提供されている。こ
れらの例では異なるタイプの信号を伝える第１の機能回
路モジュールの内部回路ノードが、少なくとも一つの近
隣の機能回路モジュールに直接接続されている。図４ａ
に例示されている第１の例では、広いゲートを実現する
ために二つの機能回路モジュールが使用されている。第
１の機能回路モジュール140 は、入力144 、146 、148
、及び150 に接続されているマルチ入力ゲート142 を
実現するために構成されている。ゲート142 の出力は、
出力バッファ152 及び154 を介して第１の機能回路モジ
ュール142 の出力ライン156 に接続されている。

【００４５】回路の設計上４入力よりも広いゲートが必
要されている場合には、回路を実現する際に、更なる入
力164 、166 、168 、及び170 を有するもう一つのゲー
ト162 を与えるために第２の機能回路モジュール160 を
使用しても良い。従来技術の教示による回路では、第１
の機能回路モジュール140 の出力ライン156 は第２の機
能回路モジュール160 の入力170 にプログラム可能に接
続してもよいが、出力バッファ152 及び154 の存在に起
因する部分的な期間（term）から成る、ゲート142 の出
力からの遅延という犠牲を強いられる。第１の機能回路
モジュール140の出力ノード156 と第２の機能回路モジ
ュール160 の入力170 との間の接続を行うために使用さ
れる導体172 の回路経路内のいかなるプログラム可能素
子によっても、更なる遅延がもたらされるかもしれな
い。Ｎｏ．4642487 ＵＳ特許によって提案されている解
決は、この後者の遅延によってもたらされる重要な問題
を扱っていない。

【００４６】本発明によれば、ゲート142 の出力は内部
回路ノード110 （図２）であり、本発明の教示によって
第２の機能回路モジュール160 の入力170 に直接接続さ
れる。もし使用されるならば、図２のマルチプレクサ12
0 の様なマルチプレクサのみが回路経路に介在する回路
素子であろう。従って、出力バッファ152 及び154 と、
さもなければ第１の機能回路モジュール140 の出力ノー
ド156 及び第２の機能回路モジュール160 の入力168 の
間の接続を行うために使用される導体172 の回路経路内
に位置づけられるあらゆるプログラム可能素子とに起因
する遅延は排除される。

【００４７】図４ｂを参照する。第１の機能回路モジュ
ール180 は、Ａ及びＢ入力184 及び186 に現れるその遅
延期間（term）を加算する加算器182 を実現するために
構成されている。加算器182 の出力は、出力バッファ18
8 及び190 を介して第１の機能回路モジュール180 の出
力ライン192 に接続されている。

【００４８】本発明によると、加算器182 の桁上げ出力
194 は、ライン196 を介して、例えばここで開示されて
いるようにマルチプレクサ202 の入力などの第２の機能
回路モジュール200 の回路ノードに直接接続されてもよ
い。予期される回路機能によっては、マルチプレクサ20
2 は、第２の機能回路モジュール200 への入力に位置さ
れてもよく、第２の機能回路モジュール200 の内部回路
ノードに接続されてもよい。第１の機能回路モジュール
180 内の加算器からのキャリーアウト信号のような信号
の遅延を排除するために本発明を使用することは、現在
可能なものよりも速い加算器回路の実現を可能とする。

【００４９】本発明の実施例及び応用が図示され、説明
されてきたが、通常の技術を有する当業者には、ここで
の発明の主旨から逸脱することなく、上記に言及された
ものより更に多くの変形が可能であることは明白であ
る。従って、発明は特許請求の範囲の主旨に限定される
べきものではない。

【図面の簡単な説明】

【図１】従来技術によるユーザがプログラム可能な機能
回路モジュールのアレイの一部分における近隣の機能回
路モジュール間の典型的な相互接続を示すブロック図で
ある。

【図２】図１に示すアレイような機能回路モジュールの
アレイ中にて使用される、本発明の好ましい実施例によ
り構成された一つの機能回路モジュールのブロック図で
ある。

【図３】図２の機能回路モジュールを組み込んだ図１に
示すアレイのようなユーザがプログラム可能なアレイア
ーキテクチャの一部分を示す、本明の好ましい実施例の
ブロック図である。

【図４ａ】第１の機能回路モジュールの内部回路ノード
が少なくとも一つの近隣の機能回路モジュールに直接接
続されている、二つの近隣の機能回路モジュール間にお
ける本発明のその他の実施例による直接接続を示すブロ
ック図である。

【図４ｂ】第１の機能回路モジュールの内部回路ノード
が少なくとも一つの近隣の機能回路モジュールに直接接
続されている、二つの近隣の機能回路モジュール間にお
ける本発明のその他の実施例による直接接続を示すブロ
ック図である。

【符号の説明】

100 機能回路モジュール 102 入力 104 入力 106 出力ノード 108 機能回路 110 内部ノード 112 出力バッファ 120 マルチプレクサ 122 入力 126 制御ライン 130 プログラム可能素子

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年６月１６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項３

【補正方法】変更

【補正内容】

Claims (3)

【特許請求の範囲】
1. 【請求項１】 機能回路機構をドライブする少なくとも
   二つの信号入力と、出力バッファと、前記機能回路機構
   と該出力バッファの間の内部回路ノードとによって前記
   機能回路機構からドライブされる少なくとも一つの出力
   と、 第１の前記信号入力と前記機能回路機構の間に挿入され
   たマルチプレクサであって、複数のマルチプレクサ入
   力、マルチプレクサ出力、及び少なくとも一つの制御入
   力を有しており、第１の前記マルチプレクサ入力が前記
   少なくとも二つの信号入力の前記第１の信号入力に接続
   され、前記マルチプレクサ出力が前記機能回路機構に接
   続されているマルチプレクサと、 前記マルチプレクサの前記少なくとも一つの制御入力に
   接続されており、前記少なくとも二つの信号入力の前記
   第１の信号入力、又は前記複数のマルチプレクサ入力の
   他の一つのいずれかを前記マルチプレクサ出力に伝える
   ために選択するためのユーザがプログラム可能な手段と
   を含むユーザがプログラム可能な機能回路モジュールの
   アレイにおいて使用する機能回路モジュール。
2. 【請求項２】 ユーザがプログラム可能な機能回路モジ
   ュールのアレイにおいて使用する機能回路モジュールで
   あって、 機能回路機構をドライブする少なくとも二つの信号入力
   と、 出力バッファと、前記機能回路機構と該出力バッファの
   間の内部回路ノードとによって前記機能回路機構からド
   ライブされる少なくとも一つの出力と、 前記機能回路モジュールの外部に前記内部回路ノードへ
   のアクセスを提供する手段とを含む機能回路モジュー
   ル。
3. 【請求項３】 複数の機能回路モジュールを含んでお
   り、前記機能回路モジュールのそれぞれは機能回路機構
   をドライブする少なくとも二つの信号入力を有し、少な
   くとも一つの出力が出力バッファと、機能回路機構と該
   出力バッファの間の内部ノードとによって前記機能回路
   機構からドライブされ、更に汎用の相互接続アーキテク
   チャを含んでおり、該汎用の相互接続アーキテクチャは
   互いに並びに前記複数の機能回路モジュールの入力及び
   出力にプログラム可能に接続可能な複数の導体を含むユ
   ーザがプログラム可能な機能回路モジュールアレイにお
   ける前記汎用の相互接続アーキテクチャをバイパスする
   ための局所的相互接続アーキテクチャであって、 第１の前記信号入力と前記機能回路機構の間に挿入され
   た少なくとも一つの前記機能回路モジュール内のマルチ
   プレクサであって、前記マルチプレクサは複数のマルチ
   プレクサ入力、マルチプレクサ出力、及び少なくとも一
   つの制御入力を有し、第１の前記マルチプレクサ入力は
   前記少なくとも二つの信号入力の前記第１の信号入力に
   接続され、前記マルチプレクサ出力は前記機能回路機構
   に接続されているマルチプレクサと、 第１の前記機能回路モジュール内の前記内部ノードを前
   記少なくとも一つの前記機能回路モジュール内の第２の
   前記マルチプレクサ入力に接続する導体と、 前記マルチプレクサの前記少なくとも一つの制御入力に
   接続されており、前記少なくとも二つの信号入力の前記
   第１の信号入力又は前記内部回路ノードのいずれかを選
   択するためのユーザがプログラム可能な手段とを含む局
   所的相互接続アーキテクチャ。