JPH05227452A - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPH05227452A JPH05227452A JP2636792A JP2636792A JPH05227452A JP H05227452 A JPH05227452 A JP H05227452A JP 2636792 A JP2636792 A JP 2636792A JP 2636792 A JP2636792 A JP 2636792A JP H05227452 A JPH05227452 A JP H05227452A
- Authority
- JP
- Japan
- Prior art keywords
- input
- sync
- signal
- synchronizing signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 title claims description 18
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 7
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 レベルの異なる同期信号が入力された場合で
も、常に一定レベルの同期信号を取り出すことができる
ようにする。 【構成】 入力同期信号１のレベルを検出して、その検
出したレベルに応じてリファレンス電圧１２を発生する
同期信号レベル検知回路２を備え、この回路２から発生
したリファレンス電圧１２と入力同期信号１とをコンパ
レートするコンパレータ４を設けて、両者の比較により
同期信号５を出力させる。
も、常に一定レベルの同期信号を取り出すことができる
ようにする。 【構成】 入力同期信号１のレベルを検出して、その検
出したレベルに応じてリファレンス電圧１２を発生する
同期信号レベル検知回路２を備え、この回路２から発生
したリファレンス電圧１２と入力同期信号１とをコンパ
レートするコンパレータ４を設けて、両者の比較により
同期信号５を出力させる。
Description
【０００１】
【産業上の利用分野】この発明は、映像信号などの同期
信号を分離するための同期分離回路に関するものであ
る。
信号を分離するための同期分離回路に関するものであ
る。
【０００２】
【従来の技術】図３は従来の同期分離回路の構成図を示
し、同図において、１０はクランプ回路で、入力同期信
号１の下限電圧の固定を行なう。４はコンパレータで、
上記クランプ回路１０でクランプされた入力同期信号１
１と、リファレンス電源３から出力されるリファレンス
電圧１２との比較を行ない、ある一定電圧以上の出力同
期信号５を出力する。
し、同図において、１０はクランプ回路で、入力同期信
号１の下限電圧の固定を行なう。４はコンパレータで、
上記クランプ回路１０でクランプされた入力同期信号１
１と、リファレンス電源３から出力されるリファレンス
電圧１２との比較を行ない、ある一定電圧以上の出力同
期信号５を出力する。
【０００３】つぎに、上記構成の動作について説明す
る。図２（ａ）に示すような波形の入力同期信号１をク
ランプ回路１０にてクランプし、そのクランプされた入
力同期信号１１がコンパレータ４の一方に入力されると
ともに、コンパレータ４のもう一方の入力にはリファレ
ンス電圧１２が入力されており、両者が比較される。こ
こで、上記クランプされた入力同期信号１１は、図４
（ａ）で示すとおり入力同期信号１の下限がクランプ電
圧１３に固定されており、そのクランプされた入力同期
信号１１がリファレンス電圧１２と上記コンパレータ４
で比較されて、図２（ｃ）に示すような波形の出力同期
信号５を得ることができる。
る。図２（ａ）に示すような波形の入力同期信号１をク
ランプ回路１０にてクランプし、そのクランプされた入
力同期信号１１がコンパレータ４の一方に入力されると
ともに、コンパレータ４のもう一方の入力にはリファレ
ンス電圧１２が入力されており、両者が比較される。こ
こで、上記クランプされた入力同期信号１１は、図４
（ａ）で示すとおり入力同期信号１の下限がクランプ電
圧１３に固定されており、そのクランプされた入力同期
信号１１がリファレンス電圧１２と上記コンパレータ４
で比較されて、図２（ｃ）に示すような波形の出力同期
信号５を得ることができる。
【０００４】
【発明が解決しようとする課題】従来の同期分離回路
は、以上のように構成されているので、図２（ｂ）に示
すような波形の同期信号１が入力してきた場合、クラン
プ回路１０によりクランプされた入力同期信号１１は図
４（ｂ）に示すようになる。このとき、リファレンス電
圧１２とクランプされた入力同期信号１１の上限が一致
するので、コンパレータ４で比較する場合、クランプさ
れた入力同期信号１１に重畳したノイズ成分が比較され
ることになり、図４（ｃ）に示すように、正常でない出
力同期信号５となる。これは、入力同期信号１のレベル
の大きさに関係なく、上記クランプ電圧１３とリファレ
ンス電圧１２の電圧差（Δｖ）が一定となっているた
め、この電圧差（Δｖ）より小さい振幅の入力同期信号
１が入った場合、回路が正常に動作せず、正常な出力が
得られないという問題があった。
は、以上のように構成されているので、図２（ｂ）に示
すような波形の同期信号１が入力してきた場合、クラン
プ回路１０によりクランプされた入力同期信号１１は図
４（ｂ）に示すようになる。このとき、リファレンス電
圧１２とクランプされた入力同期信号１１の上限が一致
するので、コンパレータ４で比較する場合、クランプさ
れた入力同期信号１１に重畳したノイズ成分が比較され
ることになり、図４（ｃ）に示すように、正常でない出
力同期信号５となる。これは、入力同期信号１のレベル
の大きさに関係なく、上記クランプ電圧１３とリファレ
ンス電圧１２の電圧差（Δｖ）が一定となっているた
め、この電圧差（Δｖ）より小さい振幅の入力同期信号
１が入った場合、回路が正常に動作せず、正常な出力が
得られないという問題があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、入力同期信号の振幅の大きさに
かかわらず、常に正常な出力同期信号を得ることができ
る同期分離回路を提供することを目的とする。
ためになされたもので、入力同期信号の振幅の大きさに
かかわらず、常に正常な出力同期信号を得ることができ
る同期分離回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る同期分離
回路は、入力された同期信号の大きさを検知する同期信
号レベル検知回路と、この同期信号レベル検知回路によ
り検知された同期信号の大きさに従い、同期分離を行な
うレベルを変更するように構成したことを特徴とする。
回路は、入力された同期信号の大きさを検知する同期信
号レベル検知回路と、この同期信号レベル検知回路によ
り検知された同期信号の大きさに従い、同期分離を行な
うレベルを変更するように構成したことを特徴とする。
【０００７】
【作用】この発明によれば、入力される同期信号の大き
さを検知し、その検知された大きさに合った同期分離レ
ベルに変更して同期分離することにより、同期信号の大
きさにかかわらず、常に一定の出力同期信号が得られ
る。
さを検知し、その検知された大きさに合った同期分離レ
ベルに変更して同期分離することにより、同期信号の大
きさにかかわらず、常に一定の出力同期信号が得られ
る。
【０００８】
【実施例】以下、この発明の一実施例を図面にもとづい
て説明する。図１は、この発明の一実施例による同期分
離回路の構成図であり、同図において、１，４，５は図
３に示す従来例と同一のため、相当部分に同一の符号を
付して、それらの詳しい説明は省略する。
て説明する。図１は、この発明の一実施例による同期分
離回路の構成図であり、同図において、１，４，５は図
３に示す従来例と同一のため、相当部分に同一の符号を
付して、それらの詳しい説明は省略する。
【０００９】図１において、２は同期信号レベル検知回
路で、入力同期信号１の振幅の大きさを検知する。１２
は入力同期信号１の上限電圧および下限電圧に従って、
その中間電圧として上記同期信号レベル検知回路２から
出力されるのリファレンス電圧で、コンパレータ４に入
力されて、上記入力同期信号１と比較されるようになっ
ている。
路で、入力同期信号１の振幅の大きさを検知する。１２
は入力同期信号１の上限電圧および下限電圧に従って、
その中間電圧として上記同期信号レベル検知回路２から
出力されるのリファレンス電圧で、コンパレータ４に入
力されて、上記入力同期信号１と比較されるようになっ
ている。
【００１０】つぎに、上記構成の動作について、図２の
動作波形図を参照して説明する。入力同期信号１は同期
信号レベル検知回路２に入力され、ここで入力同期信号
１の上限電圧６と下限電圧７に従って、その中間のリフ
ァレンス電圧１２が出力されて、入力同期信号１とコン
パレータ４において比較される。そして、その比較結果
として、図２（ｃ）に示すように、常にある一定の上限
電圧８（Ｖｃｃ）と下限電圧９（ＧＮＤ）で出力する。
動作波形図を参照して説明する。入力同期信号１は同期
信号レベル検知回路２に入力され、ここで入力同期信号
１の上限電圧６と下限電圧７に従って、その中間のリフ
ァレンス電圧１２が出力されて、入力同期信号１とコン
パレータ４において比較される。そして、その比較結果
として、図２（ｃ）に示すように、常にある一定の上限
電圧８（Ｖｃｃ）と下限電圧９（ＧＮＤ）で出力する。
【００１１】ところで、上記図１に示す構成の同期分離
回路による場合、図２（ａ）および（ｂ）に示すよう
に、入力同期信号１の振幅の大きさ（レベル）にかかわ
らず、常に入力同期信号１の振幅の大きさの中間で同期
分離が行われることになり、振幅が小さい同期信号１で
あっても、正常な動作が行なわれる。
回路による場合、図２（ａ）および（ｂ）に示すよう
に、入力同期信号１の振幅の大きさ（レベル）にかかわ
らず、常に入力同期信号１の振幅の大きさの中間で同期
分離が行われることになり、振幅が小さい同期信号１で
あっても、正常な動作が行なわれる。
【００１２】
【発明の効果】以上のように、この発明によれば、入力
同期信号の大きさに合わせて同期分離を行なうレベルを
変更するように構成したので、同期信号の大きさにかか
わらず、常に正常、正確な同期分離が可能で、一定の同
期信号を得ることができる。
同期信号の大きさに合わせて同期分離を行なうレベルを
変更するように構成したので、同期信号の大きさにかか
わらず、常に正常、正確な同期分離が可能で、一定の同
期信号を得ることができる。
【図１】この発明の一実施例による同期分離回路の構成
図である。
図である。
【図２】図１の回路内での動作波形を示す図である。
【図３】従来の同期分離回路の構成図である。
【図４】図３の回路内での動作波形を示す図である。
【符号の説明】 １ 入力同期信号 ２ 同期信号レベル検知回路 ４ コンパレータ
Claims (1)
- 【請求項１】 入力された同期信号の大きさを検知する
同期信号レベル検知回路と、この同期信号レベル検知回
路により検知された同期信号の大きさに従い、同期分離
を行なうレベルを変更する手段とを備えたことを特徴と
する同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2636792A JPH05227452A (ja) | 1992-02-13 | 1992-02-13 | 同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2636792A JPH05227452A (ja) | 1992-02-13 | 1992-02-13 | 同期分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05227452A true JPH05227452A (ja) | 1993-09-03 |
Family
ID=12191533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2636792A Pending JPH05227452A (ja) | 1992-02-13 | 1992-02-13 | 同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05227452A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823458A (ja) * | 1994-07-05 | 1996-01-23 | Nec Corp | 同期検出回路 |
| JPH0898055A (ja) * | 1994-09-22 | 1996-04-12 | Internatl Business Mach Corp <Ibm> | 同期信号分離回路 |
-
1992
- 1992-02-13 JP JP2636792A patent/JPH05227452A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823458A (ja) * | 1994-07-05 | 1996-01-23 | Nec Corp | 同期検出回路 |
| JPH0898055A (ja) * | 1994-09-22 | 1996-04-12 | Internatl Business Mach Corp <Ibm> | 同期信号分離回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05227452A (ja) | 同期分離回路 | |
| US4975774A (en) | Art processor in a picture-in-picture system | |
| JP3189187B2 (ja) | デジタル信号処理装置 | |
| KR950016217A (ko) | 클럭 신호 생성 장치 | |
| KR0144962B1 (ko) | 고화질 텔레비젼의 동기신호 분리장치 | |
| JP2699610B2 (ja) | 同期信号分離回路 | |
| JP3547970B2 (ja) | 同期分離回路 | |
| KR0135812B1 (ko) | 복합영상장치의 클럭발생기 | |
| JP3252968B2 (ja) | 垂直同期分離回路 | |
| KR930004940Y1 (ko) | 턴테이블의 카아트리지 자동 판별회로 | |
| KR0136008B1 (ko) | 합성동기신호의 처리가 가능한 분리동기신호 처리장치 | |
| KR920022795A (ko) | 수직 동기화 분리기 | |
| JPH0583645A (ja) | 電荷結合素子の出力信号処理回路 | |
| JPH08149338A (ja) | 映像信号処理装置 | |
| JPS595789A (ja) | 映像信号に含まれるデ−タ信号分離回路 | |
| JPH07154639A (ja) | 垂直ブランキング発生回路 | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| JPH03151769A (ja) | クランプパルス発生回路 | |
| KR950001690A (ko) | 레이저 디스크 플레이어 영상 뮤팅 방법 및 그 장치 | |
| JPH0662271A (ja) | 同期信号分離回路 | |
| JPH02252368A (ja) | 映像信号処理回路 | |
| JPH03198477A (ja) | 同期信号分離回路 | |
| JPH04258059A (ja) | ３値信号検出器 | |
| JPH04297187A (ja) | 同期分離回路 | |
| JPH04111691A (ja) | 同期信号分離装置 |