JPS595789A - 映像信号に含まれるデ−タ信号分離回路 - Google Patents
映像信号に含まれるデ−タ信号分離回路Info
- Publication number
- JPS595789A JPS595789A JP57114337A JP11433782A JPS595789A JP S595789 A JPS595789 A JP S595789A JP 57114337 A JP57114337 A JP 57114337A JP 11433782 A JP11433782 A JP 11433782A JP S595789 A JPS595789 A JP S595789A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- video signal
- pedestal
- sync
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0355—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は映像信号に重畳されたデータ信号を分離するデ
ータ信号分離回路に関し、その目的は入力映像信号の振
幅に応じてレベル判定用の閾値を調整する必要がなく、
入力映像信号の振幅が変動しても安定なデータ分離がで
きるものを提供することにある。
ータ信号分離回路に関し、その目的は入力映像信号の振
幅に応じてレベル判定用の閾値を調整する必要がなく、
入力映像信号の振幅が変動しても安定なデータ分離がで
きるものを提供することにある。
第１図に映像信号に重畳されたデータ信号の例を示す。
データの位置は、例えば垂直ブランキング区間の適当な
水平走査区間に挿入されている。
水平走査区間に挿入されている。
信号の方式は多数あるが、ここでは簡単のため「ＮＲＺ
」とする。第１図に示すようにペデスタル部をＯ〔論理
レベル“υ１〕とし、７５ＩＲＥを１〔論理レベル“Ｈ
”〕とするが、実際の信号は、多数のフィルタ等を通過
するため、高調波成分を失ない、鈍ってくる。そのため
、“０”と“１”を判定する閾値は、安定なデータ検出
を行うためにはデータ信号の振幅〔この場合、７５ＩＲ
Ｅ ）の中央〔この°場合８７．５ ＩＲＥ ）に設定
する必要がある。従来、この闇値の設定方法としては第
２図に示す方法で行われている。
」とする。第１図に示すようにペデスタル部をＯ〔論理
レベル“υ１〕とし、７５ＩＲＥを１〔論理レベル“Ｈ
”〕とするが、実際の信号は、多数のフィルタ等を通過
するため、高調波成分を失ない、鈍ってくる。そのため
、“０”と“１”を判定する閾値は、安定なデータ検出
を行うためにはデータ信号の振幅〔この場合、７５ＩＲ
Ｅ ）の中央〔この°場合８７．５ ＩＲＥ ）に設定
する必要がある。従来、この闇値の設定方法としては第
２図に示す方法で行われている。
第２図において、（１）はクランプ回路で、入力映像信
号のペデスタルのレベルを一定にする。このクランプ回
路（１）を通過した信号は、電圧比較器（２）に入る。
号のペデスタルのレベルを一定にする。このクランプ回
路（１）を通過した信号は、電圧比較器（２）に入る。
一方、電圧比較のための基準電圧は、闇値設定回路（３
）から前記電圧比較器（２）は与えられる。
）から前記電圧比較器（２）は与えられる。
閾値設定回路（３）は、入力信号の振幅に対して、あら
かじめ設定された固定の閾値を与えるものである。電圧
比較器（２）は映像信号内データと設定閾値を比較する
ことでデータを検出するものである。
かじめ設定された固定の閾値を与えるものである。電圧
比較器（２）は映像信号内データと設定閾値を比較する
ことでデータを検出するものである。
この動作を更に詳しく説明すると、先ず、入力された映
像信号はクランプ回路（１）により、ペデスタル部が常
にある一定の基準となる電圧にクランプされる。この基
準電圧を基準として閾値が設定されることになる。前記
データ信号の例においては、映像信号の入力振幅に対し
て、閾値を入力映像信号の８７．５ ＩＲＥに相当する
電圧に設定する必要がある。そして、この閾値電圧より
もデータ信号の電圧が高いと電圧比較器（２）で“１”
と判定される。逆に、低いレベルであるならば、“０”
と判定されるわけである。
像信号はクランプ回路（１）により、ペデスタル部が常
にある一定の基準となる電圧にクランプされる。この基
準電圧を基準として閾値が設定されることになる。前記
データ信号の例においては、映像信号の入力振幅に対し
て、閾値を入力映像信号の８７．５ ＩＲＥに相当する
電圧に設定する必要がある。そして、この閾値電圧より
もデータ信号の電圧が高いと電圧比較器（２）で“１”
と判定される。逆に、低いレベルであるならば、“０”
と判定されるわけである。
しかしながら、このような従来の方法では、次の２点が
問題となる。まず第１に、設定閾値は入力映像信号振幅
を基準とする固定の値であり、従って、入力信号の振幅
が決まればそれに応じて電圧比較器（２）が最適の状態
で動作するように調整する必要がある。第２に、このよ
うにして設定された閾値は固定であるので、入力信号の
振幅が変動した場合、閾値は最適の値から外れ、著しい
場合には、データ検出が不可能となるなどして、入力信
号振幅の変動によってデータ信号検出の安定性が損なわ
れる。
問題となる。まず第１に、設定閾値は入力映像信号振幅
を基準とする固定の値であり、従って、入力信号の振幅
が決まればそれに応じて電圧比較器（２）が最適の状態
で動作するように調整する必要がある。第２に、このよ
うにして設定された閾値は固定であるので、入力信号の
振幅が変動した場合、閾値は最適の値から外れ、著しい
場合には、データ検出が不可能となるなどして、入力信
号振幅の変動によってデータ信号検出の安定性が損なわ
れる。
以上の２点は、データ検出回路において機能上、凡用性
を欠くということと、誤読もしくは検出不可という大き
な損失である。
を欠くということと、誤読もしくは検出不可という大き
な損失である。
本発明は、入力映像信号のシンクチップ電圧を検出する
シンクアップ電圧検出回路と、前記入力映像信号のペデ
スタル電圧を検出するペデスタル電圧検出回路と、シン
クアップ電圧検出回路の検出電圧とペデスタル電圧検出
回路の検出電圧を入力としてペデスタルレベルからのシ
ンクアップ電圧を基準としてデータ分離用闇値を決定す
る閾値設定回路と、この閾値設定回路出力の閾値を基準
として前記入力映像信号からデータ信号を検出する電圧
比較器とを設けたことを特徴とし、入力映像信号のペデ
スタルレベルからのシンクチップ電圧を検出し、これを
基準に入力映像信号に含まれるデータの閾値を設定する
ため、入力映像信号の振幅が変動しても安定なデータ分
離ができる効果が得られる。
シンクアップ電圧検出回路と、前記入力映像信号のペデ
スタル電圧を検出するペデスタル電圧検出回路と、シン
クアップ電圧検出回路の検出電圧とペデスタル電圧検出
回路の検出電圧を入力としてペデスタルレベルからのシ
ンクアップ電圧を基準としてデータ分離用闇値を決定す
る閾値設定回路と、この閾値設定回路出力の閾値を基準
として前記入力映像信号からデータ信号を検出する電圧
比較器とを設けたことを特徴とし、入力映像信号のペデ
スタルレベルからのシンクチップ電圧を検出し、これを
基準に入力映像信号に含まれるデータの閾値を設定する
ため、入力映像信号の振幅が変動しても安定なデータ分
離ができる効果が得られる。
以下本発明の一実施例を第８図と第４図に基づいて説明
する。
する。
第８図は本発明の構成図を示す。データ信号を含んだ入
力映像信号０は、シンクチップ電圧検出回路（５）とペ
デスタル電圧検出回路（６）に入り、シンクチップレベ
ルとペデスタルレベルが検出される。
力映像信号０は、シンクチップ電圧検出回路（５）とペ
デスタル電圧検出回路（６）に入り、シンクチップレベ
ルとペデスタルレベルが検出される。
そして閾値設定回路（４）では、この２つのレベルを基
準として閾値が設定される。そしてその閾値は、前記入
力映像信号とともに電圧比較器（２）に入り、データ信
号の検出が行われる。
準として閾値が設定される。そしてその閾値は、前記入
力映像信号とともに電圧比較器（２）に入り、データ信
号の検出が行われる。
前記入力映像信号Ｑ葎は、第１図に示したように、水平
同期信号を有しており、その先端にあたるシンクチップ
のレベルは−４０ＩＲＥであり、またデータの振幅は７
５１ＲＥと一定の値である。したがって、映像信号の振
幅が変動してもその比はかわることがない。さらに、デ
ータ信号の閾値が８７．５ ＩＲＥであるので、シンク
チップレベルの−４０ＩＲＥとの比は一定であることが
わかる。したがって、入力映像信号０３より、シンクチ
ップとペデスタルの電圧をそれぞれシンクアップ電圧検
出回路（５）とペデスタル電圧検出回路（６）により検
出し、閾値設定回路（４）に加えてペデスタルとシンク
チップの電圧を基準として閾値を決定すれば良いことが
わかる。
同期信号を有しており、その先端にあたるシンクチップ
のレベルは−４０ＩＲＥであり、またデータの振幅は７
５１ＲＥと一定の値である。したがって、映像信号の振
幅が変動してもその比はかわることがない。さらに、デ
ータ信号の閾値が８７．５ ＩＲＥであるので、シンク
チップレベルの−４０ＩＲＥとの比は一定であることが
わかる。したがって、入力映像信号０３より、シンクチ
ップとペデスタルの電圧をそれぞれシンクアップ電圧検
出回路（５）とペデスタル電圧検出回路（６）により検
出し、閾値設定回路（４）に加えてペデスタルとシンク
チップの電圧を基準として閾値を決定すれば良いことが
わかる。
例えば、第１図に示した例の場合、理想的な閾値電圧を
Ｖｓ、ペデスタル電圧をｖｐ、シンクチップ電圧をＶＳ
Ｔとすると、ｖｓは以下のように求まる。
Ｖｓ、ペデスタル電圧をｖｐ、シンクチップ電圧をＶＳ
Ｔとすると、ｖｓは以下のように求まる。
８７．５
ＶＢ ＝ Ｖｐ ＋（ＶＰ ＶＳＴ）Ｘ −−■
０ 第４図は前記閾値設定回路（４）の−例を示す。端子（
７）はペデスタル電圧検出回路（６）へ、端子（８）は
シンクチップ電圧検出回路（５）へ、端子θのは電圧比
較器（２）へそれぞれ接続される。（９）は演算増幅回
路で、反転入力端子（→には同図に示すように、抵抗（
１０（ｌυが接続されている。今、端子（７） （８）
α埠の電圧を各々’Ｊ７ ＋ Ｖｓ ｒ Ｖ１２ ＋抵
抗（１０（Ｉυの値を各々ＲＩＯ＋ＲＩＩとすると、Ｖ
ｓ２は以下のように求まる。
０ 第４図は前記閾値設定回路（４）の−例を示す。端子（
７）はペデスタル電圧検出回路（６）へ、端子（８）は
シンクチップ電圧検出回路（５）へ、端子θのは電圧比
較器（２）へそれぞれ接続される。（９）は演算増幅回
路で、反転入力端子（→には同図に示すように、抵抗（
１０（ｌυが接続されている。今、端子（７） （８）
α埠の電圧を各々’Ｊ７ ＋ Ｖｓ ｒ Ｖ１２ ＋抵
抗（１０（Ｉυの値を各々ＲＩＯ＋ＲＩＩとすると、Ｖ
ｓ２は以下のように求まる。
Ｖ１２ ＝ Ｖｙ ＋ （Ｖｌｌ Ｖ７ ）Ｘ二Ｒ１
１ＩＯ １１ ＝Ｖ７ ＋ （Ｖ７ Ｖｓ ）Ｘ □＝
（１）Ｒ４゜ 第４図よりこの第２式において、Ｖ７はペデスタル電圧
ＶＰに、Ｖｓはシンクチップ電圧ｖｓＴに、Ｖ１□は閾
値ｍ圧ＶＳに相当しているので、各々をＶＰ ＋ ＶＳ
Ｔ＋Ｖｓに置き換え、ＲＩＯとＲ１１の比を４０ ：
８７．５とすると、第２式は第１式と等しくなる。すな
わち、第４図に示す回路により、理想的な閾値を求める
ことが可能である。
１ＩＯ １１ ＝Ｖ７ ＋ （Ｖ７ Ｖｓ ）Ｘ □＝
（１）Ｒ４゜ 第４図よりこの第２式において、Ｖ７はペデスタル電圧
ＶＰに、Ｖｓはシンクチップ電圧ｖｓＴに、Ｖ１□は閾
値ｍ圧ＶＳに相当しているので、各々をＶＰ ＋ ＶＳ
Ｔ＋Ｖｓに置き換え、ＲＩＯとＲ１１の比を４０ ：
８７．５とすると、第２式は第１式と等しくなる。すな
わち、第４図に示す回路により、理想的な閾値を求める
ことが可能である。
第２式において、求まる電圧Ｖ１□は、入力映像信号α
葎の振幅にかかわらず、理想的な閾値に対応しており、
従って、第８図に示す本発明の実施例によれば入力映像
信号の振幅に応じて閾値を調整する必要が無く、また、
入力映像信号の振幅が変動しても、絶えず理想的な閾値
が電圧比較器（２）へ入力され、安定にデータ信号が分
離できる。
葎の振幅にかかわらず、理想的な閾値に対応しており、
従って、第８図に示す本発明の実施例によれば入力映像
信号の振幅に応じて閾値を調整する必要が無く、また、
入力映像信号の振幅が変動しても、絶えず理想的な閾値
が電圧比較器（２）へ入力され、安定にデータ信号が分
離できる。
第２式において、閾値に誤差を生じる要素はＲＩＯとＲ
ＢＯ比であり、その絶対値では無い。従って、本発明の
実施例は、抵抗相互間の相対比の精度を高く取ることの
できるＩＣ回路に適していると言うことができる。
ＢＯ比であり、その絶対値では無い。従って、本発明の
実施例は、抵抗相互間の相対比の精度を高く取ることの
できるＩＣ回路に適していると言うことができる。
以上説明のように本発明によれば、簡単な構成により、
入力映像信号の振幅が変動するものであっても安定にデ
ータ信号を分離することができ、従来のものに比べて実
用性の高いものである。
入力映像信号の振幅が変動するものであっても安定にデ
ータ信号を分離することができ、従来のものに比べて実
用性の高いものである。
第１図は映像信号に重畳されたデータ信号を示す波形図
、第２図は従来のデータ分離回路の構成図、第８図は本
発明の一実施例の構成図、第４図は閾値設定回路の具体
構成図である。 （２）・・・電圧比較器、（４）・・・閾値設定回路、
（５）・・・シンクチップ電圧検出回路、（６）・・・
ペデスタル電圧・検出回路、（９）・・・演算増幅器、
ｏｌＱη・・・抵抗、α葎・・・入力映像信号 代理人 森本義弘 第１図
、第２図は従来のデータ分離回路の構成図、第８図は本
発明の一実施例の構成図、第４図は閾値設定回路の具体
構成図である。 （２）・・・電圧比較器、（４）・・・閾値設定回路、
（５）・・・シンクチップ電圧検出回路、（６）・・・
ペデスタル電圧・検出回路、（９）・・・演算増幅器、
ｏｌＱη・・・抵抗、α葎・・・入力映像信号 代理人 森本義弘 第１図
Claims (1)
- 【特許請求の範囲】 １、 入力映像信号のシンクチップ電圧を検出するシン
クアップ電圧検出回路と、前記入力映像信号のペデスタ
ル電圧を検出するペデスタル電圧検出回路と、シンクア
ップ電圧検出回路の検出電圧とペデスタル電圧検出回路
の検出電圧を入力としてペデスタルレベルかラノシンク
アップ電圧を基準としてデータ分離用閾値を決定する閾
値設定回路と、この閾値設定回路出力の閾値を基準とし
て前記入力映像信号からデータ信号を検出する電圧比較
器とを設けた映像信号ｌに含まれるデータ信号分離回路
。 ２、 閾値設定回路を、ペデスタル電圧とシンクチップ
電圧を二人力とする演算増幅器と、この演算増幅器に接
続されて求める閾値を比で決定する外部素子とで構成し
たことを特徴とする特許請求の範囲第１項記載の映像信
号７第１に含まれるデータ信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114337A JPS595789A (ja) | 1982-06-30 | 1982-06-30 | 映像信号に含まれるデ−タ信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114337A JPS595789A (ja) | 1982-06-30 | 1982-06-30 | 映像信号に含まれるデ−タ信号分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS595789A true JPS595789A (ja) | 1984-01-12 |
| JPS638675B2 JPS638675B2 (ja) | 1988-02-24 |
Family
ID=14635256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57114337A Granted JPS595789A (ja) | 1982-06-30 | 1982-06-30 | 映像信号に含まれるデ−タ信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595789A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245383A (ja) * | 1984-05-18 | 1985-12-05 | Matsushita Electric Ind Co Ltd | デ−タ信号の分離回路 |
| JPH0193887U (ja) * | 1987-12-15 | 1989-06-20 | ||
| EP0555970A3 (ja) * | 1992-02-10 | 1994-03-23 | Plessey Semiconductors Ltd |
-
1982
- 1982-06-30 JP JP57114337A patent/JPS595789A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245383A (ja) * | 1984-05-18 | 1985-12-05 | Matsushita Electric Ind Co Ltd | デ−タ信号の分離回路 |
| JPH0193887U (ja) * | 1987-12-15 | 1989-06-20 | ||
| EP0555970A3 (ja) * | 1992-02-10 | 1994-03-23 | Plessey Semiconductors Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS638675B2 (ja) | 1988-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4480200A (en) | Zero-crossing point detection circuit | |
| US4859872A (en) | Synchronizing signal processing circuit | |
| US4511920A (en) | Television signal amplitude detection circuit | |
| JPS595789A (ja) | 映像信号に含まれるデ−タ信号分離回路 | |
| US4544951A (en) | Video clamping circuit | |
| JPH0479481A (ja) | 映像信号平均輝度レベル検出装置 | |
| US4551761A (en) | Signal processing circuit including image sensor | |
| JPH054372Y2 (ja) | ||
| KR960015010B1 (ko) | 게인제어앰프 | |
| JP2856787B2 (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| KR930007561B1 (ko) | 디지탈신호 검출용 기준레벨 설정회로 | |
| JPH05227452A (ja) | 同期分離回路 | |
| KR890003223B1 (ko) | 텔리텍스트 데이타 신호 검출회로 | |
| JPH06253170A (ja) | ビデオ信号処理回路 | |
| JPS5933930A (ja) | Ａ／ｄ変換のための基準電圧発生回路 | |
| JPS62271547A (ja) | 識別回路 | |
| JPH03190483A (ja) | 動き画面判別装置 | |
| KR930003981Y1 (ko) | 영상기록 재생기에서의 osd 신호레벨 자동조절 회로 | |
| JP3562100B2 (ja) | 画面サイズ判定回路 | |
| JPS62272766A (ja) | ビデオ信号処理装置 | |
| JPS6174478A (ja) | 輝度調整回路 | |
| JPS59120963A (ja) | 波形処理装置 | |
| JPH0269079A (ja) | 映像信号入力回路 | |
| JPS61120585A (ja) | 同期信号分離・クランプ装置 | |
| JPS60171871A (ja) | クランプ回路 |