JPH0522833A - デイジタル保護継電器 - Google Patents
デイジタル保護継電器Info
- Publication number
- JPH0522833A JPH0522833A JP3165597A JP16559791A JPH0522833A JP H0522833 A JPH0522833 A JP H0522833A JP 3165597 A JP3165597 A JP 3165597A JP 16559791 A JP16559791 A JP 16559791A JP H0522833 A JPH0522833 A JP H0522833A
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- predetermined
- correction
- protective relay
- correction value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/006—Calibration or setting of parameters
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】本発明はアナログ入力回路の特性の誤差を容易
に校正できるディジタル保護継電器を提供することにあ
る。 【構成】本発明は遮断器へのトリップ指令を出力するデ
ィジタル保護継電器において、通常は記憶装置に記憶し
ておいた補正値を使用してディジタルデータに補正を行
い、それにより得られた修正ディジタルデータを用いて
所定の保護継電演算を行い、一方校正時にはディジタル
データに所定の演算を行うことにより求めた補正値を記
憶装置に記憶させているので、アナログ入力回路の特性
の誤差を容易に補正し、誤差に影響を受けない保護継電
演算が可能なディジタル保護継電器を提供できる。
に校正できるディジタル保護継電器を提供することにあ
る。 【構成】本発明は遮断器へのトリップ指令を出力するデ
ィジタル保護継電器において、通常は記憶装置に記憶し
ておいた補正値を使用してディジタルデータに補正を行
い、それにより得られた修正ディジタルデータを用いて
所定の保護継電演算を行い、一方校正時にはディジタル
データに所定の演算を行うことにより求めた補正値を記
憶装置に記憶させているので、アナログ入力回路の特性
の誤差を容易に補正し、誤差に影響を受けない保護継電
演算が可能なディジタル保護継電器を提供できる。
Description
【０００１】
【産業上の利用分野】本発明は電力系統のディジタル保
護継電器、特にアナログ入力部の誤差を補正する機能を
備えたディジタル保護継電器に関する。
護継電器、特にアナログ入力部の誤差を補正する機能を
備えたディジタル保護継電器に関する。
【０００２】
【従来の技術】従来のディジタル保護継電器を図３を参
照して説明する。図３に示すように、電力系統からの電
圧または電流がアナログ入力回路１に入力される。この
アナログ入力回路１は、一般に図４に示すように複数の
変成器２、フィルタ回路３、サンプリング回路４及びマ
ルチプレクサ５とから構成されている。アナログ入力回
路１に入力された複数の電圧または電流はそれぞれ対応
する変成器２にてレベル変換され、フィルタ回路３にて
保護演算に不要な高調波を除去した後、サンプルホール
ド回路４にて所定の時間間隔でサンプリングし所定時間
保持する。これらの複数チャネル入力のアナログ値をマ
ルチプレクサ５にて所定の時間間隔で選択切換したもの
を出力する。このアナログ値をアナログディジタル変換
器６にてディジタルデータに変換する。演算回路７に
て、前記ディジタルデータに所定の演算を行い、その結
果が所定の値を越えているか否かの判定を行い、越えて
いれば出力回路８を介して遮断器へのトリップ指令を出
力する。
照して説明する。図３に示すように、電力系統からの電
圧または電流がアナログ入力回路１に入力される。この
アナログ入力回路１は、一般に図４に示すように複数の
変成器２、フィルタ回路３、サンプリング回路４及びマ
ルチプレクサ５とから構成されている。アナログ入力回
路１に入力された複数の電圧または電流はそれぞれ対応
する変成器２にてレベル変換され、フィルタ回路３にて
保護演算に不要な高調波を除去した後、サンプルホール
ド回路４にて所定の時間間隔でサンプリングし所定時間
保持する。これらの複数チャネル入力のアナログ値をマ
ルチプレクサ５にて所定の時間間隔で選択切換したもの
を出力する。このアナログ値をアナログディジタル変換
器６にてディジタルデータに変換する。演算回路７に
て、前記ディジタルデータに所定の演算を行い、その結
果が所定の値を越えているか否かの判定を行い、越えて
いれば出力回路８を介して遮断器へのトリップ指令を出
力する。
【０００３】ところで、図４のように構成されるアナロ
グ入力回路１は、それを構成する部品の定数のばらつき
により、入力に対する出力の特性即ち振幅ゲインや位相
に誤差が表れる。これらの誤差は、保護性能に直接影響
するため誤差を減少させる必要がある。そのために、図
５に示すような可変抵抗器９や可変コンデンサ１０で構
成する補正回路１１をアナログ入力回路１に設けてい
る。
グ入力回路１は、それを構成する部品の定数のばらつき
により、入力に対する出力の特性即ち振幅ゲインや位相
に誤差が表れる。これらの誤差は、保護性能に直接影響
するため誤差を減少させる必要がある。そのために、図
５に示すような可変抵抗器９や可変コンデンサ１０で構
成する補正回路１１をアナログ入力回路１に設けてい
る。
【０００４】
【発明が解決しようとする課題】アナログ入力回路の特
性の誤差を補正するために、校正用の波形をアナログ入
力回路１に入力し、補正回路１１を調整する必要があ
り、さらに部品の定数は時間的に変化するので、この調
整は定期的に行う必要があり、手数がかかるという問題
がある。
性の誤差を補正するために、校正用の波形をアナログ入
力回路１に入力し、補正回路１１を調整する必要があ
り、さらに部品の定数は時間的に変化するので、この調
整は定期的に行う必要があり、手数がかかるという問題
がある。
【０００５】本発明は上記問題を解決するためになされ
たもので、その目的はアナログ入力回路の特性の誤差を
容易に校正できるディジタル保護継電器を提供すること
にある。
たもので、その目的はアナログ入力回路の特性の誤差を
容易に校正できるディジタル保護継電器を提供すること
にある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために電力系統のアナログ電気量を所定の時間間隔
でサンプリングした後、ディジタル変換し、得られたデ
ィジタルデータに所定の保護継電演算を行い、その結果
が所定の条件を満たすときに遮断器へのトリップ指令を
出力するディジタル保護継電器において、通常は記憶装
置に記憶しておいた補正値を使用して前記ディジタルデ
ータに補正を行い、それにより得られた修正ディジタル
データを用いて前記の所定の保護継電演算を行い、一方
校正時には前記ディジタルデータに所定の演算を行うこ
とにより求めた補正値を記憶装置に記憶することを特徴
とする。
するために電力系統のアナログ電気量を所定の時間間隔
でサンプリングした後、ディジタル変換し、得られたデ
ィジタルデータに所定の保護継電演算を行い、その結果
が所定の条件を満たすときに遮断器へのトリップ指令を
出力するディジタル保護継電器において、通常は記憶装
置に記憶しておいた補正値を使用して前記ディジタルデ
ータに補正を行い、それにより得られた修正ディジタル
データを用いて前記の所定の保護継電演算を行い、一方
校正時には前記ディジタルデータに所定の演算を行うこ
とにより求めた補正値を記憶装置に記憶することを特徴
とする。
【０００７】
【作用】誤差が存在する実際のアナログ入力回路に所定
の波形を入力したときに得られたディジタルデータと、
アナログ入力回路に誤差がなく、上記と同じ波形を入力
したと仮定したときに得られるべきディジタルデータを
使って補正値演算部で所定の演算を行うことにより補正
値が得られる。校正時には、上記の所定の波形をアナロ
グ入力回路に入力すると同時に、校正／運用入力装置に
「校正中」の状態を入力する。補正値演算部では、「校
正中」のときに上記で得られた補正値を補正値記憶部に
記憶させ、補正部では「運用中」にその補正値を用い
て、ディジタルデータに補正を行うため、アナログ入力
回路に誤差がないときのデータと同等のデータが得られ
る。そのデータを保護継電演算部で用いるので、誤差を
取り除いた保護継電演算が行える。
の波形を入力したときに得られたディジタルデータと、
アナログ入力回路に誤差がなく、上記と同じ波形を入力
したと仮定したときに得られるべきディジタルデータを
使って補正値演算部で所定の演算を行うことにより補正
値が得られる。校正時には、上記の所定の波形をアナロ
グ入力回路に入力すると同時に、校正／運用入力装置に
「校正中」の状態を入力する。補正値演算部では、「校
正中」のときに上記で得られた補正値を補正値記憶部に
記憶させ、補正部では「運用中」にその補正値を用い
て、ディジタルデータに補正を行うため、アナログ入力
回路に誤差がないときのデータと同等のデータが得られ
る。そのデータを保護継電演算部で用いるので、誤差を
取り除いた保護継電演算が行える。
【０００８】
【実施例】本発明の実施例を図面を参照して説明する。
【０００９】（第１実施例）図１は本発明の第１実施例
の構成図である。同図において、補正部１２では、ディ
ジタルデータに対して、次の（１）式で補正処理を行
う。 ｘmo＝ｘm ×Ｋ ……（１） ここで、ｘm は、ある時刻でサンプリングされたディジ
タルデータを表す。Ｋは補正値である。
の構成図である。同図において、補正部１２では、ディ
ジタルデータに対して、次の（１）式で補正処理を行
う。 ｘmo＝ｘm ×Ｋ ……（１） ここで、ｘm は、ある時刻でサンプリングされたディジ
タルデータを表す。Ｋは補正値である。
【００１０】補正値記憶部１３は周知のメモリ回路であ
り、補正値Ｋを記憶しておく。校正／運用入力装置１６
は、「校正中」か「運用中」かの状態を入力する機能を
もつ周知の装置である。補正値演算部１５では、次の
（２）式の演算を行う。 Ｋ＝ＸDC／ｘm ……（２） ここで、ＸDCは、アナログ入力回路１にゲイン誤差がな
く、所定の直流波形を入力したと仮定したときに得られ
るべきディジタルデータを表す。
り、補正値Ｋを記憶しておく。校正／運用入力装置１６
は、「校正中」か「運用中」かの状態を入力する機能を
もつ周知の装置である。補正値演算部１５では、次の
（２）式の演算を行う。 Ｋ＝ＸDC／ｘm ……（２） ここで、ＸDCは、アナログ入力回路１にゲイン誤差がな
く、所定の直流波形を入力したと仮定したときに得られ
るべきディジタルデータを表す。
【００１１】そして、校正／運用入力装置１６からの出
力が「校正中」であれば、補正値演算部１５は、（２）
式で得られた補正値Ｋを補正値記憶部１３に記憶する。
保護継電演算部１４では、補正部１２における（１）式
で得られた補正後のディジタルデータＸmoを用いて所定
の保護継電演算を行う。
力が「校正中」であれば、補正値演算部１５は、（２）
式で得られた補正値Ｋを補正値記憶部１３に記憶する。
保護継電演算部１４では、補正部１２における（１）式
で得られた補正後のディジタルデータＸmoを用いて所定
の保護継電演算を行う。
【００１２】次に、本実施例の作用について説明する。
アナログ入力回路１にゲイン誤差がないと仮定したとき
に得られるべきディジタルデータをＹm とすると、実際
にアナログ入力回路１に誤差があるときのディジタルデ
ータＸm との関係は、 ｘm ×Ｋ＝ｙm ……（３） で表せる。
アナログ入力回路１にゲイン誤差がないと仮定したとき
に得られるべきディジタルデータをＹm とすると、実際
にアナログ入力回路１に誤差があるときのディジタルデ
ータＸm との関係は、 ｘm ×Ｋ＝ｙm ……（３） で表せる。
【００１３】アナログ入力回路１での誤差がなく、所定
の直流波形を入力したと仮定したときに得られるべきデ
ィジタルデータＸDCは、予め求められる。アナログ入力
回路１に実際の誤差があり、上記と同じ所定の直流波形
を入力したときのディジタルデータｘm とＸDCとの関係
は、（３）式から分かるように ｘm ×Ｋ＝ＸDC ……（４） である。したがって、ＸDC／ｘm を計算すれば、Ｋが求
められる。そして、求められたＫを用いて、（１）式で
ｘmoを計算すれば、ｘmoはｙm に等しくなる。
の直流波形を入力したと仮定したときに得られるべきデ
ィジタルデータＸDCは、予め求められる。アナログ入力
回路１に実際の誤差があり、上記と同じ所定の直流波形
を入力したときのディジタルデータｘm とＸDCとの関係
は、（３）式から分かるように ｘm ×Ｋ＝ＸDC ……（４） である。したがって、ＸDC／ｘm を計算すれば、Ｋが求
められる。そして、求められたＫを用いて、（１）式で
ｘmoを計算すれば、ｘmoはｙm に等しくなる。
【００１４】なお、（２）式で得られたＫは、校正／運
用入力装置１７にて、「校正中」の状態を入力している
ときのみ補正値記憶部１３の値を更新し、通常の運用で
はこの記憶された値を使用する。
用入力装置１７にて、「校正中」の状態を入力している
ときのみ補正値記憶部１３の値を更新し、通常の運用で
はこの記憶された値を使用する。
【００１５】アナログ入力回路１にゲイン誤差が存在し
ても、ゲイン誤差がないときと同等のディジタルデータ
を用いて保護継電演算が可能となる。
ても、ゲイン誤差がないときと同等のディジタルデータ
を用いて保護継電演算が可能となる。
【００１６】（第２実施例）上記第１実施例の補正値演
算部１５において、（２）式の代わりに次の（５）式の
演算を行う。 Ｋ＝ＸACE ／ＸE ……（５） ここで、ＸACは、アナログ入力回路１に誤差がなく、所
定の交流波形入力したと仮定したときに得られるべきデ
ィジタルデータの実効値を表す。ＸE は、上記と同じ所
定の交流波形を入力したときに得られるディジタルデー
タを用いて計算した実効値である。このＸE は、よく知
られている次の（６）（７）式などで計算する。
算部１５において、（２）式の代わりに次の（５）式の
演算を行う。 Ｋ＝ＸACE ／ＸE ……（５） ここで、ＸACは、アナログ入力回路１に誤差がなく、所
定の交流波形入力したと仮定したときに得られるべきデ
ィジタルデータの実効値を表す。ＸE は、上記と同じ所
定の交流波形を入力したときに得られるディジタルデー
タを用いて計算した実効値である。このＸE は、よく知
られている次の（６）（７）式などで計算する。
【００１７】
【数１】
【００１８】ｘm とｘm-n は、交流波形の９０度に相当
する時間だけ離れた時刻にサンプリングされたディジタ
ルデータである。
する時間だけ離れた時刻にサンプリングされたディジタ
ルデータである。
【００１９】
【数２】
【００２０】ｘm 〜ｘm-k は、交流波形の１周期に相当
する時間にサンプリングされたディジタルデータであ
る。
する時間にサンプリングされたディジタルデータであ
る。
【００２１】この構成により、交流波形を入力するアナ
ログ入力回路においても、上記第１実施例と同等の効果
が得られる。
ログ入力回路においても、上記第１実施例と同等の効果
が得られる。
【００２２】（第３実施例）複数の入力チャネルがある
場合には、（５）式の演算を入力チャネル毎に行い、入
力チャネル毎の補正値を記憶しておくことにより、可能
である。
場合には、（５）式の演算を入力チャネル毎に行い、入
力チャネル毎の補正値を記憶しておくことにより、可能
である。
【００２３】（第４実施例）以上の実施例は、アナログ
入力回路のゲインに関する誤差の補正であるが、複数の
入力チャネルがある場合には、それらの間での位相に関
する誤差も保護継電演算に影響を及ぼす。これに対して
は、以下の構成とする。
入力回路のゲインに関する誤差の補正であるが、複数の
入力チャネルがある場合には、それらの間での位相に関
する誤差も保護継電演算に影響を及ぼす。これに対して
は、以下の構成とする。
【００２４】補正部１２では、（１）式の代わりに次の
（８）式と等価な式で補正処理を行う。 ｘmo ＊＝Ｋ×（ｘm ＋Ａ×ｘm-1 ）……（８） ここで、ｘm はある時刻でサンプリングされたディジタ
ルデータを、ｘm-1 はさらに前にサンプリングされたデ
ィジタルデータを表す。ＫおよびＡは入力チャネル毎に
固有の補正値である。
（８）式と等価な式で補正処理を行う。 ｘmo ＊＝Ｋ×（ｘm ＋Ａ×ｘm-1 ）……（８） ここで、ｘm はある時刻でサンプリングされたディジタ
ルデータを、ｘm-1 はさらに前にサンプリングされたデ
ィジタルデータを表す。ＫおよびＡは入力チャネル毎に
固有の補正値である。
【００２５】補正値記憶部１３では補正値ＫおよびＡを
記憶しておく。補正値演算部１５では、（２）式の代わ
りに次の手順でＫおよびＡを求める。まず、複数の入力
チャネルの中で最も位相が遅れている入力チャネルを求
める。位相θを求める計算は（９）式で示す周知のゼロ
クロス法などによる。 θ＝｛Ｎ＋ｘn-1 ／（ｘn-1 −ｘn ）｝×２π×ＴS ／Ｔ……（９） ここで、図２のゼロクロス法による位相算出方法に示す
ように、ｘn-1 は負または零なる値のディジタルデー
タ、ｘn は正または零なるディジタルデータ、Ｎは基準
となるサンプリング点からｎ−１点のサンプリングまで
のサンプリング数、ＴS はサンプリング周期、Ｔは入力
する交流波形の周期を表す。
記憶しておく。補正値演算部１５では、（２）式の代わ
りに次の手順でＫおよびＡを求める。まず、複数の入力
チャネルの中で最も位相が遅れている入力チャネルを求
める。位相θを求める計算は（９）式で示す周知のゼロ
クロス法などによる。 θ＝｛Ｎ＋ｘn-1 ／（ｘn-1 −ｘn ）｝×２π×ＴS ／Ｔ……（９） ここで、図２のゼロクロス法による位相算出方法に示す
ように、ｘn-1 は負または零なる値のディジタルデー
タ、ｘn は正または零なるディジタルデータ、Ｎは基準
となるサンプリング点からｎ−１点のサンプリングまで
のサンプリング数、ＴS はサンプリング周期、Ｔは入力
する交流波形の周期を表す。
【００２６】次に、上で求めた入力チャネル以外の全て
の入力チャネルについて、（９）式においてｘn を（ｘ
n ＋Ａ×ｘn-1 ）に置き換えて、位相を計算し、その値
が上で求めた入力チャネルの位相と等しくなるようにＡ
を求める。さらに、ｘm を（ｘm ＋Ａ×ｘm-1 ）と置き
換えて、（５）式，（６）式または（５）式，（７）式
の演算を行い、Ｋを求める。
の入力チャネルについて、（９）式においてｘn を（ｘ
n ＋Ａ×ｘn-1 ）に置き換えて、位相を計算し、その値
が上で求めた入力チャネルの位相と等しくなるようにＡ
を求める。さらに、ｘm を（ｘm ＋Ａ×ｘm-1 ）と置き
換えて、（５）式，（６）式または（５）式，（７）式
の演算を行い、Ｋを求める。
【００２７】以上の構成により、校正時に所定の交流波
形を全ての入力チャネルに同時に入力することにより、
各チャネルの位相特性の誤差を補正値Ａで補正すること
ができ、さらにゲインの誤差を補正値Ｋで補正すること
ができる。
形を全ての入力チャネルに同時に入力することにより、
各チャネルの位相特性の誤差を補正値Ａで補正すること
ができ、さらにゲインの誤差を補正値Ｋで補正すること
ができる。
【００２８】（第５実施例）上記第４実施例における補
正部１２での（８）式の代わりに、一般的な次の式で補
正処理を行うことも可能である。
正部１２での（８）式の代わりに、一般的な次の式で補
正処理を行うことも可能である。
【００２９】
【数３】
【００３０】ここでｘm ，ｘm-1 ，…，およびｘNは、
それぞれ異なる時刻にサンプリングされたディジタルデ
ータを表す。Ｋ0 ，Ｋ1 ，…，およびＫN は補正値であ
り、入力チャネル毎に固有である。すなわち、Ｋ0 ，Ｋ
1 ，…，およびＫN の相対的な比により位相の補正の度
合いが決まり、Ｋ0 〜ＫN の絶対的な大きさによりゲイ
ンの補正の度合いが決まる。なお、以上の全ての実施例
における、補正部１２および補正値演算部１５は、ハー
ドウェアまたはソフトウェアで実現することができる。
それぞれ異なる時刻にサンプリングされたディジタルデ
ータを表す。Ｋ0 ，Ｋ1 ，…，およびＫN は補正値であ
り、入力チャネル毎に固有である。すなわち、Ｋ0 ，Ｋ
1 ，…，およびＫN の相対的な比により位相の補正の度
合いが決まり、Ｋ0 〜ＫN の絶対的な大きさによりゲイ
ンの補正の度合いが決まる。なお、以上の全ての実施例
における、補正部１２および補正値演算部１５は、ハー
ドウェアまたはソフトウェアで実現することができる。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
アナログ入力回路の特性の誤差を容易に補正し、前記の
誤差に影響を受けない保護継電演算が可能なディジタル
保護継電器を提供できる。
アナログ入力回路の特性の誤差を容易に補正し、前記の
誤差に影響を受けない保護継電演算が可能なディジタル
保護継電器を提供できる。
【図面の簡単な説明】
【図１】本発明のディジタル保護継電器の演算回路を示
す構成図。
す構成図。
【図２】ゼロクロス法による位相算出を示す図。
【図３】従来のディジタル保護継電器の構成図。
【図４】従来のアナログ入力回路図。
【図５】従来のアナログ入力回路の補正回路図。
１…アナログ入力回路、２…変成器、３…フィルタ回
路、４…サンプルホールド回路、５…マルチプレクサ、
６…アナログディジタル変換器、７…演算回路、８…出
力回路、９…可変抵抗器、１０…可変コンデンサ、１１
…補正回路、１２…補正部、１３…補正値記憶部、１４
…保護継電演算部、１５…補正値演算部、１６…校正／
運用入力装置。
路、４…サンプルホールド回路、５…マルチプレクサ、
６…アナログディジタル変換器、７…演算回路、８…出
力回路、９…可変抵抗器、１０…可変コンデンサ、１１
…補正回路、１２…補正部、１３…補正値記憶部、１４
…保護継電演算部、１５…補正値演算部、１６…校正／
運用入力装置。
Claims (1)
- 【特許請求の範囲】 【請求項１】 電力系統のアナログ電気量を所定の時間
間隔でサンプリングした後、ディジタル変換して得られ
たディジタルデータに所定の保護継電演算を行い、その
結果が所定の条件を満たすときに遮断器へトリップ指令
を出力するディジタル保護継電器において、通常は記憶
装置に記憶しておいた補正値を使用して前記ディジタル
データの補正を行い、それにより得られた修正ディジタ
ルデータを用いて前記の所定の保護継電演算を行い、一
方校正時には前記ディジタルデータに所定の演算を行う
ことにより求めた補正値を記憶装置に記憶することを特
徴とするディジタル保護継電器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165597A JP2677722B2 (ja) | 1991-07-05 | 1991-07-05 | ディジタル保護継電器 |
| EP92111210A EP0525428B1 (en) | 1991-07-05 | 1992-07-02 | Digital protective relay apparatus |
| DE69205908T DE69205908T2 (de) | 1991-07-05 | 1992-07-02 | Digitale Relais-Schutzvorrichtung. |
| US07/907,632 US5293295A (en) | 1991-07-05 | 1992-07-02 | Digital protective relay apparatus |
| KR1019920011899A KR950011301B1 (ko) | 1991-07-05 | 1992-07-04 | 디지탈 보호 릴레이 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165597A JP2677722B2 (ja) | 1991-07-05 | 1991-07-05 | ディジタル保護継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522833A true JPH0522833A (ja) | 1993-01-29 |
| JP2677722B2 JP2677722B2 (ja) | 1997-11-17 |
Family
ID=15815375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3165597A Expired - Fee Related JP2677722B2 (ja) | 1991-07-05 | 1991-07-05 | ディジタル保護継電器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5293295A (ja) |
| EP (1) | EP0525428B1 (ja) |
| JP (1) | JP2677722B2 (ja) |
| KR (1) | KR950011301B1 (ja) |
| DE (1) | DE69205908T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06315221A (ja) * | 1993-04-26 | 1994-11-08 | Mitsubishi Electric Corp | 自動調整機能を有するデジタル形保護継電器 |
| KR20020050932A (ko) * | 2000-12-22 | 2002-06-28 | 김형벽ㅂ | 디지털 보호계전기 전용 아날로그 입력회로의 자동 조정방법 |
| JP2008312408A (ja) * | 2007-06-18 | 2008-12-25 | Meidensha Corp | 広域変流器対応の入力回路装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2691302B1 (fr) * | 1992-05-12 | 1997-04-04 | Merlin Gerin | Declencheur electronique comportant un dispositif de correction. |
| US5576618A (en) * | 1994-10-20 | 1996-11-19 | Abb Power T&D Company, Inc. | Process and apparatus for comparing in real time phase differences between phasors |
| US5896302A (en) * | 1997-01-23 | 1999-04-20 | Commonwealth Edison Company | System and method for providing integrated reclosing of circuit breakers in a power substation |
| US6058353A (en) * | 1997-01-23 | 2000-05-02 | Commonwealth Edison Company | System and method for providing backup protection for circuit breaker failure |
| US5974361A (en) * | 1997-11-10 | 1999-10-26 | Abb Power T&D Company Inc. | Waveform reconstruction from distorted (saturated) currents |
| US6065148A (en) * | 1998-03-05 | 2000-05-16 | General Electric Company | Method for error detection and correction in a trip unit |
| JP2001339431A (ja) * | 2000-05-26 | 2001-12-07 | Fujitsu Ltd | 通信方式、中継装置、エンドシステム及び通信方法 |
| EP1237248B1 (en) * | 2001-03-01 | 2015-11-04 | Hitachi, Ltd. | Protective relay apparatus |
| US7701683B2 (en) * | 2001-07-06 | 2010-04-20 | Schweitzer Engineering Laboratories, Inc. | Apparatus, system, and method for sharing output contacts across multiple relays |
| JP3923879B2 (ja) * | 2002-09-27 | 2007-06-06 | 株式会社東芝 | 時刻同期機能付きディジタル保護継電器 |
| JP2008079367A (ja) * | 2006-09-19 | 2008-04-03 | Toshiba Corp | 保護継電装置 |
| KR100883220B1 (ko) * | 2007-04-16 | 2009-02-17 | 텐테크놀로지 주식회사 | 중계기의 능동 왜곡 보정기 |
| KR100902471B1 (ko) * | 2007-09-14 | 2009-06-11 | 엘에스산전 주식회사 | 디지털 보호 계전기의 전력량 오차 보상장치 |
| US8427131B2 (en) * | 2009-06-12 | 2013-04-23 | Schweitzer Engineering Laboratories Inc | Voltage regulation at a remote location using measurements from a remote metering device |
| US9256232B2 (en) | 2009-06-12 | 2016-02-09 | Schweitzer Engineering Laboratories, Inc. | Voltage regulation using multiple voltage regulator controllers |
| US8476874B2 (en) | 2009-10-13 | 2013-07-02 | Schweitzer Engineering Laboratories, Inc | Systems and methods for synchronized control of electrical power system voltage profiles |
| CN114039327B (zh) * | 2021-10-22 | 2024-12-03 | 许昌许继软件技术有限公司 | 用于继电保护可视化配置的采样模拟量数据关联方法及装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63305715A (ja) * | 1987-06-03 | 1988-12-13 | Hitachi Ltd | デイジタル演算処理装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4321681A (en) * | 1979-09-21 | 1982-03-23 | Westinghouse Electric Corp. | Protective relay apparatus |
| US4275429A (en) * | 1979-10-12 | 1981-06-23 | Westinghouse Electric Corp. | Protective relay apparatus |
| US4536815A (en) * | 1983-08-29 | 1985-08-20 | Westinghouse Electric Corp. | Protective relay apparatus and method for providing single-pole tripping |
| JPS60113615A (ja) * | 1983-11-24 | 1985-06-20 | 株式会社東芝 | デイジタル形保護継電装置 |
| US4841405A (en) * | 1985-03-06 | 1989-06-20 | Westinghouse Electric Corp. | Protective relaying apparatus for providing fault-resistance correction |
| JP2565870B2 (ja) * | 1986-06-11 | 1996-12-18 | 株式会社東芝 | 差動継電装置 |
| JPH04208023A (ja) * | 1990-11-30 | 1992-07-29 | Toshiba Corp | ディジタル形保護継電装置 |
-
1991
- 1991-07-05 JP JP3165597A patent/JP2677722B2/ja not_active Expired - Fee Related
-
1992
- 1992-07-02 EP EP92111210A patent/EP0525428B1/en not_active Expired - Lifetime
- 1992-07-02 US US07/907,632 patent/US5293295A/en not_active Expired - Lifetime
- 1992-07-02 DE DE69205908T patent/DE69205908T2/de not_active Expired - Lifetime
- 1992-07-04 KR KR1019920011899A patent/KR950011301B1/ko not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63305715A (ja) * | 1987-06-03 | 1988-12-13 | Hitachi Ltd | デイジタル演算処理装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06315221A (ja) * | 1993-04-26 | 1994-11-08 | Mitsubishi Electric Corp | 自動調整機能を有するデジタル形保護継電器 |
| KR20020050932A (ko) * | 2000-12-22 | 2002-06-28 | 김형벽ㅂ | 디지털 보호계전기 전용 아날로그 입력회로의 자동 조정방법 |
| JP2008312408A (ja) * | 2007-06-18 | 2008-12-25 | Meidensha Corp | 広域変流器対応の入力回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0525428B1 (en) | 1995-11-08 |
| JP2677722B2 (ja) | 1997-11-17 |
| EP0525428A1 (en) | 1993-02-03 |
| DE69205908D1 (de) | 1995-12-14 |
| US5293295A (en) | 1994-03-08 |
| KR950011301B1 (ko) | 1995-09-30 |
| DE69205908T2 (de) | 1996-04-04 |
| KR930003484A (ko) | 1993-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2677722B2 (ja) | ディジタル保護継電器 | |
| US6639413B2 (en) | System and method for calibration of data in an electric power monitoring system | |
| KR101716931B1 (ko) | Adc 교정 | |
| JP2003133954A (ja) | インターリーブａ／ｄ変換器の校正方法 | |
| CN102163972A (zh) | 对adc中非线性的修正 | |
| JP3510279B2 (ja) | アナログ−ディジタル・コンバータ較正システムおよび方法 | |
| Wang et al. | Nested digital background calibration of a 12-bit pipelined ADC without an input SHA | |
| McNeill et al. | Digital background-calibration algorithm for “Split ADC” architecture | |
| CN121049832B (zh) | 一种电能表电能计量误差的自动补偿校准方法 | |
| KR20090085283A (ko) | 아날로그 디지털 변환기의 오차 보정 장치 및 방법 | |
| JPWO2010137168A1 (ja) | アナログユニット | |
| JP2002111495A (ja) | ディジタル・アナログ変換回路 | |
| CN120577587A (zh) | 电能计量方法、系统、设备及存储介质 | |
| JP3211061B2 (ja) | デジタル保護継電装置 | |
| JP2652184B2 (ja) | ディジタル保護継電器 | |
| JPH10148648A (ja) | 電気計器 | |
| CN118801884B (zh) | 模数转换设备、数字信号的校准方法及装置 | |
| JP6292871B2 (ja) | 電力測定装置 | |
| JPH08181613A (ja) | アナログ・デイジタル変換回路の精度調整方式 | |
| JP3500856B2 (ja) | ディジタル型保護継電装置 | |
| JP2966252B2 (ja) | ディジタル保護継電器 | |
| JPH0712852A (ja) | 波形生成機能付き波形測定装置 | |
| JPH0746745A (ja) | ディジタル型保護継電器 | |
| CN120044333A (zh) | 一种计算短时闪变的方法与计算机装置 | |
| JP5425288B2 (ja) | アナログユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |