JPH06315221A - 自動調整機能を有するデジタル形保護継電器 - Google Patents
自動調整機能を有するデジタル形保護継電器Info
- Publication number
- JPH06315221A JPH06315221A JP5099394A JP9939493A JPH06315221A JP H06315221 A JPH06315221 A JP H06315221A JP 5099394 A JP5099394 A JP 5099394A JP 9939493 A JP9939493 A JP 9939493A JP H06315221 A JPH06315221 A JP H06315221A
- Authority
- JP
- Japan
- Prior art keywords
- value
- correction
- circuit
- automatic adjustment
- protective relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 調整を簡単に行いヒューマンエラーを減ら
し、調整時間を短くする。 【構成】 予め決めた信号を入力トランスに供給したと
きそれと設計値との相違量に基づいて補正値計算回路５
７によって補正値が記憶され、系統から入力された信号
が補正回路５６によって補正値に基づいて補正される。
したがって調整者は予め決められた入力を供給してＣＰ
Ｕに対して補正の演算をするように指令を出すだけで、
調整を行うことができる。
し、調整時間を短くする。 【構成】 予め決めた信号を入力トランスに供給したと
きそれと設計値との相違量に基づいて補正値計算回路５
７によって補正値が記憶され、系統から入力された信号
が補正回路５６によって補正値に基づいて補正される。
したがって調整者は予め決められた入力を供給してＣＰ
Ｕに対して補正の演算をするように指令を出すだけで、
調整を行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は、電力系統を保護するデ
ジタル形保護継電器におけるアナログ入力信号の大きさ
および位相の調整を自動的に行う自動調整機能を有する
デジタル形保護継電器に関するものである。
ジタル形保護継電器におけるアナログ入力信号の大きさ
および位相の調整を自動的に行う自動調整機能を有する
デジタル形保護継電器に関するものである。
【０００２】
【従来の技術】図９は電気共同研究（電気共同研究会発
行）第４１巻第４号に記載されている演算形デジタルリ
レーの基本構成である。図において、１は系統電圧や電
流を絶縁し、大きさを変換して取り込む補助トランス、
２’は入力の高周波成分を取り除くフィルタ回路、３は
複数の入力信号の同じ時刻の電圧を保持するためのサン
プルホールド回路（Ｓ／Ｈ）、４は複数の入力信号を切
り換えて１つを選ぶマルチプレクサ（ＭＰＸ）、５はマ
ルチプレクサ４から出力されたアナログ信号をデジタル
信号に変換するＡ／Ｄ変換器（Ａ／Ｄ）である。
行）第４１巻第４号に記載されている演算形デジタルリ
レーの基本構成である。図において、１は系統電圧や電
流を絶縁し、大きさを変換して取り込む補助トランス、
２’は入力の高周波成分を取り除くフィルタ回路、３は
複数の入力信号の同じ時刻の電圧を保持するためのサン
プルホールド回路（Ｓ／Ｈ）、４は複数の入力信号を切
り換えて１つを選ぶマルチプレクサ（ＭＰＸ）、５はマ
ルチプレクサ４から出力されたアナログ信号をデジタル
信号に変換するＡ／Ｄ変換器（Ａ／Ｄ）である。
【０００３】６はＡ／Ｄ変換したデータを記憶しておく
バッファ、７は後述するＣＰＵとは別にサンプルホール
ド回路３・マルチプレクサ４・Ａ／Ｄ変換器５・バッフ
ァ６を制御して決められた電気角毎に入力信号をＡ／Ｄ
変換する制御回路、８はクロック信号を発生するクロッ
ク信号発生回路（ＣＬＫ）である。
バッファ、７は後述するＣＰＵとは別にサンプルホール
ド回路３・マルチプレクサ４・Ａ／Ｄ変換器５・バッフ
ァ６を制御して決められた電気角毎に入力信号をＡ／Ｄ
変換する制御回路、８はクロック信号を発生するクロッ
ク信号発生回路（ＣＬＫ）である。
【０００４】９’はデジタル処理を行うＣＰＵ、１０’
はプログラムや固定データを格納しているＲＯＭ、１１
は可変データを格納するＲＡＭ、１２は外部からの整定
を行うための整定回路、１３はリレー要素の判定結果を
出力するためのインターフェイス回路、１４は出力用の
補助リレーである。
はプログラムや固定データを格納しているＲＯＭ、１１
は可変データを格納するＲＡＭ、１２は外部からの整定
を行うための整定回路、１３はリレー要素の判定結果を
出力するためのインターフェイス回路、１４は出力用の
補助リレーである。
【０００５】次に動作について説明する。系統の電圧や
電流は補助トランス１、フィルタ回路２’を経て、サン
プルホールド回路３で一定の電気角の周期でサンプルホ
ールドされる。複数入力される入力信号の一つがマルチ
プレクサ４で選択され、Ａ／Ｄ変換器５でデジタル信号
に変換されてバッファ６に格納される。
電流は補助トランス１、フィルタ回路２’を経て、サン
プルホールド回路３で一定の電気角の周期でサンプルホ
ールドされる。複数入力される入力信号の一つがマルチ
プレクサ４で選択され、Ａ／Ｄ変換器５でデジタル信号
に変換されてバッファ６に格納される。
【０００６】図１０はＣＰＵの処理内容を示すブロック
図であり、バッファ６に格納されたデータをデータ入力
回路５０で読み込み、デジタルフィルタ５１でフィルタ
処理の後、実効値などリレー処理に必要な計算を実行値
計算回路５３で行い、それを整定値計算回路５４で計算
された整定値とを比較するなどしてリレー要素判定回路
５５で判定処理を行い、過電流が流れたか否かについて
判定する。
図であり、バッファ６に格納されたデータをデータ入力
回路５０で読み込み、デジタルフィルタ５１でフィルタ
処理の後、実効値などリレー処理に必要な計算を実行値
計算回路５３で行い、それを整定値計算回路５４で計算
された整定値とを比較するなどしてリレー要素判定回路
５５で判定処理を行い、過電流が流れたか否かについて
判定する。
【０００７】ここで、補助トランス１やフィルタ２’で
は現実には部品の特性に誤差があるため、各回路毎にＡ
／Ｄ変換器５に供給される信号の入力信号の大きさや位
相が変わってくる。ＣＰＵ９’は予め各回路毎の誤差が
いくらであるか分からないので、とりあえず誤差はない
ものとして処理し、それを補正する。
は現実には部品の特性に誤差があるため、各回路毎にＡ
／Ｄ変換器５に供給される信号の入力信号の大きさや位
相が変わってくる。ＣＰＵ９’は予め各回路毎の誤差が
いくらであるか分からないので、とりあえず誤差はない
ものとして処理し、それを補正する。
【０００８】この補正を行うため図１１に示すように、
通常はフィルタ回路２’をコンデンサＣ１およびＣ２、
固定抵抗を可変抵抗ＶＲ１およびＶＲ２、差動増幅器Ｕ
で構成しておき、可変抵抗ＶＲ１およびＶＲ２によって
信号の大きさや位相を本来の値に調整するようにしてい
る。調整とは、予め決めてある入力を供給し、それに対
応するフィルタの出力電圧値および位相が設計値になる
ように可変抵抗の値を調整することである。
通常はフィルタ回路２’をコンデンサＣ１およびＣ２、
固定抵抗を可変抵抗ＶＲ１およびＶＲ２、差動増幅器Ｕ
で構成しておき、可変抵抗ＶＲ１およびＶＲ２によって
信号の大きさや位相を本来の値に調整するようにしてい
る。調整とは、予め決めてある入力を供給し、それに対
応するフィルタの出力電圧値および位相が設計値になる
ように可変抵抗の値を調整することである。
【０００９】
【発明が解決しようとする課題】しかしながらこのよう
な従来の方法は、製品の試験の前には必ず調整が必要で
あり、しかもそれは入力側の大きさと出力側の大きさの
２つの値を計測器で読み取るということと、調整者が可
変抵抗を１つずつ回して合わせるということで、ヒュー
マンエラーの可能性が高く、また時間がかかるという問
題があった。
な従来の方法は、製品の試験の前には必ず調整が必要で
あり、しかもそれは入力側の大きさと出力側の大きさの
２つの値を計測器で読み取るということと、調整者が可
変抵抗を１つずつ回して合わせるということで、ヒュー
マンエラーの可能性が高く、また時間がかかるという問
題があった。
【００１０】本発明はこのような状況に鑑みてなされた
もので、調整を簡単に行い、ヒューマンエラーを減ら
し、調整時間を短くするようにしたものである。
もので、調整を簡単に行い、ヒューマンエラーを減ら
し、調整時間を短くするようにしたものである。
【００１１】
【課題を解決するための手段】このような課題を解決す
るために第１の発明は、設計時点における入力信号の実
効値演算結果に対して予め決めた値の入力信号を供給し
たときに得られる実効値演算結果の比である補正値を求
める補正値計算回路と、系統より得られた入力信号を実
効値演算した結果に補正値を乗算する補正回路とを備え
たものである。
るために第１の発明は、設計時点における入力信号の実
効値演算結果に対して予め決めた値の入力信号を供給し
たときに得られる実効値演算結果の比である補正値を求
める補正値計算回路と、系統より得られた入力信号を実
効値演算した結果に補正値を乗算する補正回路とを備え
たものである。
【００１２】第２の発明は、設計時点における入力信号
の実効値演算結果に対して予め決めた値の入力信号を供
給したとき得られる実効値演算結果の比である補正値を
求める補正値計算回路と、整定値に対して補正値を乗算
する補正回路を備えたものである。
の実効値演算結果に対して予め決めた値の入力信号を供
給したとき得られる実効値演算結果の比である補正値を
求める補正値計算回路と、整定値に対して補正値を乗算
する補正回路を備えたものである。
【００１３】第３の発明は、設計時点における入力信号
のサンプルホールド結果に対して予め決めた値の入力信
号を供給したときに得られるサンプルホールド結果の比
である補正値を求める補正値計算回路と、補正値に基づ
いてサンプルホールド回路のサンプルホールドタイミン
グを制御するサンプルホールドハードウェア制御回路を
備えたものである。
のサンプルホールド結果に対して予め決めた値の入力信
号を供給したときに得られるサンプルホールド結果の比
である補正値を求める補正値計算回路と、補正値に基づ
いてサンプルホールド回路のサンプルホールドタイミン
グを制御するサンプルホールドハードウェア制御回路を
備えたものである。
【００１４】第４の発明は、設計時点における２つの入
力信号を取り込み一方を基準側としたときそれに対する
他方の信号の位相ズレを補正値として求める補正値計算
回路と、補正値に基づいて系統から得られる２つの信号
を補正値に基づいて補正する補正回路とを備えたもので
ある。
力信号を取り込み一方を基準側としたときそれに対する
他方の信号の位相ズレを補正値として求める補正値計算
回路と、補正値に基づいて系統から得られる２つの信号
を補正値に基づいて補正する補正回路とを備えたもので
ある。
【００１５】第５の発明は、設計時点における２つの入
力信号を取り込み一方を基準側としたときそれに対する
他方の信号の位相ズレを補正値として求める補正値計算
回路と、補正値に基づいて整定値を補正する補正回路と
を備えたものである。
力信号を取り込み一方を基準側としたときそれに対する
他方の信号の位相ズレを補正値として求める補正値計算
回路と、補正値に基づいて整定値を補正する補正回路と
を備えたものである。
【００１６】
【作用】予め決めた信号を入力トランスに供給したとき
それと設計値との相違量に基づいて補正値計算回路によ
って補正値が記憶され、系統から入力された信号が補正
回路によって補正値に基づいて補正される。したがって
調整者は予め決められた入力を供給してＣＰＵに対して
補正の演算をするように指令を出すだけで、調整を行う
ことができる。
それと設計値との相違量に基づいて補正値計算回路によ
って補正値が記憶され、系統から入力された信号が補正
回路によって補正値に基づいて補正される。したがって
調整者は予め決められた入力を供給してＣＰＵに対して
補正の演算をするように指令を出すだけで、調整を行う
ことができる。
【００１７】
【実施例】以下、本発明を図面を用いて説明するが、従
来装置と同一部分は同記号を用いている。図１は本発明
の実施例１を示すブロック図であり、そのうちフィルタ
回路２は図２に示したように可変抵抗を使用せず、固定
抵抗Ｒ１およびＲ２を使用している。図３はＣＰＵの処
理を示すブロック図であり、５６は補正回路、５７は補
正値計算回路である。
来装置と同一部分は同記号を用いている。図１は本発明
の実施例１を示すブロック図であり、そのうちフィルタ
回路２は図２に示したように可変抵抗を使用せず、固定
抵抗Ｒ１およびＲ２を使用している。図３はＣＰＵの処
理を示すブロック図であり、５６は補正回路、５７は補
正値計算回路である。
【００１８】次に図３に基づいて動作について説明す
る。先ず、保護継電器として運用する前の調整の段階に
おいて補正値の演算を行う。制御回路７においてＣＰＵ
９による調整を行うことを知らせる設定をし、予め決め
てある入力、即ち設計時点で決めた値の分かっている入
力を図１の補助トランス１に入力する。これにより図３
のスイッチＳ１がオンとなり、補正値の演算が始まる。
る。先ず、保護継電器として運用する前の調整の段階に
おいて補正値の演算を行う。制御回路７においてＣＰＵ
９による調整を行うことを知らせる設定をし、予め決め
てある入力、即ち設計時点で決めた値の分かっている入
力を図１の補助トランス１に入力する。これにより図３
のスイッチＳ１がオンとなり、補正値の演算が始まる。
【００１９】入力信号はデータ入力回路５０に取り込ま
れ、デジタルフィルタ５１でフィルタ処理されて実効値
に変換され、この値を実効値演算結果徒と定義する。こ
の信号の値は設計時に計算することが可能であり、この
設計値を理論値と定義する。
れ、デジタルフィルタ５１でフィルタ処理されて実効値
に変換され、この値を実効値演算結果徒と定義する。こ
の信号の値は設計時に計算することが可能であり、この
設計値を理論値と定義する。
【００２０】この理論値に対して、予め決めてある入力
を供給したとき得られる値は相違するので、論理値を実
効値演算結果で除算した値を求め、この値を補正値とす
る。つまり、この値は入力回路全体すなわち、補助トラ
ンス１、フィルタ２、サンプルホールド回路３、マルチ
プレクサ４、Ａ／Ｄ変換器５を含んだ回路の誤差であ
る。この補正値を予め決めた操作により記憶させ、この
操作を全ての入力回路について行う。
を供給したとき得られる値は相違するので、論理値を実
効値演算結果で除算した値を求め、この値を補正値とす
る。つまり、この値は入力回路全体すなわち、補助トラ
ンス１、フィルタ２、サンプルホールド回路３、マルチ
プレクサ４、Ａ／Ｄ変換器５を含んだ回路の誤差であ
る。この補正値を予め決めた操作により記憶させ、この
操作を全ての入力回路について行う。
【００２１】この後、制御回路７を操作してＣＰＵ９に
よる調整の設定を止めることによって、図３のスイッチ
Ｓ１がオフとなるので、保護継電器として運用されるよ
うになる。このため、実効値演算回路５３で実際の負荷
回路に対応した値が演算される。
よる調整の設定を止めることによって、図３のスイッチ
Ｓ１がオフとなるので、保護継電器として運用されるよ
うになる。このため、実効値演算回路５３で実際の負荷
回路に対応した値が演算される。
【００２２】この実効値計算回路５３で演算された演算
値に対し、補正値計算回路５７で先に求めた補正値を乗
算する補正処理を補正回路５６で行い、リレー要素判定
回路５５において整定値計算回路５４から供給されてい
る整定値と補正回路５６からの出力を比較してリレー要
素としての処理を行い、過電流が流れたかどうかを判定
する。
値に対し、補正値計算回路５７で先に求めた補正値を乗
算する補正処理を補正回路５６で行い、リレー要素判定
回路５５において整定値計算回路５４から供給されてい
る整定値と補正回路５６からの出力を比較してリレー要
素としての処理を行い、過電流が流れたかどうかを判定
する。
【００２３】補正の処理では記憶していた補正値を入力
の実効値演算結果に乗算することによって入力回路毎に
発生する誤差を補正し、理論値に変換することになる。
つまり、比較をする入力値と整定値とを同じ理論値に合
わせたことで調整ができたことになる。
の実効値演算結果に乗算することによって入力回路毎に
発生する誤差を補正し、理論値に変換することになる。
つまり、比較をする入力値と整定値とを同じ理論値に合
わせたことで調整ができたことになる。
【００２４】以上の実施例では補正値を入力の実効値演
算結果に乗算したが、実施例２としてこれを整定値に乗
算することによっても同等のことが可能である。入力の
実効値演算はリレーの演算実行周期（電気角３０度のよ
うに予め決められている）毎に毎回実行しなければなら
ないが、整定値は毎回変わるものではないので、毎回実
行しなくてもよい。
算結果に乗算したが、実施例２としてこれを整定値に乗
算することによっても同等のことが可能である。入力の
実効値演算はリレーの演算実行周期（電気角３０度のよ
うに予め決められている）毎に毎回実行しなければなら
ないが、整定値は毎回変わるものではないので、毎回実
行しなくてもよい。
【００２５】整定値に対して処理をする事により、処理
の回数が減るので、ＣＰＵの処理時間上有利となる。回
路の構成は図１と同様であるが、ＣＰＵ動作を示す処理
回路は図４のようになる。
の回数が減るので、ＣＰＵの処理時間上有利となる。回
路の構成は図１と同様であるが、ＣＰＵ動作を示す処理
回路は図４のようになる。
【００２６】次に図４に基づいて実施例２の動作につい
て説明する。先ず、保護継電器として運用する前の調整
の段階において、補正値の計算を行う。この内容は実施
例１と同様である。そして、図１のバッファ６に格納さ
れたデータを図４のデータ入力回路５０において読み込
み、デジタルフィルタ５１によってフィルタ処理の後
に、実効値計算回路５３において実効値などリレー処理
に必要な計算を行う。
て説明する。先ず、保護継電器として運用する前の調整
の段階において、補正値の計算を行う。この内容は実施
例１と同様である。そして、図１のバッファ６に格納さ
れたデータを図４のデータ入力回路５０において読み込
み、デジタルフィルタ５１によってフィルタ処理の後
に、実効値計算回路５３において実効値などリレー処理
に必要な計算を行う。
【００２７】次に、補正値計算回路５７において事前に
求めていた補正値で整定値計算回路５４の整定値を除算
するという補正処理を補正回路５６で行い、この整定値
と入力の実効値の計算結果をリレー要素判定回路５５で
比較して、リレー要素としての処理を行い、過電流が流
れたかどうかを判定する。
求めていた補正値で整定値計算回路５４の整定値を除算
するという補正処理を補正回路５６で行い、この整定値
と入力の実効値の計算結果をリレー要素判定回路５５で
比較して、リレー要素としての処理を行い、過電流が流
れたかどうかを判定する。
【００２８】補正の処理では記憶した補正値で理論値で
ある整定値を除算することにより入力回路毎に発生する
誤差に合わせて理論値を変換するわけである。つまり、
比較をする入力値と各入力の誤差を含んだ値に合わせる
ということで調整ができたことになる。
ある整定値を除算することにより入力回路毎に発生する
誤差に合わせて理論値を変換するわけである。つまり、
比較をする入力値と各入力の誤差を含んだ値に合わせる
ということで調整ができたことになる。
【００２９】実施例１、２は入力の大きさの調整につい
て説明したが、系統の電圧と電流など、２つの入力を扱
うリレー要素では、その２つの位相関係が重要となるた
め、位相の調整も必要となる。この方法によれば大きさ
だけでなく、位相についても調整することができるとい
うメリットがある。
て説明したが、系統の電圧と電流など、２つの入力を扱
うリレー要素では、その２つの位相関係が重要となるた
め、位相の調整も必要となる。この方法によれば大きさ
だけでなく、位相についても調整することができるとい
うメリットがある。
【００３０】図６において、１５はＣＰＵ９から制御で
きるＡ／Ｄ変換制御回路、サンプルホールド回路３ａは
１入力毎に制御ができるようにしたものである。
きるＡ／Ｄ変換制御回路、サンプルホールド回路３ａは
１入力毎に制御ができるようにしたものである。
【００３１】次に図６の装置のＣＰＵ動作を説明するた
めの図５にもとづいて動作について説明する。図５にお
いて、５８はサンプルホールドタイミングハードウェア
制御回路、６０は電力計算回路、６１はリレー演算回路
である。
めの図５にもとづいて動作について説明する。図５にお
いて、５８はサンプルホールドタイミングハードウェア
制御回路、６０は電力計算回路、６１はリレー演算回路
である。
【００３２】先ず保護継電器として運用する前の調整段
階において、補正値の演算を行う。前述のようにＣＰＵ
９による調整を行うことを知らせる設定をし、予め決め
てある２つの入力信号を予め決めてある位相で印加す
る。これにより図５のスイッチＳ１がオンし、補正値の
演算を始める。
階において、補正値の演算を行う。前述のようにＣＰＵ
９による調整を行うことを知らせる設定をし、予め決め
てある２つの入力信号を予め決めてある位相で印加す
る。これにより図５のスイッチＳ１がオンし、補正値の
演算を始める。
【００３３】ここで言う補正値とは予め決めてある２つ
の入力を電力演算のような２つの位相関係が分かる演算
式で計算し、一方を基準として他方の位相が進んでいる
か遅れているかを判定し、それによりサンプルホールド
のタイミングを制御する時間のことである。つまり、位
相が進んでいればサンプルホールド処理を遅らせ、位相
が遅れていればサンプルホールド処理を早めて、２つの
位相関係が同じになるようにすることになる。
の入力を電力演算のような２つの位相関係が分かる演算
式で計算し、一方を基準として他方の位相が進んでいる
か遅れているかを判定し、それによりサンプルホールド
のタイミングを制御する時間のことである。つまり、位
相が進んでいればサンプルホールド処理を遅らせ、位相
が遅れていればサンプルホールド処理を早めて、２つの
位相関係が同じになるようにすることになる。
【００３４】このときずらしたサンプルホールドの時間
を予め決めた操作により記憶させ、これを全ての入力に
ついて行う。この後、ＣＰＵ９による調整の設定を止
め、図５のスイッチＳ１をオフとし、保護継電器として
運用する。
を予め決めた操作により記憶させ、これを全ての入力に
ついて行う。この後、ＣＰＵ９による調整の設定を止
め、図５のスイッチＳ１をオフとし、保護継電器として
運用する。
【００３５】そして、従来と同様にバッファ６に格納さ
れたデータをデータ入力回路５０で読み込み、デジタル
フィルタ５１でフィルタ処理の後、リレー演算回路６１
で実効値などリレー処理に必要な計算を行い、リレー要
素判定回路５５でこれと整定値とを比較するなどしてリ
レー要素としての処理を行い、過電流が流れたかどうか
判定する。この方法では、サンプルホールドの時点で位
相を合わせるので、差動リレーのように瞬時値で計算を
行う様なものでも問題なく使用できる。
れたデータをデータ入力回路５０で読み込み、デジタル
フィルタ５１でフィルタ処理の後、リレー演算回路６１
で実効値などリレー処理に必要な計算を行い、リレー要
素判定回路５５でこれと整定値とを比較するなどしてリ
レー要素としての処理を行い、過電流が流れたかどうか
判定する。この方法では、サンプルホールドの時点で位
相を合わせるので、差動リレーのように瞬時値で計算を
行う様なものでも問題なく使用できる。
【００３６】実施例３では位相の調整は図６のようなＡ
／Ｄ変換制御回路１５を使用して行うことを説明した
が、実施例４としてＡ／Ｄ変換制御回路を使用しない方
法を説明する。つまり特別の回路が必要ではなく、回路
の制御も不要になるというメリットがある。したがっ
て、回路構成は図１に示すもので、フィルタ回路２は図
２に示すように可変抵抗を使用していないものとする。
／Ｄ変換制御回路１５を使用して行うことを説明した
が、実施例４としてＡ／Ｄ変換制御回路を使用しない方
法を説明する。つまり特別の回路が必要ではなく、回路
の制御も不要になるというメリットがある。したがっ
て、回路構成は図１に示すもので、フィルタ回路２は図
２に示すように可変抵抗を使用していないものとする。
【００３７】この場合のＣＰＵの動作説明図は図７に示
すようになっており、先ず保護継電器として運用する前
の調整の段階において、補正値の演算を行う。ＣＰＵ９
による調整を行うことを知らせる設定をし、予め決めて
ある２つの入力を予め決めてある位相で印加する。
すようになっており、先ず保護継電器として運用する前
の調整の段階において、補正値の演算を行う。ＣＰＵ９
による調整を行うことを知らせる設定をし、予め決めて
ある２つの入力を予め決めてある位相で印加する。
【００３８】これにより、図７のスイッチＳ１がオンし
て、補正値の計算を始める。ここで補正とは予め決めて
ある２つの入力を電力演算のような２つの位相関係が分
かる演算式で計算し、一方を基準として他方の位相が進
んでいるか、遅れているかを判定し、それにより移相計
算する角度を計算することである。
て、補正値の計算を始める。ここで補正とは予め決めて
ある２つの入力を電力演算のような２つの位相関係が分
かる演算式で計算し、一方を基準として他方の位相が進
んでいるか、遅れているかを判定し、それにより移相計
算する角度を計算することである。
【００３９】つまり、位相が進んでいれば移相する角度
を遅らせ、位相が遅れていれば移相する角度を進めて、
２つの移相関係が同じになるようにするわけである。こ
のとき移相する角度を予め決めた操作により記憶させ、
これを全ての入力について行う。この後、ＣＰＵ９によ
る調整の設定を止め、図７のスイッチＳ１をオフとして
保護継電器として運用する。
を遅らせ、位相が遅れていれば移相する角度を進めて、
２つの移相関係が同じになるようにするわけである。こ
のとき移相する角度を予め決めた操作により記憶させ、
これを全ての入力について行う。この後、ＣＰＵ９によ
る調整の設定を止め、図７のスイッチＳ１をオフとして
保護継電器として運用する。
【００４０】そして、従来と同様にバッファに格納され
たデータを読み込み、デジタルフィルタ処理の後、実効
値などリレー処理に必要な計算を行い、これと整定値と
を比較するなどしてリレー要素としての処理を行い、過
電流が流れたかどうか判定する。
たデータを読み込み、デジタルフィルタ処理の後、実効
値などリレー処理に必要な計算を行い、これと整定値と
を比較するなどしてリレー要素としての処理を行い、過
電流が流れたかどうか判定する。
【００４１】補正の処理では記憶した補正値で入力の移
相計算を行うことにより、入力回路毎に発生する誤差を
補正し、理論値に変換するわけである。つまり、比較を
する入力値と整定値とを同じ理論値に合わせたというこ
とで調整できたことになる。この方法でも瞬時値の時点
で位相を合わせるので、差動リレーのように瞬時値出計
算を行うようなものでも問題なく使用できる。
相計算を行うことにより、入力回路毎に発生する誤差を
補正し、理論値に変換するわけである。つまり、比較を
する入力値と整定値とを同じ理論値に合わせたというこ
とで調整できたことになる。この方法でも瞬時値の時点
で位相を合わせるので、差動リレーのように瞬時値出計
算を行うようなものでも問題なく使用できる。
【００４２】実施例３、４では位相の調整を入力に対し
て行うことを説明したが、実施例５として整定値に対し
て行う方法を説明する。入力に対して行うとリレーの演
算実行周期（電気角３０度のように予め決められてい
る）毎に毎回実行しなければならないが、整定値は毎回
変わるものではないので、毎回実行しなくてもよい。整
定値に対して処理をする事により、処理の回数が減るの
で、ＣＰＵの処理時間上有利となる。
て行うことを説明したが、実施例５として整定値に対し
て行う方法を説明する。入力に対して行うとリレーの演
算実行周期（電気角３０度のように予め決められてい
る）毎に毎回実行しなければならないが、整定値は毎回
変わるものではないので、毎回実行しなくてもよい。整
定値に対して処理をする事により、処理の回数が減るの
で、ＣＰＵの処理時間上有利となる。
【００４３】次に図８に基づいて動作について説明す
る。先ず、保護継電器として運用する前の調整の段階に
おいて、補正値の演算を行う。この内容は実施例４と同
様である。そして、従来と同様にバッファに格納された
データを読み込み、デジタルフィルタ処理の後、実行値
などリレー処理に必要な計算を行う。
る。先ず、保護継電器として運用する前の調整の段階に
おいて、補正値の演算を行う。この内容は実施例４と同
様である。そして、従来と同様にバッファに格納された
データを読み込み、デジタルフィルタ処理の後、実行値
などリレー処理に必要な計算を行う。
【００４４】次に事前に求めていた補正値を加えて整定
値を計算するという補正処理を行いこの整定値と入力の
計算結果とを比較するなどしてリレー要素としての処理
を行い、過電流が流れたかどうかを判定する。補正の処
理では記憶した補正値を加えて整定値計算をする事によ
り、入力回路毎に発生する誤差に合わせた理論値を変換
するわけである。つまり、比較をする入力値と整定値を
各入力の誤差を含んだ値に合わせるということで調整が
できたことになる。この方法は方向判定をするようなリ
レー要素でのみ使用できる。
値を計算するという補正処理を行いこの整定値と入力の
計算結果とを比較するなどしてリレー要素としての処理
を行い、過電流が流れたかどうかを判定する。補正の処
理では記憶した補正値を加えて整定値計算をする事によ
り、入力回路毎に発生する誤差に合わせた理論値を変換
するわけである。つまり、比較をする入力値と整定値を
各入力の誤差を含んだ値に合わせるということで調整が
できたことになる。この方法は方向判定をするようなリ
レー要素でのみ使用できる。
【００４５】
【発明の効果】このように本発明によれば、調整そのも
のはＣＰＵが自動的に行うのでヒューマンエラーが起こ
り難く、短時間で調整することができる。また、補助ト
ランスとフィルタ回路だけでなく、入力回路全ての誤差
を補正できるという効果を有する。
のはＣＰＵが自動的に行うのでヒューマンエラーが起こ
り難く、短時間で調整することができる。また、補助ト
ランスとフィルタ回路だけでなく、入力回路全ての誤差
を補正できるという効果を有する。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１のフィルタ回路の内部構成を示す図であ
る。
る。
【図３】第１の発明におけるＣＰＵの動作を説明するた
めのブロック図である。
めのブロック図である。
【図４】第２の発明におけるＣＰＵの動作を説明するた
めのブロック図である。
めのブロック図である。
【図５】第３の発明におけるＣＰＵの動作を説明するた
めのブロック図である。
めのブロック図である。
【図６】第４の発明の一実施例の構成を示すブロック図
である。
である。
【図７】第４発明におけるＣＰＵの動作を説明するため
のブロック図である。
のブロック図である。
【図８】第５発明におけるＣＰＵの動作を説明するため
のブロック図である。
のブロック図である。
【図９】従来の一例の構成を示すブロック図である。
【図１０】図９におけるＣＰＵの動作を説明するための
ブロック図である。
ブロック図である。
【図１１】図９に用いているフィルタの内部構成を示す
図である。
図である。
１ 入力トランス ２ フィルタ ３ サンプルホールド回路 ４ マルチプレクサ ５ Ａ／Ｄ変換回路 ６ バッファ ７ 制御回路 ９ ＣＰＵ ５３ 実効値計算回路 ５４ 整定値計算回路 ５５ リレー要素判定回路 ５６ 補正回路 ５７ 補正値計算回路 ５８ サンプルホールドタイミングハードウェア制御回
路 ６０ 電力計算回路 ６１ リレー演算回路
路 ６０ 電力計算回路 ６１ リレー演算回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１１月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】この補正を行うため図１１に示すように、
通常はフィルタ回路２’をコンデンサＣ１およびＣ２、
固定抵抗を可変抵抗ＶＲ１およびＶＲ２、差動増幅器Ｕ
で構成しておき、可変抵抗ＶＲ１およびＶＲ２によって
信号の大きさや位相を本来の値に調整するようにしてい
る。調整とは、予め決めてある入力を供給し、それに対
応するフィルタの出力電圧値および位相が設計値になる
ように可変抵抗の値を変更することである。
通常はフィルタ回路２’をコンデンサＣ１およびＣ２、
固定抵抗を可変抵抗ＶＲ１およびＶＲ２、差動増幅器Ｕ
で構成しておき、可変抵抗ＶＲ１およびＶＲ２によって
信号の大きさや位相を本来の値に調整するようにしてい
る。調整とは、予め決めてある入力を供給し、それに対
応するフィルタの出力電圧値および位相が設計値になる
ように可変抵抗の値を変更することである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】入力信号はデータ入力回路５０に取り込ま
れ、デジタルフィルタ５１でフィルタ処理されて実効値
に変換され、この値を実効値演算結果と定義する。この
信号の値は設計時に計算することが可能であり、この設
計値を理論値と定義する。
れ、デジタルフィルタ５１でフィルタ処理されて実効値
に変換され、この値を実効値演算結果と定義する。この
信号の値は設計時に計算することが可能であり、この設
計値を理論値と定義する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】補正の処理では記憶した補正値で理論値で
ある整定値を除算することにより入力回路毎に発生する
誤差に合わせて理論値を変換するわけである。つまり、
比較をする入力値と整定値とを各入力の誤差を含んだ値
に合わせるということで調整ができたことになる。
ある整定値を除算することにより入力回路毎に発生する
誤差に合わせて理論値を変換するわけである。つまり、
比較をする入力値と整定値とを各入力の誤差を含んだ値
に合わせるということで調整ができたことになる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】補正の処理では記憶した補正値で入力の移
相計算を行うことにより、入力回路毎に発生する誤差を
補正し、理論値に変換するわけである。つまり、比較を
する入力値と整定値とを同じ理論値に合わせたというこ
とで調整できたことになる。この方法でも瞬時値の時点
で位相を合わせるので、差動リレーのように瞬時値で計
算を行うようなものでも問題なく使用できる。
相計算を行うことにより、入力回路毎に発生する誤差を
補正し、理論値に変換するわけである。つまり、比較を
する入力値と整定値とを同じ理論値に合わせたというこ
とで調整できたことになる。この方法でも瞬時値の時点
で位相を合わせるので、差動リレーのように瞬時値で計
算を行うようなものでも問題なく使用できる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】次に事前に求めていた補正値を加えて整定
値を計算するという補正処理を行いこの整定値と入力の
計算結果とを比較するなどしてリレー要素としての処理
を行い、過電流が流れたかどうかを判定する。補正の処
理では記憶した補正値を加えて整定値計算をする事によ
り、入力回路毎に発生する誤差に合わせた理論値を変換
するわけである。つまり、比較をする入力値と整定値と
を各入力の誤差を含んだ値に合わせるということで調整
ができたことになる。この方法は方向判定をするような
リレー要素でのみ使用できる。
値を計算するという補正処理を行いこの整定値と入力の
計算結果とを比較するなどしてリレー要素としての処理
を行い、過電流が流れたかどうかを判定する。補正の処
理では記憶した補正値を加えて整定値計算をする事によ
り、入力回路毎に発生する誤差に合わせた理論値を変換
するわけである。つまり、比較をする入力値と整定値と
を各入力の誤差を含んだ値に合わせるということで調整
ができたことになる。この方法は方向判定をするような
リレー要素でのみ使用できる。
Claims (5)
- 【請求項１】 系統より得られたアナログ信号を一定の
電気角でサンプリングしてＡ／Ｄ変換後にデジタル演算
を行ない整定値と比較判断した結果に基づいて系統の保
護を行うデジタル形保護継電器の自動調整を行う自動調
整機能を有するデジタル形保護継電器において、 設計時点における入力信号の実効値演算結果に対して予
め決めた値の入力信号を供給したとき得られる実効値演
算結果の比である補正値を求める補正値計算回路と、 系統より得られた入力信号を実効値演算した結果に前記
補正値を乗算する補正回路とを備えたことを特徴とする
自動調整機能を有するデジタル形保護継電器。 - 【請求項２】 系統より得られたアナログ信号を一定の
電気角でサンプリングしてＡ／Ｄ変換後にデジタル演算
を行ない整定値と比較判断した結果に基づいて系統の保
護を行うデジタル形保護継電器の自動調整を行う自動調
整機能を有するデジタル形保護継電器において、 設計時点における入力信号の実効値演算結果に対して予
め決めた値の入力信号を供給したとき得られる実効値演
算結果の比である補正値を求める補正値計算回路と、 整定値に対して前記補正値を乗算する補正回路を備えた
ことを特徴とする自動調整機能を有するデジタル形保護
継電器。 - 【請求項３】 系統より得られたアナログ信号を一定の
電気角でサンプリングしてＡ／Ｄ変換後にデジタル演算
を行ない整定値と比較判断した結果に基づいて系統の保
護を行うデジタル形保護継電器の自動調整を行う自動調
整機能を有するデジタル形保護継電器において、 設計時点における入力信号のサンプルホールド結果に対
して予め決めた値の入力信号を供給したとき得られるサ
ンプルホールド結果の比である補正値を求める補正値計
算回路と、 前記補正値に基づいてサンプルホールド回路のサンプル
ホールドタイミングを制御するサンプルホールドハード
ウェア制御回路を備えたことを特徴とする自動調整機能
を有するデジタル形保護継電器。 - 【請求項４】 系統より得られたアナログ信号を一定の
電気角でサンプリングしてＡ／Ｄ変換後にデジタル演算
を行ない整定値と比較判断した結果に基づいて系統の保
護を行うデジタル形保護継電器の自動調整を行う自動調
整機能を有するデジタル形保護継電器において、 設計時点における２つの入力信号を取り込み一方を基準
側としたときそれに対する他方の信号の位相ズレを補正
値として求める補正値計算回路と、 前記補正値に基づいて系統から得られる２つの信号を前
記補正値に基づいて補正する補正回路とを備えたことを
特徴とする自動調整機能を有するデジタル形保護継電
器。 - 【請求項５】 系統より得られたアナログ信号を一定の
電気角でサンプリングしてＡ／Ｄ変換後にデジタル演算
を行ない整定値と比較判断した結果に基づいて系統の保
護を行うデジタル形保護継電器の自動調整を行う自動調
整機能を有するデジタル形保護継電器において、 設計時点における２つの入力信号を取り込み一方を基準
側としたときそれに対する他方の信号の位相ズレを補正
値として求める補正値計算回路と、 前記補正値に基づいて整定値を補正する補正回路とを備
えたことを特徴とする自動調整機能を有するデジタル形
保護継電器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5099394A JP2997609B2 (ja) | 1993-04-26 | 1993-04-26 | 自動調整機能を有するデジタル形保護継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5099394A JP2997609B2 (ja) | 1993-04-26 | 1993-04-26 | 自動調整機能を有するデジタル形保護継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06315221A true JPH06315221A (ja) | 1994-11-08 |
| JP2997609B2 JP2997609B2 (ja) | 2000-01-11 |
Family
ID=14246287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5099394A Expired - Fee Related JP2997609B2 (ja) | 1993-04-26 | 1993-04-26 | 自動調整機能を有するデジタル形保護継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2997609B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52129946A (en) * | 1976-04-23 | 1977-10-31 | Mitsubishi Electric Corp | Signal synchronizer |
| JPS6257532U (ja) * | 1985-09-27 | 1987-04-09 | ||
| JPS62254619A (ja) * | 1986-04-25 | 1987-11-06 | 日本電気株式会社 | サンプリング時刻同期方式 |
| JPH01180820U (ja) * | 1988-05-26 | 1989-12-26 | ||
| JPH02312408A (ja) * | 1989-05-29 | 1990-12-27 | Meidensha Corp | サンプリング信号発生装置 |
| JPH0522833A (ja) * | 1991-07-05 | 1993-01-29 | Toshiba Corp | デイジタル保護継電器 |
-
1993
- 1993-04-26 JP JP5099394A patent/JP2997609B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52129946A (en) * | 1976-04-23 | 1977-10-31 | Mitsubishi Electric Corp | Signal synchronizer |
| JPS6257532U (ja) * | 1985-09-27 | 1987-04-09 | ||
| JPS62254619A (ja) * | 1986-04-25 | 1987-11-06 | 日本電気株式会社 | サンプリング時刻同期方式 |
| JPH01180820U (ja) * | 1988-05-26 | 1989-12-26 | ||
| JPH02312408A (ja) * | 1989-05-29 | 1990-12-27 | Meidensha Corp | サンプリング信号発生装置 |
| JPH0522833A (ja) * | 1991-07-05 | 1993-01-29 | Toshiba Corp | デイジタル保護継電器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2997609B2 (ja) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3979503A1 (en) | Self-calibrating single slope analog-to-digital converter | |
| JPS6261426A (ja) | Ｄ／ａ変換装置 | |
| JP2997609B2 (ja) | 自動調整機能を有するデジタル形保護継電器 | |
| US5229700A (en) | Calibration of signal feedback through VCO's | |
| JP2002196023A (ja) | レンジ切り替え回路 | |
| JPH04219024A (ja) | アナログ‐ディジタル変換方法および装置 | |
| JP2902455B2 (ja) | 検出器の故障検出装置 | |
| JP2000131348A (ja) | ディジタル測定装置 | |
| JPH0730373A (ja) | デジタルフィルタ | |
| JP2648080B2 (ja) | ディジタル温度補償型発振器 | |
| JP3338887B2 (ja) | 信号処理回路およびゲイン調整方法 | |
| JPH09149536A (ja) | デイジタル保護制御装置 | |
| JPS6265424A (ja) | エツチング終点検出方法 | |
| JP2812132B2 (ja) | 校正機能付き掛算回路 | |
| JPH04323568A (ja) | アナログ計測回路 | |
| JPH10253795A (ja) | 核計装装置の出力調整回路 | |
| KR20250117239A (ko) | 삼중 능동 브리지 컨버터의 출력 전압 제어 방법 및 그 시스템 | |
| GB2098420A (en) | Conversion between analogue and digital signals | |
| JPH0816686B2 (ja) | 補正形電子式電力測定装置 | |
| JP2966252B2 (ja) | ディジタル保護継電器 | |
| JPH08181613A (ja) | アナログ・デイジタル変換回路の精度調整方式 | |
| JPH04240572A (ja) | 電子式電力量計 | |
| JPS59228416A (ja) | Ａ／ｄ変換方式 | |
| JPH02249009A (ja) | 位置制御装置 | |
| JP3129190B2 (ja) | ディジタル変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |