JPH0523094B2 - - Google Patents
Info
- Publication number
- JPH0523094B2 JPH0523094B2 JP58176975A JP17697583A JPH0523094B2 JP H0523094 B2 JPH0523094 B2 JP H0523094B2 JP 58176975 A JP58176975 A JP 58176975A JP 17697583 A JP17697583 A JP 17697583A JP H0523094 B2 JPH0523094 B2 JP H0523094B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- packet
- transmission packet
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 103
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
［技術分野］
本発明は、複数のパケツトデータを連続して伝
送路に出力するデータ伝送装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a data transmission device that successively outputs a plurality of packet data to a transmission path.
［従来技術］
ネツトワークシステムにおいて「パケツトフレ
ーム」は送信メツセージを送る為の「データパケ
ツトフレーム」と伝送路上の制御情報等を送る為
の「特殊パケツトフレーム」から成つており、
「特殊パケツトフレーム」は一例としてトークン
式における「トークンフレーム」と呼ばれている
ものなどがある。伝送装置では、「データパケツ
トフレーム」が送出された後、直ちに「特殊パケ
ツトフレーム」を送出する必要がある。従来の伝
送装置においては「データパケツトフレーム」が
送出されてから「特殊パケツトフレーム」の送出
を開始するまでに空白の時間が生じる欠点があつ
た。即ち、一つの送信用レジスタに格納された
「データパケツトフレーム」の情報の送出が終了
した後に「特殊パケツトフレーム」の情報を送信
レジスタに格納する為の時間を要する為である。[Prior art] In a network system, a ``packet frame'' consists of a ``data packet frame'' for sending outgoing messages and a ``special packet frame'' for sending control information on a transmission path.
An example of the "special packet frame" is what is called a "token frame" in the token format. In the transmission device, it is necessary to immediately send out a ``special packet frame'' after sending out a ``data packet frame''. Conventional transmission devices have the disadvantage that there is a blank time between when a ``data packet frame'' is sent and when a ``special packet frame'' starts being sent. That is, this is because it takes time to store the "special packet frame" information in the transmission register after the transmission of the "data packet frame" information stored in one transmission register is completed.
［目的］
本発明は上述の欠点を除去することを目的とし
て成されたもので、この目的を達成する一手段と
して以下の構成を備える。[Objective] The present invention was made with the aim of eliminating the above-mentioned drawbacks, and includes the following configuration as a means for achieving this object.
即ち、並列に接続された送信パケツトデータを
記憶する少なくとも２つの送信パケツト記憶手段
と、該送信パケツト記憶手段のいずれか１つを選
択して選択送信パケツト記憶手段よりの送信パケ
ツトデータを伝送路に出力するための切換手段
と、
前記選択送信パケツト記憶手段に記憶された送
信パケツトデータの送信が終了したことを判断す
る判断手段と、該切換手段及び前記送信パケツト
記憶手段を制御して前記送信パケツト記憶手段の
１つより送信パケツトデータを読み出して前記切
換手段を介して伝送路に送信すると共に前記判断
手段による当該送信パケツトデータの送信終了の
判断により前記切換手段及び前記送信パケツト記
憶手段を制御して引き続き他のパケツト記憶手段
の１つより送信パケツトデータを読み出して前記
切換手段を介して伝送路に送信し両送信パケツト
データ間で間隔を置かぬ様に連続制御する送信制
御手段とを備える。 That is, at least two transmission packet storage means are connected in parallel to store transmission packet data, and any one of the transmission packet storage means is selected and the transmission packet data from the selected transmission packet storage means is output to the transmission path. switching means for determining whether transmission of the transmission packet data stored in the selected transmission packet storage means has been completed; The transmission packet data is read out from one packet and transmitted to the transmission line via the switching means, and the switching means and the transmission packet storage means are controlled by the judgment means to determine whether the transmission of the transmission packet data has ended, and the transmission packet data is then read out from the other packet. A transmission control means is provided for reading out transmission packet data from one of the storage means, transmitting it to the transmission line via the switching means, and continuously controlling the transmission packet data so that there is no interval between the two transmission packet data.
以上の構成において、パケツトデータとパケツ
トデータの送信間に間隔を置かぬ様に制御するこ
とにより、１つのパケツトデータと次のパケツト
データの送信間の空白時間を著しく短縮すること
ができ、非常に伝送効率の良いデータ伝送装置を
提供できる。 In the above configuration, by controlling so that there is no interval between packet data transmissions, the blank time between the transmission of one packet data and the next packet data can be significantly shortened, resulting in extremely high transmission efficiency. Data transmission equipment can be provided.
［実施例］
以下に本発明による一実施例を図を参照して説
明する。[Example] An example according to the present invention will be described below with reference to the drawings.
第１図は従来例と本発明の一実施例による送出
時間の比較図である。 FIG. 1 is a comparison diagram of the transmission time between a conventional example and an embodiment of the present invention.
第１図ａにおいて、「データパケツトフレーム」
送出時間t1「特殊パケツトフレーム」送出時間t3
を同一とすれば従来例における「特殊パケツトフ
レーム」格納時間t2が本実施例においては皆無と
なるので「パケツトフレーム」を送る全体の時間
が短縮できることから伝送路の効率を大幅に向上
する。 In Figure 1a, the "data packet frame"
Sending time t 1 "Special packet frame" sending time t 3
If the storage time t2 of the "special packet frame" in the conventional example is the same, the storage time t2 of the "special packet frame" in the conventional example is eliminated in this embodiment, so the overall time to send the "packet frame" can be shortened, which greatly improves the efficiency of the transmission path. do.
第１図ｂでは伝送速度がさらに高速の場合を示
し、従来例では「特殊パケツトフレーム」格納時
間t2の占める割合が大きくなることを示す。図よ
り明らかな如く高速でのデータ伝送の場合に本実
施例装置の有効度が増加する。 FIG. 1b shows a case where the transmission speed is even higher, and shows that in the conventional example, the proportion of the "special packet frame" storage time t2 becomes larger. As is clear from the figure, the effectiveness of the device of this embodiment increases in the case of high-speed data transmission.
第２図は本発明による一実施例装置のブロツク
図である。 FIG. 2 is a block diagram of an embodiment of the device according to the present invention.
図中１は処理装置、２は受信装置、３は記憶装
置であり、記憶装置３内にデータパケツト（伝送
メツセージ）情報を格納しているデータパケツト
記憶領域３ａ、特殊パケツト情報を格納している
特殊パケツト記憶領域３ｂがある。４は送信装置
であり送信装置４は以下の各ブロツクにより構成
されている。即ち送信レジスタ１，５、送信レジ
スタ２，６、マルチブレクサ７、起動回路８、ア
ドレスカウンタ１，９、アドレスカウンタ２，１
０、Ｐ−Ｓ回路１１、レングスカウンタ１，１
２、レングスカウンタ２，１３、レジスタ切替え
回路１４である。また１５は伝送路である。 In the figure, 1 is a processing device, 2 is a receiving device, and 3 is a storage device. The storage device 3 includes a data packet storage area 3a that stores data packet (transmission message) information, and a special packet storage area 3a that stores special packet information. There is a storage area 3b. 4 is a transmitting device, and the transmitting device 4 is composed of the following blocks. That is, transmission registers 1 and 5, transmission registers 2 and 6, multiplexer 7, starting circuit 8, address counters 1 and 9, and address counters 2 and 1.
0, P-S circuit 11, length counter 1, 1
2, length counters 2 and 13, and register switching circuit 14. Further, 15 is a transmission line.
以下第３図の伝送処理動作フローチヤートも参
照して本実施例装置の送信動作を説明する。 The transmission operation of the apparatus of this embodiment will be explained below with reference to the transmission processing operation flowchart shown in FIG.
まずステツプ３０において処理装置（以下
CPUと略す）１は記憶装置３内の特殊パケツト
記憶領域３ｂに記憶している特殊パケツト情報を
送信レジスタ２，６へ格納し、続いてステツプ32
で特殊パケツトのレングスをレングスカウンタ
２，１３へセツトする。そしてステツプ34へ進み
送信データの発生を待ち、送信データが発生し、
記憶装置３のデータパケツト記憶領域３ａに送信
データが揃うとステツプ36に進み、データパケツ
ト情報を送信レジスタ１，５に格納する。続いて
ステツプ38でデータパケツトのレングスをレング
スカウンタ１，１２にセツトし、ステツプ40で
CPU１は送信開始信号２０を起動回路８に出力
して、送信装置４を起動すると共にレジスタ切替
回路１４によりマルチプレクサ７が送信レジスタ
１，５よりのデータを出力するべくセツトする。
そのステツプ42と44により起動回路はアドレスカ
ウント信号２２を出力し、アドレスカウンタ１，
９及びレングスカウンタ１，１２をカウンタアツ
プし、送信レジスタ５に格納されているデータパ
ケツト情報をマルチプレクサ７に出力する。マル
チプレクサ７はレジスタ切替回路１４により最初
は送信レジスタ１，５のデータをＰ−Ｓ回路１１
に出力する。Ｐ−Ｓ回路１１に出力されたデータ
は起動回路８よりの送信クロツク信号２１により
並列→直列変換され、送信信号２４として伝送路
１５へ送出され、他の伝送路に接続された伝送装
置に出力される。 First, in step 30, a processing device (hereinafter referred to as
(abbreviated as CPU) 1 stores the special packet information stored in the special packet storage area 3b in the storage device 3 into the transmission registers 2 and 6, and then in step 32
The length of the special packet is set in the length counters 2 and 13. Then, the process advances to step 34 and waits for the transmission data to be generated.
When the data to be transmitted is stored in the data packet storage area 3a of the storage device 3, the process proceeds to step 36, where the data packet information is stored in the transmission registers 1 and 5. Next, in step 38, the length of the data packet is set in length counters 1 and 12, and in step 40, the length of the data packet is set in length counters 1 and 12.
The CPU 1 outputs a transmission start signal 20 to the activation circuit 8 to activate the transmitter 4, and also sets the multiplexer 7 to output the data from the transmission registers 1 and 5 by the register switching circuit 14.
Through the steps 42 and 44, the startup circuit outputs the address count signal 22, and the address counters 1, 44 output the address count signal 22.
9 and length counters 1 and 12, and outputs the data packet information stored in the transmission register 5 to the multiplexer 7. The multiplexer 7 initially transfers the data in the transmit registers 1 and 5 to the P-S circuit 11 by the register switching circuit 14.
Output to. The data output to the P-S circuit 11 is converted from parallel to serial by the transmission clock signal 21 from the starting circuit 8, sent to the transmission line 15 as a transmission signal 24, and output to a transmission device connected to another transmission line. be done.
送信レジスタ１，５よりレングスカウンタ１，
１２で指定された分のデータが送出（アドレスカ
ウント信号２２が出力）されるとステツプ44より
ステツプ46に進み、レングスカウンタ１，１２よ
りデータパケツト送出終了信号２３が出力され
る。このデータパケツト送出終了信号２３により
レジスタ切替回路１４はマルチプレクサ７の出力
を送信レジスタ１，５より送信レジスタ２，６よ
りの情報に切り替える。それと共に特殊パケツト
の送信アドレスとレングスをアドレスカウンタ
２，１０及びレングスカウンタ２へセツトし起動
する。 Length counter 1 from transmission registers 1 and 5,
When the data specified in step 12 is sent out (address count signal 22 is output), the process advances from step 44 to step 46, and the length counters 1 and 12 output a data packet sending end signal 23. In response to this data packet transmission end signal 23, the register switching circuit 14 switches the output of the multiplexer 7 from the transmission registers 1 and 5 to the information from the transmission registers 2 and 6. At the same time, the transmission address and length of the special packet are set in address counters 2, 10 and length counter 2 and activated.
そしてステツプ48とステツプ50において、起動
回路８よりのアドレスカウント信号２２を出力
し、アドレスカウンタ２，１０及びレングスカウ
ンタ２，１３をカウントアツプし、送信レジスタ
２，６に格納されている特殊パケツト情報をマル
チプレクサ７を介してＰ−Ｓ回路１１に出力し、
Ｐ−Ｓ回路１１より送信クロツク信号２１に同期
してシリアルデータの送信信号２４として伝送路
１５に出力される。そしてレングスカウンタ２，
１３指定分の特殊パケツトデータが送出されると
ステツプ50よりステツプ52に進みレングスカウン
タ２，１３より送信終了信号２５がCPU１に出
力される。またこの送信終了信号２５により起動
回路８及びアドレスカウンタ１，９がリセツトさ
れる。そして伝送処理を終了する。 Then, in steps 48 and 50, the address count signal 22 from the startup circuit 8 is output, the address counters 2 and 10 and the length counters 2 and 13 are counted up, and the special packet information stored in the transmission registers 2 and 6 is counted up. is output to the P-S circuit 11 via the multiplexer 7,
The signal is output from the P-S circuit 11 to the transmission line 15 as a serial data transmission signal 24 in synchronization with the transmission clock signal 21. And length counter 2,
When 13 designated pieces of special packet data have been sent, the process proceeds from step 50 to step 52, and the length counters 2 and 13 output a transmission end signal 25 to the CPU 1. Further, the start circuit 8 and address counters 1 and 9 are reset by this transmission end signal 25. Then, the transmission process ends.
送信処理を行なう場合で特殊パケツトデータに
変更がない場合には第３図ステツプ34より処理を
開始すればよい。 When transmitting processing is to be performed and there is no change in the special packet data, the processing may be started from step 34 in FIG. 3.
［効果］
以上説明した様に本発明によれば、送信パケツ
ト記憶手段の１つより送信パケツトデータを読み
出して切換手段を介して伝送路に送信すると共に
判断手段による当該送信パケツトデータの送信終
了判断に引き続き他のパケツト記憶手段の１つよ
り送信パケツトデータを読み出して切換手段を介
して伝送路に送信し両送信パケツトデータ間で間
隔を置かぬ様に連続制御して、１つのパケツトデ
ータと次のパケツトデータの送信間の空白時間を
著しく短縮することにより、非常に伝送効率の良
いデータ伝送装置を提供できる。[Effects] As explained above, according to the present invention, transmission packet data is read out from one of the transmission packet storage means and transmitted to the transmission path via the switching means, and subsequent to the determination by the determination means that the transmission of the transmission packet data is complete. Transmission packet data is read from one of the other packet storage means and transmitted to the transmission line via the switching means, and continuous control is performed so that there is no interval between the two transmission packet data, so that the transmission of one packet data and the next packet data is controlled continuously. By significantly shortening the blank time, it is possible to provide a data transmission device with extremely high transmission efficiency.
第１図ａ，ｂはデータパケツト送出時間の比較
を示す図、第２図は本発明の一実施例装置のブロ
ツク図、第３図は本実施例装置の送信処理フロー
チヤートである。
図中、１……処理装置、２……受信装置、３…
…記憶装置、４……送信装置、５……送信レジス
タ、６……送信レジスタ、２，７……マルチプレ
クサ、８……起動回路、９……アドレスカウン
タ、１，１０……アドレスカウンタ、２，１１…
…Ｐ−Ｓ回路、１２……レングスカウンタ、１，
１３……レングスカウンタ、２，１４……レジス
タ切替回路、１５……伝送路である。
FIGS. 1a and 1b are diagrams showing a comparison of data packet transmission times, FIG. 2 is a block diagram of an apparatus according to an embodiment of the present invention, and FIG. 3 is a flow chart of transmission processing of the apparatus according to the present invention. In the figure, 1... processing device, 2... receiving device, 3...
... Storage device, 4 ... Transmission device, 5 ... Transmission register, 6 ... Transmission register, 2, 7 ... Multiplexer, 8 ... Startup circuit, 9 ... Address counter, 1, 10 ... Address counter, 2 ,11...
...P-S circuit, 12...Length counter, 1,
13...Length counter, 2, 14...Register switching circuit, 15...Transmission line.
Claims (1)
する少なくとも２つの送信パケツト記憶手段と、 該送信パケツト記憶手段のいずれか１つを選択
して選択送信パケツト記憶手段よりの送信パケツ
トデータを伝送路に出力するための切換手段と、 前記選択送信パケツト記憶手段に記憶された送
信パケツトデータの送信が終了したことを判断す
る判断手段と、 該切換手段及び前記送信パケツト記憶手段を制
御して前記送信パケツト記憶手段の１つより送信
パケツトデータを読み出して前記切換手段を介し
て伝送路に送信すると共に前記判断手段による当
該送信パケツトデータの送信終了の判断により前
記切換手段及び前記送信パケツト記憶手段を制御
して引き続き他のパケツト記憶手段の１つより送
信パケツトデータを読み出して前記切換手段を介
して伝送路に送信し両送信パケツトデータ間で間
隔を置かぬ様に連続制御する送信制御手段とを備
えることを特徴とするデータ伝送装置。[Scope of Claims] 1. At least two transmission packet storage means that store transmission packet data connected in parallel, and selecting any one of the transmission packet storage means to store transmission packet data from the selected transmission packet storage means. switching means for outputting to a transmission path; determining means for determining whether transmission of the transmission packet data stored in the selected transmission packet storage means has been completed; and control means for controlling the switching means and the transmission packet storage means to Reading out transmission packet data from one of the transmission packet storage means and transmitting it to the transmission path via the switching means, and controlling the switching means and the transmission packet storage means according to the determination by the determination means as to whether the transmission of the transmission packet data is complete. and transmission control means for continuously reading the transmission packet data from one of the other packet storage means and transmitting it to the transmission path via the switching means, so that there is no interval between the two transmission packet data. data transmission equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58176975A JPS6069934A (en) | 1983-09-27 | 1983-09-27 | Data transmission equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58176975A JPS6069934A (en) | 1983-09-27 | 1983-09-27 | Data transmission equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6069934A JPS6069934A (en) | 1985-04-20 |
| JPH0523094B2 true JPH0523094B2 (en) | 1993-03-31 |
Family
ID=16022979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58176975A Granted JPS6069934A (en) | 1983-09-27 | 1983-09-27 | Data transmission equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6069934A (en) |
-
1983
- 1983-09-27 JP JP58176975A patent/JPS6069934A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6069934A (en) | 1985-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4439856A (en) | Bimodal bus accessing system | |
| US4549292A (en) | Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network | |
| JPH0813057B2 (en) | Mixed transfer method of HDLC variable length packet and non-HDLC fixed length packet | |
| JPH0225319B2 (en) | ||
| JPH027743A (en) | Data packet switching device | |
| JPH0523094B2 (en) | ||
| JP2000269988A (en) | Multiple address data transmission system | |
| EP0725352B1 (en) | Communication system and relay thereof | |
| JP2823548B2 (en) | how to access | |
| JP3872175B2 (en) | CD data communication device | |
| JPS6130833A (en) | data transmission equipment | |
| JP3230308B2 (en) | Ring LAN | |
| SU862135A1 (en) | Data input device | |
| JPS6142466B2 (en) | ||
| JP2003304502A (en) | Special playback device and special playback method | |
| JP2754684B2 (en) | Communication line test equipment | |
| JPS6388983A (en) | Chargimg information collecting system | |
| JP2912259B2 (en) | Data transmission method | |
| JPH0388446A (en) | Polling system | |
| JPH0313146A (en) | Data receiver and data communication system | |
| JPS5970036A (en) | Optical transmission multi-drop receiver | |
| JPH02288442A (en) | Plural protocol controller | |
| JPH0412662B2 (en) | ||
| JPS617970A (en) | Data transfer control system | |
| JPH06350590A (en) | Cdt reception circuit |