JPH05232191A - Ｉｃテスタ - Google Patents
ＩｃテスタInfo
- Publication number
- JPH05232191A JPH05232191A JP4072841A JP7284192A JPH05232191A JP H05232191 A JPH05232191 A JP H05232191A JP 4072841 A JP4072841 A JP 4072841A JP 7284192 A JP7284192 A JP 7284192A JP H05232191 A JPH05232191 A JP H05232191A
- Authority
- JP
- Japan
- Prior art keywords
- test
- program
- tester
- control part
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 abstract description 62
- 238000011156 evaluation Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 7
- 238000012545 processing Methods 0.000 abstract description 6
- 238000004904 shortening Methods 0.000 abstract 1
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 235000018650 Solanum gilo Nutrition 0.000 description 9
- 241001198066 Solanum aethiopicum Species 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 238000012854 evaluation process Methods 0.000 description 2
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 1
- 101150091805 DUT1 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 短時間にＩＣテスタでの評価データを採取す
る。 【構成】 評価するテスト項目、使用する評価ソフトウ
ェア、評価条件等を予め登録し、これ等データを格納す
るメモリ部２と、これ等データを基にテスト実行処理を
制御する専用制御部３とを有することにより、ＩＣテス
タ操作者の操作手順を専用の制御部３が代わりに処理す
る。 【効果】 ＩＣテスタ操作者の操作手順を専用の制御部
が代わりに処理することにより、テスト実行時間の短縮
をはかり正確な評価を図れるという効果がある。
る。 【構成】 評価するテスト項目、使用する評価ソフトウ
ェア、評価条件等を予め登録し、これ等データを格納す
るメモリ部２と、これ等データを基にテスト実行処理を
制御する専用制御部３とを有することにより、ＩＣテス
タ操作者の操作手順を専用の制御部３が代わりに処理す
る。 【効果】 ＩＣテスタ操作者の操作手順を専用の制御部
が代わりに処理することにより、テスト実行時間の短縮
をはかり正確な評価を図れるという効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣテスタに関する。
【０００２】
【従来の技術】従来のＩＣテスタは、被試験ＩＣ（以
下、ＤＵＴという）に電源電圧や信号を印加し、ＤＵＴ
からの出力信号を期待値と比較することにより、ＤＵＴ
の電気的特性をテストするものである。図５は、従来の
ＩＣテスタの概要を示した図である。図中、１は制御
部、２はメモリ部、５はタイミング発生部、６はパタン
発生部、７は波形形成部、８はピンエレクトロニクス部
（以下、ピンエレ部という）、９はＤＣ測定部、１０は
切換部、１１はＤＵＴ、１２は比較部である。
下、ＤＵＴという）に電源電圧や信号を印加し、ＤＵＴ
からの出力信号を期待値と比較することにより、ＤＵＴ
の電気的特性をテストするものである。図５は、従来の
ＩＣテスタの概要を示した図である。図中、１は制御
部、２はメモリ部、５はタイミング発生部、６はパタン
発生部、７は波形形成部、８はピンエレクトロニクス部
（以下、ピンエレ部という）、９はＤＣ測定部、１０は
切換部、１１はＤＵＴ、１２は比較部である。
【０００３】図６は、テストプログラムを示している。
ＩＣテスタの動作を説明すると、制御部１は、メモリ部
２に格納されたテストプログラムに従って、ＩＣテスタ
内部の各ハードウェアを制御し、動作させる。パタン発
生部６は、タイミング発生部５より発生するタイミング
に基づいてテストパタンを発生し、波形形成部７に送出
する。
ＩＣテスタの動作を説明すると、制御部１は、メモリ部
２に格納されたテストプログラムに従って、ＩＣテスタ
内部の各ハードウェアを制御し、動作させる。パタン発
生部６は、タイミング発生部５より発生するタイミング
に基づいてテストパタンを発生し、波形形成部７に送出
する。
【０００４】このテストパタンはＤＵＴ１１の機能をテ
ストする際に用いるものであり、ＤＵＴ１１の入出力論
理データつまり真理値表に相当するものであったり、Ｄ
ＵＴ１１がメモリＩＣの場合はアルゴリズミックパタン
（ＧＡＬＬＯＰＩＮＧ，ＰＩＮＧ−ＰＯＮＧ等）であ
る。
ストする際に用いるものであり、ＤＵＴ１１の入出力論
理データつまり真理値表に相当するものであったり、Ｄ
ＵＴ１１がメモリＩＣの場合はアルゴリズミックパタン
（ＧＡＬＬＯＰＩＮＧ，ＰＩＮＧ−ＰＯＮＧ等）であ
る。
【０００５】波形形成部７は、パタン発生部６からの信
号を所定のタイミングで波形を形成し、ピンエレ部８に
送出する。ピンエレ部８は、波形形成部７からの信号を
所定の電圧に増幅し、ＤＵＴ１１に印加する。ＤＵＴ１
１の出力信号は、ピンエレ部８を介して比較部１２に取
り込まれる。比較部１２は、ＤＵＴ１１の出力信号とパ
タン発生部６の期待値信号と比較し、比較結果を制御部
１に送出する。
号を所定のタイミングで波形を形成し、ピンエレ部８に
送出する。ピンエレ部８は、波形形成部７からの信号を
所定の電圧に増幅し、ＤＵＴ１１に印加する。ＤＵＴ１
１の出力信号は、ピンエレ部８を介して比較部１２に取
り込まれる。比較部１２は、ＤＵＴ１１の出力信号とパ
タン発生部６の期待値信号と比較し、比較結果を制御部
１に送出する。
【０００６】また、ＤＣパラメトリックテストは、制御
部１の制御のもとで、ＤＣ測定部９で行う。ＤＣ測定部
９は、切換部１０及びピンエレ部８を介してＤＵＴ１１
に電流あるいは電圧を印加し、ＤＵＴ１１より発生する
電圧あるいは電流をテストする。
部１の制御のもとで、ＤＣ測定部９で行う。ＤＣ測定部
９は、切換部１０及びピンエレ部８を介してＤＵＴ１１
に電流あるいは電圧を印加し、ＤＵＴ１１より発生する
電圧あるいは電流をテストする。
【０００７】通常ＩＣテスタは、ＤＵＴの電気特性を評
価するための種々の評価ソフトウェアを有し、これ等評
価ソフトウェアによるテスト結果データは、コンソール
ディスプレイあるいはプリンタに出力される。これ等ソ
フトウェアには、ＤＣパラメトリックテスト結果をモニ
タできるＤＣロギング、ファンクションテスト結果をモ
ニタできるファンクションロギング、シュムと呼ばれる
テスト条件内の複数のパラメータ値を変化させながら、
パス、フェイル領域をプロットするソフトウェア、ＤＵ
Ｔの出力信号波形をモニタするソフトウェア等がある。
価するための種々の評価ソフトウェアを有し、これ等評
価ソフトウェアによるテスト結果データは、コンソール
ディスプレイあるいはプリンタに出力される。これ等ソ
フトウェアには、ＤＣパラメトリックテスト結果をモニ
タできるＤＣロギング、ファンクションテスト結果をモ
ニタできるファンクションロギング、シュムと呼ばれる
テスト条件内の複数のパラメータ値を変化させながら、
パス、フェイル領域をプロットするソフトウェア、ＤＵ
Ｔの出力信号波形をモニタするソフトウェア等がある。
【０００８】これ等評価ソフトウェアは、ＩＣテスタ操
作者が、テストプログラムを実行しながら、使用するソ
フトウェアを起動させ、評価条件を設定しながら使用し
ていた。この様子を示したのが図７である。図６のテス
トプログラムにおいて、テスト２でＤＣロギング、テス
ト３でシュムを実行する場合、ＩＣテスタ操作者は、テ
スト２の直前でテストを中断させるようにブレークポイ
ントを指定し、テストを開始する。
作者が、テストプログラムを実行しながら、使用するソ
フトウェアを起動させ、評価条件を設定しながら使用し
ていた。この様子を示したのが図７である。図６のテス
トプログラムにおいて、テスト２でＤＣロギング、テス
ト３でシュムを実行する場合、ＩＣテスタ操作者は、テ
スト２の直前でテストを中断させるようにブレークポイ
ントを指定し、テストを開始する。
【０００９】ＩＣテスタの制御部１はテスト１を実行
し、テスト２の直前でテスト実行を中断させる。次に、
操作者は、ＤＣロギングソフトウェアを起動させ、ロギ
ングすべきＤＵＴの端子、ディスプレイやプリンタの出
力フォーマット等の条件を指定し、テスト２を実行させ
る。
し、テスト２の直前でテスト実行を中断させる。次に、
操作者は、ＤＣロギングソフトウェアを起動させ、ロギ
ングすべきＤＵＴの端子、ディスプレイやプリンタの出
力フォーマット等の条件を指定し、テスト２を実行させ
る。
【００１０】制御部１はＤＣロギングソフトウェアをこ
の条件に基づいて、テスト２を実行しながらＤＣロギン
グを実行させ、テストｎまで実行させる。次に、テスト
３でのシュムを実行する場合も、上述と同様にテスト２
でテストを中断し、シュムソフトウェアを起動し、シュ
ム条件を設定し、テスト３を実行し、シュムを実行して
いた。
の条件に基づいて、テスト２を実行しながらＤＣロギン
グを実行させ、テストｎまで実行させる。次に、テスト
３でのシュムを実行する場合も、上述と同様にテスト２
でテストを中断し、シュムソフトウェアを起動し、シュ
ム条件を設定し、テスト３を実行し、シュムを実行して
いた。
【００１１】
【発明が解決しようとする課題】上述した従来のＩＣテ
スタでの評価ソフトウェアによるデータ採取は、ＩＣテ
スタの操作者が、評価するテスト直前でテスト中断させ
るためのブレークポイントを指定し、使用する評価ソフ
トウェアを起動させ、評価条件を指定し、テストを実行
させてデータを採取していた。
スタでの評価ソフトウェアによるデータ採取は、ＩＣテ
スタの操作者が、評価するテスト直前でテスト中断させ
るためのブレークポイントを指定し、使用する評価ソフ
トウェアを起動させ、評価条件を指定し、テストを実行
させてデータを採取していた。
【００１２】このような方法では、ＩＣテスタ操作者
が、テスタの実行処理を常時指定する必要がある。一般
に、テスト実行時間は長くても数秒であり、これに対
し、操作者の操作時間は数分程度と長く、随時ＩＣテス
タ操作者がテスト実行処理を指定するため、テスト及び
評価実行時間が長大化するために、テスタのスループッ
トが劣化するという欠点がある。
が、テスタの実行処理を常時指定する必要がある。一般
に、テスト実行時間は長くても数秒であり、これに対
し、操作者の操作時間は数分程度と長く、随時ＩＣテス
タ操作者がテスト実行処理を指定するため、テスト及び
評価実行時間が長大化するために、テスタのスループッ
トが劣化するという欠点がある。
【００１３】また、テスト実行時間の長大化は、テスト
プログラムによっては、ＤＵＴに電圧を印加した状態で
テストを一時中断させるため、ＤＵＴが自己発熱により
ＤＵＴの電気特性が変化し、正確なデータを採取できな
いという欠点があった。
プログラムによっては、ＤＵＴに電圧を印加した状態で
テストを一時中断させるため、ＤＵＴが自己発熱により
ＤＵＴの電気特性が変化し、正確なデータを採取できな
いという欠点があった。
【００１４】本発明の目的は、前記課題を解決したＩＣ
テスタを提供することにある。
テスタを提供することにある。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るＩＣテスタは、ＩＣテスタの有する一
連の評価ソフトウェアを起動、実行させるための条件
を、テストプログラムとは独立した一つのプログラムに
定義し、そのプログラムを格納する専用のメモリ部と、
テストプログラム実行と同期し、専用メモリ部の条件プ
ログラムに従って評価ソフトウェアを実行する専用の制
御部あるいは制御処理ソフトウェアとを有するものであ
る。
め、本発明に係るＩＣテスタは、ＩＣテスタの有する一
連の評価ソフトウェアを起動、実行させるための条件
を、テストプログラムとは独立した一つのプログラムに
定義し、そのプログラムを格納する専用のメモリ部と、
テストプログラム実行と同期し、専用メモリ部の条件プ
ログラムに従って評価ソフトウェアを実行する専用の制
御部あるいは制御処理ソフトウェアとを有するものであ
る。
【００１６】
【作用】専用の制御部あるいは、制御処理ソフトウェア
がＩＣテスタ操作者の操作手順を代わりに処理すること
により、テスト実行時間の短縮を図り、正確な評価を図
れる。
がＩＣテスタ操作者の操作手順を代わりに処理すること
により、テスト実行時間の短縮を図り、正確な評価を図
れる。
【００１７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１８】（実施例１）図１は、本発明の実施例１を
示すブロック図である。
示すブロック図である。
【００１９】図１において、１は制御部、２はメモリ
部、５はタイミング発生部、６はパタン発生部、７は波
形形成部、８はピンエレ部、９はＤＣ測定部、１０は切
換部、１１はＤＵＴである。
部、５はタイミング発生部、６はパタン発生部、７は波
形形成部、８はピンエレ部、９はＤＣ測定部、１０は切
換部、１１はＤＵＴである。
【００２０】さらに、４は、評価するテスト項目、使用
する評価ソフトウェア、評価条件等のデータを格納する
専用メモリ部、３は、これ等データを基にテスト実行処
理を制御する専用制御部である。図６のようにテスト２
でＤＣロギング、テスト３でシュムを実行する場合につ
いて説明する。
する評価ソフトウェア、評価条件等のデータを格納する
専用メモリ部、３は、これ等データを基にテスト実行処
理を制御する専用制御部である。図６のようにテスト２
でＤＣロギング、テスト３でシュムを実行する場合につ
いて説明する。
【００２１】専用メモリ部４には、予め、テスト２でＤ
Ｃロギング及びその条件と、テスト３でシュム及びその
条件データとがテストプログラムとは独立した一つのプ
ログラムに定義され格納されている。
Ｃロギング及びその条件と、テスト３でシュム及びその
条件データとがテストプログラムとは独立した一つのプ
ログラムに定義され格納されている。
【００２２】図２に、その条件プログラム例を示す。Ｉ
Ｃテスタ操作者は、テストを開始する前に、テストプロ
グラムと条件プログラムをそれぞれメモリ部２と専用メ
モリ部４に格納する。
Ｃテスタ操作者は、テストを開始する前に、テストプロ
グラムと条件プログラムをそれぞれメモリ部２と専用メ
モリ部４に格納する。
【００２３】次に、ＩＣテスタ操作者は、評価モードで
あるか通常モードであるかテストを開始前に指定する。
制御部１は、評価モードと指定された場合、ＩＣテスタ
の制御処理を専用制御部３に移す。操作者がテスト開始
を指定したら、専用制御部３は、専用メモリ部４の条件
プログラムを参照し、評価するテスト項目の直前、この
場合はテスト１までテストを制御部１に指示する。
あるか通常モードであるかテストを開始前に指定する。
制御部１は、評価モードと指定された場合、ＩＣテスタ
の制御処理を専用制御部３に移す。操作者がテスト開始
を指定したら、専用制御部３は、専用メモリ部４の条件
プログラムを参照し、評価するテスト項目の直前、この
場合はテスト１までテストを制御部１に指示する。
【００２４】制御部１は、テスト１を実行し、中断し、
専用制御部３に中断情報を送出する。専用制御部３は、
この中断情報を受けて、テスト２でＤＣロギング条件を
制御部１に設定し、テスト２を実行、且つＤＣロギング
を処理させる。制御部１は、テスト２の実行及びＤＣロ
ギング完了情報を、専用制御部３に送出する。専用制御
部３は、テスト３のシュム処理に関しても、制御部１に
実行させる。図３に、ＩＣテスタの制御部３及び専用制
御部のテスト，評価処理を示す。
専用制御部３に中断情報を送出する。専用制御部３は、
この中断情報を受けて、テスト２でＤＣロギング条件を
制御部１に設定し、テスト２を実行、且つＤＣロギング
を処理させる。制御部１は、テスト２の実行及びＤＣロ
ギング完了情報を、専用制御部３に送出する。専用制御
部３は、テスト３のシュム処理に関しても、制御部１に
実行させる。図３に、ＩＣテスタの制御部３及び専用制
御部のテスト，評価処理を示す。
【００２５】（実施例２）図４は、本発明の実施例２を
示すブロック図である。本実施例は、実施例１の専用制
御部の機能を制御部１′に組み込んだ例である。本実施
例では、最近のＩＣテスタの制御部１′は、多重処理対
応のコンピュータを使用して行うことに着目し、実施例
１の専用制御部の機能を、１つの制御部で処理させた例
である。
示すブロック図である。本実施例は、実施例１の専用制
御部の機能を制御部１′に組み込んだ例である。本実施
例では、最近のＩＣテスタの制御部１′は、多重処理対
応のコンピュータを使用して行うことに着目し、実施例
１の専用制御部の機能を、１つの制御部で処理させた例
である。
【００２６】
【発明の効果】以上説明したように本発明のＩＣテスタ
は、ＩＣテスタの有する一連の評価ソフトウェアを起
動、実行させるための条件を、テストプログラムとは独
立した一つのプログラムに定義し、そのプログラムを格
納する専用のメモリ部と、テストプログラム実行と同期
し、専用メモリ部の条件プログラムに従って評価ソフト
ウェアを実行する専用の制御部あるいは制御処理ソフト
ウェアとを有することにより、専用の制御部あるいは、
制御処理ソフトウェアがＩＣテスタ操作者の操作手順を
代わりに処理することにより、テスト実行時間の短縮を
はかり正確な評価を図れるという効果がある。
は、ＩＣテスタの有する一連の評価ソフトウェアを起
動、実行させるための条件を、テストプログラムとは独
立した一つのプログラムに定義し、そのプログラムを格
納する専用のメモリ部と、テストプログラム実行と同期
し、専用メモリ部の条件プログラムに従って評価ソフト
ウェアを実行する専用の制御部あるいは制御処理ソフト
ウェアとを有することにより、専用の制御部あるいは、
制御処理ソフトウェアがＩＣテスタ操作者の操作手順を
代わりに処理することにより、テスト実行時間の短縮を
はかり正確な評価を図れるという効果がある。
【図１】本発明の実施例１を示すブロック図である。
【図２】評価条件プログラムとテストプログラムの概要
を示す図である。
を示す図である。
【図３】ＩＣテスタの制御部及び専用制御部のテスト、
評価処理を示す図である。
評価処理を示す図である。
【図４】本発明の実施例２を示すブロック図である。
【図５】従来のＩＣテスタの概要を示す図である。
【図６】テストプログラムを示す図である。
【図７】図６のテストプログラムに対し、ＩＣテスタ操
作手順、ＩＣテスタの制御部及び専用制御部のテスト、
評価処理を示す図である。
作手順、ＩＣテスタの制御部及び専用制御部のテスト、
評価処理を示す図である。
１，１′ 制御部 ２ メモリ部 ３ 専用制御部 ４ 専用メモリ部 ５ タイミング発生部 ６ パタン発生部 ７ 波形形成部 ８ ピンエレ部 ９ ＤＣ測定部 １０ 切換部 １１ ＤＵＴ １２ 比較部
Claims (1)
- 【請求項１】 ＩＣテスタの有する一連の評価ソフトウ
ェアを起動、実行させるための条件を、テストプログラ
ムとは独立した一つのプログラムに定義し、そのプログ
ラムを格納する専用のメモリ部と、 テストプログラム実行と同期し、専用メモリ部の条件プ
ログラムに従って評価ソフトウェアを実行する専用の制
御部あるいは制御処理ソフトウェアとを有することを特
徴とするＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4072841A JP2976686B2 (ja) | 1992-02-24 | 1992-02-24 | Ｉｃ試験方法及びｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4072841A JP2976686B2 (ja) | 1992-02-24 | 1992-02-24 | Ｉｃ試験方法及びｉｃテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05232191A true JPH05232191A (ja) | 1993-09-07 |
| JP2976686B2 JP2976686B2 (ja) | 1999-11-10 |
Family
ID=13501028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4072841A Expired - Fee Related JP2976686B2 (ja) | 1992-02-24 | 1992-02-24 | Ｉｃ試験方法及びｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976686B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008070294A (ja) * | 2006-09-15 | 2008-03-27 | Yokogawa Electric Corp | Ｉｃテスタ用デバッグ支援方法 |
| JP2009250908A (ja) * | 2008-04-10 | 2009-10-29 | Yokogawa Electric Corp | シュムーパラメータ設定装置およびシュムーパラメータ設定方法 |
-
1992
- 1992-02-24 JP JP4072841A patent/JP2976686B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008070294A (ja) * | 2006-09-15 | 2008-03-27 | Yokogawa Electric Corp | Ｉｃテスタ用デバッグ支援方法 |
| JP2009250908A (ja) * | 2008-04-10 | 2009-10-29 | Yokogawa Electric Corp | シュムーパラメータ設定装置およびシュムーパラメータ設定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2976686B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6377065B1 (en) | Glitch detection for semiconductor test system | |
| JP2001324552A (ja) | 電源電流測定ユニット及び半導体テストシステム | |
| JPH04361180A (ja) | デバッグ用プログラム作成方法 | |
| JP2976686B2 (ja) | Ｉｃ試験方法及びｉｃテスタ | |
| US6014033A (en) | Method of identifying the point at which an integrated circuit fails a functional test | |
| US6781584B2 (en) | Recapture of a portion of a displayed waveform without loss of existing data in the waveform display | |
| US6833695B2 (en) | Simultaneous display of data gathered using multiple data gathering mechanisms | |
| US5389990A (en) | Method for measuring DC current/voltage characteristic of semiconductor device | |
| US6099161A (en) | Asynchronous analog or digital frequency measurement on digital test equipment | |
| US5398197A (en) | Method of creating debug specification and test program creating specification | |
| JP3220040B2 (ja) | 半導体試験装置の自己診断実行方式 | |
| JPH04313079A (ja) | 半導体試験装置 | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| JPH1152016A (ja) | Ｉｃ試験装置、及びｉｃ試験装置における並列測定方法 | |
| JPH1048296A (ja) | Ｉｃ検査装置 | |
| KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
| JP2003066124A (ja) | 半導体集積回路試験装置 | |
| JP3765262B2 (ja) | 制御装置、半導体試験装置及びプログラム | |
| JP4130711B2 (ja) | 半導体試験装置 | |
| JPH04270978A (ja) | Ｉｃテスタ | |
| JP3396109B2 (ja) | Ｄｃテストポイント自動決定装置及び方法 | |
| JPH06265594A (ja) | Ｉｃ試験装置 | |
| JP2001153915A (ja) | Ｉｃテスタ、及びｉｃ試験方法 | |
| JP2001056357A (ja) | Ｉｃテスタ、ｉｃテスタのテスト方法、及び記憶媒体 | |
| JPH0572276A (ja) | Ｌｓｉ試験装置およびｌｓｉ試験プログラム自動作成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |