JPH05235196A - 焼成配線基板の製造方法 - Google Patents
焼成配線基板の製造方法Info
- Publication number
- JPH05235196A JPH05235196A JP7261292A JP7261292A JPH05235196A JP H05235196 A JPH05235196 A JP H05235196A JP 7261292 A JP7261292 A JP 7261292A JP 7261292 A JP7261292 A JP 7261292A JP H05235196 A JPH05235196 A JP H05235196A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring board
- fired
- manufacturing
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 焼成配線基板を損傷することなく、所定の形
状及び厚みの微小突起を容易に、かつ安価に形成する。 【構成】 基板１の所定の位置に孔部４を形成し、孔部
４内に焼成収縮率が基板１より小さいペースト５を充填
した後、焼成して、基板１の表面に微小突起７を形成す
る。
状及び厚みの微小突起を容易に、かつ安価に形成する。 【構成】 基板１の所定の位置に孔部４を形成し、孔部
４内に焼成収縮率が基板１より小さいペースト５を充填
した後、焼成して、基板１の表面に微小突起７を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、セラミックなどで形成
され、フリップチップＩＣなどを実装するための微小突
起を有する焼成配線基板の製造方法に関する。
され、フリップチップＩＣなどを実装するための微小突
起を有する焼成配線基板の製造方法に関する。
【０００２】
【従来の技術】例えばフリップチップＩＣなどを配線基
板上に実装するとき、ＩＣの電極と基板上の配線パター
ンとを接続するために、配線パターン上に微小突起を設
けている。この微小突起を形成する従来の方法として
は、スクリーン印刷による印刷法、メッキ法、エッチン
グ法などがあった。
板上に実装するとき、ＩＣの電極と基板上の配線パター
ンとを接続するために、配線パターン上に微小突起を設
けている。この微小突起を形成する従来の方法として
は、スクリーン印刷による印刷法、メッキ法、エッチン
グ法などがあった。
【０００３】
【発明が解決しようとする課題】しかしながら、スクリ
ーン印刷法では、突起の形状や厚みをμｍの単位で制御
することは困難である。また、メッキ法及びエッチング
法は、突起の形状や厚みをμｍの単位で制御することは
容易であるが、必要な位置にのみ突起の形成するために
は、レジスト塗布、露光現像、レジスト剥離などの複雑
な工程をとらなければならない。また、この工程中にお
いて基板を酸やアルカリなどの溶液中に浸漬しなければ
ならず、基板が損傷する恐れがある。しかも数１０μｍ
という比較的高い突起を形成するためには時間がかかる
などの問題があった。そして、突起形成は基板の焼成な
どの工程とは別工程で行なわなければならず、コスト高
になるという問題もあった。
ーン印刷法では、突起の形状や厚みをμｍの単位で制御
することは困難である。また、メッキ法及びエッチング
法は、突起の形状や厚みをμｍの単位で制御することは
容易であるが、必要な位置にのみ突起の形成するために
は、レジスト塗布、露光現像、レジスト剥離などの複雑
な工程をとらなければならない。また、この工程中にお
いて基板を酸やアルカリなどの溶液中に浸漬しなければ
ならず、基板が損傷する恐れがある。しかも数１０μｍ
という比較的高い突起を形成するためには時間がかかる
などの問題があった。そして、突起形成は基板の焼成な
どの工程とは別工程で行なわなければならず、コスト高
になるという問題もあった。
【０００４】本発明はこのような状況に鑑みてなされた
もので、基板を損傷することなく、所定の形状及び厚み
の微小突起を容易に、かつ安価に形成することのできる
焼成配線基板の製造方法を提供することを目的とする。
もので、基板を損傷することなく、所定の形状及び厚み
の微小突起を容易に、かつ安価に形成することのできる
焼成配線基板の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１に記載の焼成配
線基板の製造方法は、表面に微小突起７が形成された焼
成配線基板１の製造方法において、基板１の所定の位置
に小径の孔部４を形成する第１の工程と、孔部４内に焼
成収縮率が基板１より小さい材料５を充填する第２の工
程と、孔部４内に材料５が充填された基板１を焼成し、
基板１の表面に微小突起７を形成する第３の工程とから
なることを特徴とする。
線基板の製造方法は、表面に微小突起７が形成された焼
成配線基板１の製造方法において、基板１の所定の位置
に小径の孔部４を形成する第１の工程と、孔部４内に焼
成収縮率が基板１より小さい材料５を充填する第２の工
程と、孔部４内に材料５が充填された基板１を焼成し、
基板１の表面に微小突起７を形成する第３の工程とから
なることを特徴とする。
【０００６】請求項２に記載の焼成配線基板の製造方法
は、材料５は導電性を有することを特徴とする。
は、材料５は導電性を有することを特徴とする。
【０００７】請求項３に記載の焼成配線基板の製造方法
は、材料５は絶縁性を有することを特徴とする。
は、材料５は絶縁性を有することを特徴とする。
【０００８】
【作用】請求項１に記載の焼成配線基板の製造方法にお
いては、基板１に孔部４を形成する工程と、孔部４に材
料５を充填する工程と、基板１を焼成する工程とで微小
突起７を形成することができる。すなわち、通常の基板
１の製造上の工程に材料充填の工程を付加するだけでよ
いので、コストを低減することができる。また突起７の
形状と厚みは、基板１と充填する材料５との焼成収縮率
の差によって決定されるため、μｍ単位の制御が可能と
なる。しかも、酸、アルカリ溶液中に浸漬する工程がな
いので、基板１の材料の選択の自由度が増す。
いては、基板１に孔部４を形成する工程と、孔部４に材
料５を充填する工程と、基板１を焼成する工程とで微小
突起７を形成することができる。すなわち、通常の基板
１の製造上の工程に材料充填の工程を付加するだけでよ
いので、コストを低減することができる。また突起７の
形状と厚みは、基板１と充填する材料５との焼成収縮率
の差によって決定されるため、μｍ単位の制御が可能と
なる。しかも、酸、アルカリ溶液中に浸漬する工程がな
いので、基板１の材料の選択の自由度が増す。
【０００９】請求項２に記載の焼成配線基板の製造方法
においては、孔部４に充填する材料５が導電性を有する
ので、フリップチップＩＣ実装時などのバンプとして使
用できる。
においては、孔部４に充填する材料５が導電性を有する
ので、フリップチップＩＣ実装時などのバンプとして使
用できる。
【００１０】請求項３に記載の焼成配線基板の製造方法
においては、孔部４に充填する材料５が絶縁性を有する
ので、フリップチップＩＣ実装時にＩＣ１１と基板１と
の間の距離を一定に保つ突起２１として使用できる。ま
たは実装部品３２の位置決め用ボス３１としても使用で
きる。
においては、孔部４に充填する材料５が絶縁性を有する
ので、フリップチップＩＣ実装時にＩＣ１１と基板１と
の間の距離を一定に保つ突起２１として使用できる。ま
たは実装部品３２の位置決め用ボス３１としても使用で
きる。
【００１１】
【実施例】以下、本発明の焼成配線基板の製造方法の一
実施例を図面を参照して説明する。図１に本発明の一実
施例による製造工程を示す。基板１はアルミナ９０％、
ガラス１０％などからなるセラミック焼成基板であり、
片面にバックフィルム２が接着されている。セラミック
焼成基板１の焼成前の生基板は、グリーンシートと呼ば
れている。図１（ａ）に示す第１の工程において、グリ
ーンシート１の所定の位置にパンチ３により直径が約
０.１mmの小径の孔部４を形成する。孔部４は貫通孔で
あっても、めくら孔であってもよいが、図では貫通孔の
場合を示す。
実施例を図面を参照して説明する。図１に本発明の一実
施例による製造工程を示す。基板１はアルミナ９０％、
ガラス１０％などからなるセラミック焼成基板であり、
片面にバックフィルム２が接着されている。セラミック
焼成基板１の焼成前の生基板は、グリーンシートと呼ば
れている。図１（ａ）に示す第１の工程において、グリ
ーンシート１の所定の位置にパンチ３により直径が約
０.１mmの小径の孔部４を形成する。孔部４は貫通孔で
あっても、めくら孔であってもよいが、図では貫通孔の
場合を示す。
【００１２】次に図１（ｂ）に示す第２の工程で、孔部
４にバックフィルム２側から充填材料としての導電性ペ
ースト５をスキージ６を用いて充填する。ペースト５は
例えば銀、銅、パナジウムなどの金属粉末をペースト状
にしたものであり、その焼成収縮率はグリーンシート１
のそれよりも小さい。次に図１（ｃ）に示す第３の工程
で、グリーンシート１からバックフィルム２を剥離し、
多数枚のグリーンシート１を積層加圧してラミネートす
る。この状態でグリーンシート１を焼成すると、ペース
ト５とグリーンシート１との焼成収縮率の差により、図
１（ｄ）に示すようにペースト５は焼成基板１の表面か
ら突出し、縮小突起７が形成される。
４にバックフィルム２側から充填材料としての導電性ペ
ースト５をスキージ６を用いて充填する。ペースト５は
例えば銀、銅、パナジウムなどの金属粉末をペースト状
にしたものであり、その焼成収縮率はグリーンシート１
のそれよりも小さい。次に図１（ｃ）に示す第３の工程
で、グリーンシート１からバックフィルム２を剥離し、
多数枚のグリーンシート１を積層加圧してラミネートす
る。この状態でグリーンシート１を焼成すると、ペース
ト５とグリーンシート１との焼成収縮率の差により、図
１（ｄ）に示すようにペースト５は焼成基板１の表面か
ら突出し、縮小突起７が形成される。
【００１３】微小突起７の突起高さＴは下記の式（１）
により算出される。 Ｔ＝Ｈ・（（１−αｍ）3 −（１−αｂ）3 ／（１−αｂ）2） ………（１） ここでＨはグリーンシート１の厚み、αｂはグリーンシ
ート１の焼成収縮率、αｍはペースト５の焼成収縮率で
ある。
により算出される。 Ｔ＝Ｈ・（（１−αｍ）3 −（１−αｂ）3 ／（１−αｂ）2） ………（１） ここでＨはグリーンシート１の厚み、αｂはグリーンシ
ート１の焼成収縮率、αｍはペースト５の焼成収縮率で
ある。
【００１４】従ってＨ＝０.２mm、αｂ＝２０％、αｍ
＝１０％とすると、 Ｔ＝０.０６８mm となり、６８μｍの高さの微小突起７が形成できること
となる。
＝１０％とすると、 Ｔ＝０.０６８mm となり、６８μｍの高さの微小突起７が形成できること
となる。
【００１５】図２に、突起７を介してフリップチップＩ
Ｃ１１及びチップ抵抗１２を実装した状態を示す。図２
において、符号１３、１４はそれぞれ基板１上に形成さ
れた配線パターン及び印刷抵抗である。
Ｃ１１及びチップ抵抗１２を実装した状態を示す。図２
において、符号１３、１４はそれぞれ基板１上に形成さ
れた配線パターン及び印刷抵抗である。
【００１６】本実施例によれば、グリーンシート多層基
板においては層間接続のために通常小孔を形成するの
で、この小孔形成の工程において同時に孔部４を形成す
ることができる。従って、孔部４にペースト５を充填す
る工程を設けるだけで微小突起７を形成することがで
き、コストを低減することができる。また突起７の形状
と厚みは、グリーンシート１とペースト５との焼成収縮
率の差によって決定されるため、材料選定と孔部４の形
状によってμｍ単位の制御が可能となる。さらに突起７
を形成するために酸やアルカリの溶液中に浸漬すること
がないため、グリーンシート１の材料の選択が自由とな
る。
板においては層間接続のために通常小孔を形成するの
で、この小孔形成の工程において同時に孔部４を形成す
ることができる。従って、孔部４にペースト５を充填す
る工程を設けるだけで微小突起７を形成することがで
き、コストを低減することができる。また突起７の形状
と厚みは、グリーンシート１とペースト５との焼成収縮
率の差によって決定されるため、材料選定と孔部４の形
状によってμｍ単位の制御が可能となる。さらに突起７
を形成するために酸やアルカリの溶液中に浸漬すること
がないため、グリーンシート１の材料の選択が自由とな
る。
【００１７】上記実施例では、孔部４に充填する材料が
導電性ペースト５である場合について説明したが、この
材料はエポキシ樹脂、ポリイミド、ペースト状ガラスな
どの絶縁性を有する材料であってもよい。このような絶
縁性材料で突起を形成した場合は、例えば図３に示すよ
うに、基板１上に半田バンプ２１を介して実装されたフ
リップチップＩＣ１１と基板１との間の距離を一定に保
つための突起２２として使用することができる。そして
突起２２によりこの距離が小さくなることを防ぎ、実装
の信頼性を向上することができる。
導電性ペースト５である場合について説明したが、この
材料はエポキシ樹脂、ポリイミド、ペースト状ガラスな
どの絶縁性を有する材料であってもよい。このような絶
縁性材料で突起を形成した場合は、例えば図３に示すよ
うに、基板１上に半田バンプ２１を介して実装されたフ
リップチップＩＣ１１と基板１との間の距離を一定に保
つための突起２２として使用することができる。そして
突起２２によりこの距離が小さくなることを防ぎ、実装
の信頼性を向上することができる。
【００１８】また絶縁性材料で突起を形成した場合、図
４に示すように突起３１を基板１上に実装されたコネク
タなどの電子部品３２の位置決め用ボスとして使用する
ことができる。この場合、突起３１は基板１と一体に形
成されているため、高い位置決め精度を得ることができ
る。
４に示すように突起３１を基板１上に実装されたコネク
タなどの電子部品３２の位置決め用ボスとして使用する
ことができる。この場合、突起３１は基板１と一体に形
成されているため、高い位置決め精度を得ることができ
る。
【００１９】
【発明の効果】以上説明したように請求項１に記載の焼
成配線基板の製造方法によれば、基板の所定の位置に孔
部を形成し、孔部内に焼成収縮率が基板より小さい材料
を充填して焼成し、微小突起を形成するようにしたの
で、基板を損傷することなく、所定の形状及び厚みの微
小突起を容易に、かつ安価に形成することができる。
成配線基板の製造方法によれば、基板の所定の位置に孔
部を形成し、孔部内に焼成収縮率が基板より小さい材料
を充填して焼成し、微小突起を形成するようにしたの
で、基板を損傷することなく、所定の形状及び厚みの微
小突起を容易に、かつ安価に形成することができる。
【００２０】また請求項２に記載の焼成配線基板の製造
方法によれば、孔部に充填する材料を導電性を有する材
料としたので、微小突起をフリップチップＩＣなどの電
子部品の実装時の半田バンプとして使用することができ
る。
方法によれば、孔部に充填する材料を導電性を有する材
料としたので、微小突起をフリップチップＩＣなどの電
子部品の実装時の半田バンプとして使用することができ
る。
【００２１】また請求項３に記載の焼成配線基板の製造
方法によれば、孔部に充填する材料を絶縁性を有する材
料としたので、微小突起を電子部品実装時の位置決めに
使用することができる。
方法によれば、孔部に充填する材料を絶縁性を有する材
料としたので、微小突起を電子部品実装時の位置決めに
使用することができる。
【図１】本発明の焼成配線基板の製造方法の一実施例を
示す工程図である。
示す工程図である。
【図２】本実施例により形成された導電性突起を使用し
た電子部品の実装例を示す説明図である。
た電子部品の実装例を示す説明図である。
【図３】本実施例により形成された絶縁性突起を使用し
た電子部品の実装例を示す説明図である。
た電子部品の実装例を示す説明図である。
【図４】図３の他の実装例を示す説明図である。
１ グリーンシート（基板） ４ 孔部 ５ ペースト（充填材料） ７ 微小突起
Claims (3)
- 【請求項１】 表面に微小突起が形成された焼成配線基
板の製造方法において、 前記基板の所定の位置に小径の孔部を形成する第１の工
程と、 前記孔部内に焼成収縮率が前記基板より小さい材料を充
填する第２の工程と、 前記孔部内に前記材料が充填された前記基板を焼成し、
前記基板表面に微小突起を形成する第３の工程とからな
ることを特徴とする焼成配線基板の製造方法。 - 【請求項２】 材料は導電性を有することを特徴とする
請求項１記載の焼成配線基板の製造方法。 - 【請求項３】 材料は絶縁性を有することを特徴とする
請求項１記載の焼成配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7261292A JPH05235196A (ja) | 1992-02-21 | 1992-02-21 | 焼成配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7261292A JPH05235196A (ja) | 1992-02-21 | 1992-02-21 | 焼成配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235196A true JPH05235196A (ja) | 1993-09-10 |
Family
ID=13494393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7261292A Withdrawn JPH05235196A (ja) | 1992-02-21 | 1992-02-21 | 焼成配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235196A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH118335A (ja) * | 1997-02-17 | 1999-01-12 | Anam Ind Co Inc | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 |
| KR100573999B1 (ko) * | 2001-03-23 | 2006-04-25 | 가부시끼가이샤 후지꾸라 | 다층 배선판, 다층 배선판용 기재 및 그 제조 방법 |
-
1992
- 1992-02-21 JP JP7261292A patent/JPH05235196A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH118335A (ja) * | 1997-02-17 | 1999-01-12 | Anam Ind Co Inc | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 |
| KR100573999B1 (ko) * | 2001-03-23 | 2006-04-25 | 가부시끼가이샤 후지꾸라 | 다층 배선판, 다층 배선판용 기재 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62216259A (ja) | 混成集積回路の製造方法および構造 | |
| US20060003481A1 (en) | Method for fabricating semiconductor components using conductive layer and grooves | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP2002204067A (ja) | 回路基板モジュールの製造方法 | |
| JP2005064446A (ja) | 積層用モジュールの製造方法 | |
| JP2004140285A (ja) | 基板内蔵用チップ形抵抗器 | |
| JPH10125819A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| JPH05235196A (ja) | 焼成配線基板の製造方法 | |
| JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
| JPH0143473B2 (ja) | ||
| KR100783462B1 (ko) | 전자 소자 내장형 인쇄회로기판 및 그 제조방법 | |
| JP2001160661A (ja) | ファインピッチ両面フィルム基板の製造方法と表示装置 | |
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP2000323806A (ja) | バンプ付セラミック回路基板及びその製造方法 | |
| JP3214960B2 (ja) | 配線基板 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JPH08116150A (ja) | 電極配線および抵抗素子の形成方法 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| JPH069293B2 (ja) | 印刷配線板の製法 | |
| JPH11145605A (ja) | プリント配線板 | |
| JPH06152104A (ja) | セラミック回路基板の製造方法 | |
| JPH11298142A (ja) | 多層セラミック基板の実装構造と実装方法 | |
| JP2665293B2 (ja) | 配線回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |