JPH05235277A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05235277A JPH05235277A JP4070255A JP7025592A JPH05235277A JP H05235277 A JPH05235277 A JP H05235277A JP 4070255 A JP4070255 A JP 4070255A JP 7025592 A JP7025592 A JP 7025592A JP H05235277 A JPH05235277 A JP H05235277A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- integrated circuit
- semiconductor integrated
- circuit device
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路装置における抵抗素子の温度
特性による抵抗値変化を小さくする。 【構成】 比抵抗の温度特性がα，βおよびγの値を有
するポリシリ１，２および３が縦積みに並列接続されて
いる。端部に層間接続孔５が形成されており、この部分
によって各ポリシリ抵抗素子の接続が行われ、アルミ４
により引き出されている。これにより温度特性を相殺し
ている。
特性による抵抗値変化を小さくする。 【構成】 比抵抗の温度特性がα，βおよびγの値を有
するポリシリ１，２および３が縦積みに並列接続されて
いる。端部に層間接続孔５が形成されており、この部分
によって各ポリシリ抵抗素子の接続が行われ、アルミ４
により引き出されている。これにより温度特性を相殺し
ている。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置の抵
抗素子、さらに詳しくいえば、抵抗素子の温度特性を考
慮した半導体集積回路装置に関する。
抗素子、さらに詳しくいえば、抵抗素子の温度特性を考
慮した半導体集積回路装置に関する。
【０００２】
【従来の技術】従来、半導体集積回路装置の抵抗素子と
しては、構造的に最も簡単なポリシリ抵抗が各種回路に
用いられている。図７はこの従来のポリシリ抵抗素子の
構造を示す平面図である。図８はその横断面図である。
ポリシリ抵抗素子２１が構成された上に層間膜２６が形
成されており、ポリシリ抵抗素子２１の両端付近に層間
接続孔２５が設けられ、その部分にアルミ２４が設けら
れ外部に引き出されている。図９にこの抵抗の等価回路
図を示す。
しては、構造的に最も簡単なポリシリ抵抗が各種回路に
用いられている。図７はこの従来のポリシリ抵抗素子の
構造を示す平面図である。図８はその横断面図である。
ポリシリ抵抗素子２１が構成された上に層間膜２６が形
成されており、ポリシリ抵抗素子２１の両端付近に層間
接続孔２５が設けられ、その部分にアルミ２４が設けら
れ外部に引き出されている。図９にこの抵抗の等価回路
図を示す。
【０００３】上記ポリシリ抵抗素子の絶対精度はプロセ
ス要因や温度特性等により決定される。例えば、温度が
ｔ0 →ｔ1 に変化すると、抵抗値もＲ→Ｒ’＝Ｒ（１＋
αΔｔ）となりＲ≠Ｒ’となる。そのため、ポリシリ抵
抗素子を含む各種回路、例えば出力回路の出力レベルは
上述の各種要因により変化し、そのレベル変化を考慮し
たノイズマージンを必要としていた。
ス要因や温度特性等により決定される。例えば、温度が
ｔ0 →ｔ1 に変化すると、抵抗値もＲ→Ｒ’＝Ｒ（１＋
αΔｔ）となりＲ≠Ｒ’となる。そのため、ポリシリ抵
抗素子を含む各種回路、例えば出力回路の出力レベルは
上述の各種要因により変化し、そのレベル変化を考慮し
たノイズマージンを必要としていた。
【０００４】
【発明が解決しようとする課題】従来の半導体集積回路
装置の抵抗素子、特にポリシリ抵抗は１種類の抵抗用の
ポリシリ層だけで構成されているので、ポリシリ層が持
つ抵抗の温度特性により温度変化分だけ抵抗値が変化し
回路の出力レベルが変化する等の影響を及ぼすという欠
点があった。本発明の目的は上記欠点を解決するもの
で、温度変化による抵抗値の変化を小さくすることによ
りその出力等が温度変化に影響を受けることない半導体
集積回路装置を提供することにある。
装置の抵抗素子、特にポリシリ抵抗は１種類の抵抗用の
ポリシリ層だけで構成されているので、ポリシリ層が持
つ抵抗の温度特性により温度変化分だけ抵抗値が変化し
回路の出力レベルが変化する等の影響を及ぼすという欠
点があった。本発明の目的は上記欠点を解決するもの
で、温度変化による抵抗値の変化を小さくすることによ
りその出力等が温度変化に影響を受けることない半導体
集積回路装置を提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に本発明による半導体集積回路装置は抵抗の温度特性が
正および負の値を有する複数種類のポリシリ層を抵抗素
子とし、前記複数種類のポリシリ抵抗素子をポリシリ層
間接続孔を介して接続して構成してある。前記複数のポ
リシリ抵抗素子は積み重ねて構成し、それぞれの端部を
接続して並列接続構成にすることができる。また、前記
複数のポリシリ抵抗素子は積み重ね方向に、直列接続構
成にすることもできる。
に本発明による半導体集積回路装置は抵抗の温度特性が
正および負の値を有する複数種類のポリシリ層を抵抗素
子とし、前記複数種類のポリシリ抵抗素子をポリシリ層
間接続孔を介して接続して構成してある。前記複数のポ
リシリ抵抗素子は積み重ねて構成し、それぞれの端部を
接続して並列接続構成にすることができる。また、前記
複数のポリシリ抵抗素子は積み重ね方向に、直列接続構
成にすることもできる。
【０００６】
【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図１は本発明による半導体集積回路装置の第
１の実施例を示す平面図、図２はその断面図である。図
において、温度係数がぞれぞれα，βおよびγの値を有
するポリシリ１，２および３が縦積みに並列接続されて
おり、アルミ４で引き出されている。各ポリシリ１，２
および３の端部の間は層間接続孔５によって接続されて
いる。これにより得られる抵抗値Ｒは基準温度ｔ0 のと
き Ｒ＝（Ｒ1 Ｒ2 Ｒ 3）／（Ｒ1 Ｒ2 ＋Ｒ2 Ｒ 3＋Ｒ 3Ｒ
1 ）となる。
説明する。図１は本発明による半導体集積回路装置の第
１の実施例を示す平面図、図２はその断面図である。図
において、温度係数がぞれぞれα，βおよびγの値を有
するポリシリ１，２および３が縦積みに並列接続されて
おり、アルミ４で引き出されている。各ポリシリ１，２
および３の端部の間は層間接続孔５によって接続されて
いる。これにより得られる抵抗値Ｒは基準温度ｔ0 のと
き Ｒ＝（Ｒ1 Ｒ2 Ｒ 3）／（Ｒ1 Ｒ2 ＋Ｒ2 Ｒ 3＋Ｒ 3Ｒ
1 ）となる。
【０００７】つぎに温度がｔ0 よりｔ1 に変化したとき
のＲ’は Ｒ’＝（Ｒ1 ’Ｒ2 ’Ｒ 3’）／（Ｒ1 ’Ｒ2 ’＋
Ｒ2 ’Ｒ 3’＋Ｒ 3’Ｒ1 ’）となる。このとき、
Ｒ1 ’＝Ｒ1 （１＋αΔｔ），Ｒ2 ’＝Ｒ2 （１＋βΔ
ｔ），Ｒ3 ’＝Ｒ3 （１＋γΔｔ）である。したがっ
て、このＲ，Ｒ’がＲ＝Ｒ’の関係になるような温度係
数値α，βおよびγを持つポリシリの組み合わせにより
温度特性を相殺することができる抵抗素子が形成され
る。
のＲ’は Ｒ’＝（Ｒ1 ’Ｒ2 ’Ｒ 3’）／（Ｒ1 ’Ｒ2 ’＋
Ｒ2 ’Ｒ 3’＋Ｒ 3’Ｒ1 ’）となる。このとき、
Ｒ1 ’＝Ｒ1 （１＋αΔｔ），Ｒ2 ’＝Ｒ2 （１＋βΔ
ｔ），Ｒ3 ’＝Ｒ3 （１＋γΔｔ）である。したがっ
て、このＲ，Ｒ’がＲ＝Ｒ’の関係になるような温度係
数値α，βおよびγを持つポリシリの組み合わせにより
温度特性を相殺することができる抵抗素子が形成され
る。
【０００８】例えば図１および図２において、それぞれ
α＝１０００ppm ／deg ，β＝３００ppm ／deg ，γ＝
２５０ppm ／deg の温度係数値のとき、各ポリシリ層の
抵抗値を図２よりＬ1 ＝Ｌ2 ＝Ｌ 3＝５μm ，Ｗ1 ＝
１．０μm ，Ｗ2 ＝１．３４μm ，Ｗ3 ＝１．２５μm
，ρs1＝１０００Ω／□，ρs2＝８００Ω／□，ρs3
＝５００Ω／□としてＲ＝ρs Ｌ／ＷよりＲ1 ＝５Ｋ
Ω，Ｒ2 ＝３ＫΩ，Ｒ3 ＝２ＫΩとすると、基準温度が
例えば２０°Ｃのとき Ｒ＝（Ｒ1 Ｒ2 Ｒ 3）／（Ｒ1 Ｒ2 ＋Ｒ2 Ｒ 3＋Ｒ 3Ｒ
1 ）≒０．９６７ＫΩとなる。
α＝１０００ppm ／deg ，β＝３００ppm ／deg ，γ＝
２５０ppm ／deg の温度係数値のとき、各ポリシリ層の
抵抗値を図２よりＬ1 ＝Ｌ2 ＝Ｌ 3＝５μm ，Ｗ1 ＝
１．０μm ，Ｗ2 ＝１．３４μm ，Ｗ3 ＝１．２５μm
，ρs1＝１０００Ω／□，ρs2＝８００Ω／□，ρs3
＝５００Ω／□としてＲ＝ρs Ｌ／ＷよりＲ1 ＝５Ｋ
Ω，Ｒ2 ＝３ＫΩ，Ｒ3 ＝２ＫΩとすると、基準温度が
例えば２０°Ｃのとき Ｒ＝（Ｒ1 Ｒ2 Ｒ 3）／（Ｒ1 Ｒ2 ＋Ｒ2 Ｒ 3＋Ｒ 3Ｒ
1 ）≒０．９６７ＫΩとなる。
【０００９】つぎに温度が２０°Ｃ→１２０°Ｃに変化
したときの抵抗値Ｒ’はつぎのようになる。Ｒ1 ’＝
４．５ＫΩ，Ｒ2 ’＝３．０９ＫΩ，Ｒ 3’＝２．０５
ＫΩ，Ｒ’＝（Ｒ1 ’Ｒ2 ’Ｒ 3’）／（Ｒ1 ’Ｒ2 ’
＋Ｒ2 ’Ｒ 3’＋Ｒ 3’Ｒ1 ’）≒０．９６７ＫΩとな
る。従来の１種類のポリシリ層で同じ並列抵抗を構成す
ると、１２０°Ｃのときの抵抗値はＲ”はＲ1 ”＝４．
５ＫΩ，Ｒ2 ”＝２．７ＫΩ，Ｒ 3”＝１．８ＫΩＲ”
＝（Ｒ1 ”Ｒ2 ”Ｒ 3”）／（Ｒ1 ”Ｒ2 ”＋Ｒ2 ”Ｒ
3”＋Ｒ 3”Ｒ1 ”）＝０．８７１ＫΩとなる。このよ
うに本発明の抵抗素子を用いると、温度による抵抗値変
化を相殺できる。図３に図１の等価回路図を示す。
したときの抵抗値Ｒ’はつぎのようになる。Ｒ1 ’＝
４．５ＫΩ，Ｒ2 ’＝３．０９ＫΩ，Ｒ 3’＝２．０５
ＫΩ，Ｒ’＝（Ｒ1 ’Ｒ2 ’Ｒ 3’）／（Ｒ1 ’Ｒ2 ’
＋Ｒ2 ’Ｒ 3’＋Ｒ 3’Ｒ1 ’）≒０．９６７ＫΩとな
る。従来の１種類のポリシリ層で同じ並列抵抗を構成す
ると、１２０°Ｃのときの抵抗値はＲ”はＲ1 ”＝４．
５ＫΩ，Ｒ2 ”＝２．７ＫΩ，Ｒ 3”＝１．８ＫΩＲ”
＝（Ｒ1 ”Ｒ2 ”Ｒ 3”）／（Ｒ1 ”Ｒ2 ”＋Ｒ2 ”Ｒ
3”＋Ｒ 3”Ｒ1 ”）＝０．８７１ＫΩとなる。このよ
うに本発明の抵抗素子を用いると、温度による抵抗値変
化を相殺できる。図３に図１の等価回路図を示す。
【００１０】図４は本発明による半導体集積回路装置の
第２の実施例を示す平面図である。図５はその断面図，
図６はその等価回路図である。図１と同様に温度係数が
それぞれα，βおよびγの値を有するポリシリ１１，１
２および１３が縦積みに並列接続されており、アルミ１
４で引き出されている。これにより得られるｔ0 時の抵
抗値Ｒとｔ1 時の抵抗値Ｒ’の関係がＲ＝Ｒ’になるよ
うな温度係数を持つポリシリ層により構成してある。
第２の実施例を示す平面図である。図５はその断面図，
図６はその等価回路図である。図１と同様に温度係数が
それぞれα，βおよびγの値を有するポリシリ１１，１
２および１３が縦積みに並列接続されており、アルミ１
４で引き出されている。これにより得られるｔ0 時の抵
抗値Ｒとｔ1 時の抵抗値Ｒ’の関係がＲ＝Ｒ’になるよ
うな温度係数を持つポリシリ層により構成してある。
【００１１】
【発明の効果】以上、説明したように本発明は温度特性
の異なる複数のポリシリ層をポリシリ間接続孔を介して
接続するように構成してあるので、温度特性が相殺さ
れ、温度特性による抵抗値の変化を小さくできるという
効果がある。また、ポリシリ多段積みの抵抗体に組み合
わせると従来のポリシリ抵抗素子と比較し小さい面積で
同等の抵抗値を得ることができ、チップサイズを小さく
できるという効果がある。
の異なる複数のポリシリ層をポリシリ間接続孔を介して
接続するように構成してあるので、温度特性が相殺さ
れ、温度特性による抵抗値の変化を小さくできるという
効果がある。また、ポリシリ多段積みの抵抗体に組み合
わせると従来のポリシリ抵抗素子と比較し小さい面積で
同等の抵抗値を得ることができ、チップサイズを小さく
できるという効果がある。
【図１】本発明による半導体集積回路装置の第１の実施
例を示す平面図である。
例を示す平面図である。
【図２】本発明による半導体集積回路装置の第１の実施
例を示す断面図である。
例を示す断面図である。
【図３】図１の半導体集積回路装置の等価回路図であ
る。
る。
【図４】本発明による半導体集積回路装置の第２の実施
例を示す平面図である。
例を示す平面図である。
【図５】本発明による半導体集積回路装置の第２の実施
例を示す断面図である。
例を示す断面図である。
【図６】図４の半導体集積回路装置の等価回路図であ
る。
る。
【図７】従来のポリシリ抵抗の平面図である。
【図８】従来のポリシリ抵抗の断面図である。
【図９】図７のポリシリ抵抗の等価回路図である。
１，２，３，１２，１３，１４，２１…ポリシリ層 ４，１４，２４…アルミ ５，１５，２５…層間接続孔 ６，１６，２６…層間膜 ７，８，９，１７，１８，１９，２７…抵抗素子
Claims (3)
- 【請求項１】 抵抗の温度特性が正および負の値を有す
る複数種類のポリシリ層を抵抗素子とし、前記複数種類
のポリシリ抵抗素子をポリシリ層間接続孔を介して接続
して構成したことを特徴とする半導体集積回路装置。 - 【請求項２】 前記複数のポリシリ抵抗素子は積み重ね
て構成し、それぞれの端部を接続して並列接続構成にし
たことを特徴とする請求項１記載の半導体集積回路装
置。 - 【請求項３】 前記複数のポリシリ抵抗素子は積み重ね
方向に、直列接続構成にしたことを特徴とする請求項１
記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070255A JPH05235277A (ja) | 1992-02-19 | 1992-02-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070255A JPH05235277A (ja) | 1992-02-19 | 1992-02-19 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235277A true JPH05235277A (ja) | 1993-09-10 |
Family
ID=13426268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4070255A Pending JPH05235277A (ja) | 1992-02-19 | 1992-02-19 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235277A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195479A (ja) * | 1995-01-18 | 1996-07-30 | Rohm Co Ltd | 半導体装置及びその製造方法 |
| JP2002124629A (ja) * | 2000-10-13 | 2002-04-26 | Seiko Instruments Inc | 半導体装置 |
| JP2023169983A (ja) * | 2022-05-18 | 2023-12-01 | 富士電機株式会社 | 半導体装置 |
-
1992
- 1992-02-19 JP JP4070255A patent/JPH05235277A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195479A (ja) * | 1995-01-18 | 1996-07-30 | Rohm Co Ltd | 半導体装置及びその製造方法 |
| JP2002124629A (ja) * | 2000-10-13 | 2002-04-26 | Seiko Instruments Inc | 半導体装置 |
| JP2023169983A (ja) * | 2022-05-18 | 2023-12-01 | 富士電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3801949A (en) | Thermal detector and method of making the same | |
| US4484212A (en) | Semiconductor device | |
| JPS5811750B2 (ja) | 高耐圧抵抗素子 | |
| JPH05235277A (ja) | 半導体集積回路装置 | |
| JP3246541B2 (ja) | 半導体装置 | |
| CN100521205C (zh) | 集成电路器件 | |
| JP2004111469A (ja) | 半導体装置 | |
| JP3113202B2 (ja) | 半導体装置 | |
| JPH0831582B2 (ja) | フオトセンサと信号処理回路を備えた半導体装置 | |
| JPH065788A (ja) | 半導体装置 | |
| EP0698923A1 (en) | Semiconductor integrated circuit | |
| JP2872006B2 (ja) | 半導体装置 | |
| JPH061795B2 (ja) | 多層配線構造体 | |
| JPS60137051A (ja) | 半導体装置 | |
| JP2797371B2 (ja) | マスタスライス方式の半導体集積回路装置及びその製造方法 | |
| JPH0226789B2 (ja) | ||
| JPH05175428A (ja) | 集積回路装置 | |
| JP2606380B2 (ja) | 半導体集積回路 | |
| JPH03101160A (ja) | 半導体集積回路における抵抗回路装置 | |
| JPS59220959A (ja) | 半導体集積回路 | |
| JPH04357863A (ja) | 半導体集積回路 | |
| JPH01151289A (ja) | 電子部品装置 | |
| JPH0387057A (ja) | 半導体集積回路 | |
| JPS63169058A (ja) | 薄膜集積回路 | |
| JPS6352470B2 (ja) |