JPH05235491A - 薄膜回路基板とその製造方法 - Google Patents

薄膜回路基板とその製造方法

Info

Publication number
JPH05235491A
JPH05235491A JP4031239A JP3123992A JPH05235491A JP H05235491 A JPH05235491 A JP H05235491A JP 4031239 A JP4031239 A JP 4031239A JP 3123992 A JP3123992 A JP 3123992A JP H05235491 A JPH05235491 A JP H05235491A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
insulating layer
thin film
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4031239A
Other languages
English (en)
Other versions
JP2615523B2 (ja
Inventor
Shuji Takeshita
修二 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4031239A priority Critical patent/JP2615523B2/ja
Priority to US08/019,565 priority patent/US5362550A/en
Publication of JPH05235491A publication Critical patent/JPH05235491A/ja
Priority to US08/264,308 priority patent/US5417800A/en
Application granted granted Critical
Publication of JP2615523B2 publication Critical patent/JP2615523B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 絶縁層に配設された導電層の周囲に低誘電率
絶縁体によって覆うように形成される薄膜回路基板とそ
の製造方法に関し、導電層と絶縁層との間に所定のサイ
ズのアンダーカット部の形成が確実に行われるようにす
ることを目的とする。 【構成】 導電層が配設される絶縁層をエッチングレイ
トの異なる第１の層と、第２の層とによって形成し、該
第２の層の上面に該第１の層が積層され、所定の厚みに
形成された該第１の層の上面に該導電層が積層される該
絶縁層をエッチング処理することで該導電層と、該絶縁
層との間に該導電層の周囲を低誘電率絶縁体によって覆
うことが可能なアンダーカット部の形成を行うように構
成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁層に配設された導
電層の周囲に低誘電率絶縁体によって覆うように形成さ
れる薄膜回路基板とその製造方法に関する。
【０００２】近年、大型コンピュータなどの電子装置の
高速化に伴い、これらの電子装置に使用される回路基板
に於ける導電層の信号伝播速度を高速にすることが行わ
れている。
【０００３】このような回路基板に於ける導電層の信号
伝播速度は、その導電層を保持する絶縁層の誘電率の影
響を受けるので、信号伝播速度の高速化を図るためには
絶縁層を誘電率の低い絶縁体によって形成されることが
望ましい。
【０００４】
【従来の技術】従来は図５の従来の説明図に示すように
構成されていた。図５の(a) は側面断面図,(b1) 〜(b5)
は製造工程図である。
【０００５】図５の(a) に示すように、薄膜回路基板9
は、グランドパターン12と13との間に形成された絶縁層
10,11 に信号を伝播する薄膜による導電層1 を配設する
ことで形成され、また、導電層1 の外周には低誘電率絶
縁体5 を設けることで導電層1 の誘電率を極力小さくす
ることが行われていた。
【０００６】また、このような薄膜回路基板9 を形成す
る場合は、図５の(b1)に示すように、先づ、グランドパ
ターン12に積層されたポリイミド材より成る絶縁層10の
上層10A に所定のパターンニングされた、例えば、厚み
数μm のアルミまたは銅などの良導電材より成る導電層
1 を形成し、絶縁層10をエッチング処理することで、図
５の(b2)に示すように、導電層1 と絶縁層10の上面10A
との間に幅H1、深さH2のアンダカット部6 の形成を行
う。
【０００７】次に、図５の(b3)に示すように、導電層1
の周囲にテフロンなどの低誘電率絶縁体5 のコーティン
グを行い、低誘電率絶縁体5 のコーティングが行われた
導電層1 を図５の(b4)に示すように、ポリイミド材の絶
縁層11によって覆うよう積層を行う。
【０００８】最後に、図５の(b5)に示すように、絶縁層
11の上面11A にグランドパターン13の形成を行うことで
薄膜回路基板9 の形成が行われていた。したがって、導
電層1 の周囲をほぼ低誘電率絶縁体5 によって覆うこと
で、導電層1 の誘電率を極力小さくすることが行われて
いた。
【０００９】
【発明が解決しようとする課題】しかし、このような絶
縁層10をエッチング処理することで導電層1 と絶縁層10
の上面10A との間に形成するアンダカット部6 は、実際
には、図５の(b2)に示す深さH2の方向はエッチング処理
の時間を長くすることで大きくすることが可能である
が、幅H1の方向は、限界があり、エッチング処理の時間
を長くしても大きくすることはできない。
【００１０】したがって、単にエッチング処理すること
では、幅H1の値が小さくなり、低誘電率絶縁体5 によっ
て導電層1 を覆う面積が少なくなり、実際には、導電層
1 の誘電率の低下が減少し、信号伝播速度の高速化が減
少する問題を有していた。
【００１１】そこで、本発明では、導電層と絶縁層との
間に所定のサイズのアンダーカット部の形成を確実に行
うようにすることを目的とする。
【００１２】
【課題を解決するための手段】図１は本第１の発明の原
理説明図であり、図２は本第２の発明の原理説明図であ
り、図１の(a)(b)に示すように、導電層1 が配設される
絶縁層2 をエッチングレイトの異なる第１の層3 と、第
２の層4 とによって形成し、該第２の層4 の上面4Aに該
第１の層3 が積層され、所定の厚みT に形成された該第
１の層3 の上面3Aに該導電層1 が積層される該絶縁層2
をエッチング処理することで該導電層1と、該絶縁層2
との間に該導電層1 の周囲を低誘電率絶縁体5 によって
覆うことが可能なアンダーカット部6 の形成を行うよう
に、また、前記第１の層3 がエッチングレイトの高いカ
プトン系ポリイミド材によって形成され、前記第２の層
4が該エッチングレイトの低い低熱膨張のポリイミド材
によって形成されるように、または、図２の(a)(b)に示
すように、導電層1 が上面7Aに配設される絶縁層7に耐
熱性有し、かつ、エッチング液に溶け難いバリヤ層8 を
形成し、該バリヤ層8 を該上面7Aから所定距離S となる
箇所に位置させ、該絶縁層7 をエッチング処理すること
で該導電層1 と、該絶縁層7 との間に該導電層1 の周囲
を低誘電率絶縁体5 によって覆うことが可能なアンダー
カット部6 の形成を行うように、また、前記バリヤ層8
が二酸化ケイ素SiO2によって形成されるように構成す
る。
【００１３】このように構成することによって前述の課
題は解決される。
【００１４】
【作用】即ち、第１の発明では、絶縁層2 をエッチング
レイトの高いカプトン系ポリイミド材より成る第１の層
3 と、エッチングレイトの低い低熱膨張のポリイミド材
より成る第２の層4 とによって形成し、エッチング処理
することで導電層1 を配設した第１層3 の上面3Aの溶解
が容易に行われ、導電層1 と第１層3 の上面3Aとの間に
所定のサイズのアンダカット部6 の形成が確実に行われ
るようにしたものであり、また、第２の発明では、絶縁
層7 の所定箇所には耐熱性有し、かつ、エッチング液に
溶け難い二酸化ケイ素SiO2より成るバリア層8 を形成
し、エッチング処理することで導電層1 を配設した絶縁
層7 の上面7Aの溶解がバリア層8 に達した時、その溶解
の進行が前述のH1方向に進行することになり、導電層1
と第１層3 の上面3Aとの間に所定のサイズのアンダカッ
ト部6 の形成が確実に行われるようにしたものである。
【００１５】いずれの場合でも、エッチング処理するこ
とで形成されるアンダカット部6 のH1方向の進行を大き
くすることができ、所定のサイズのアンダカット部6 の
形成が行え、低誘電率絶縁体5 によって覆われる面積の
拡大により、導電層1 に於ける信号伝播速度の高速化を
図ることができる。
【００１６】
【実施例】以下本発明を図３および図４を参考に詳細に
説明する。図３の(a) 〜(c) は本第１の発明による一実
施例の製造工程図, 図４の(a) 〜(c) は本第２の発明に
よる一実施例の製造工程図である。全図を通じて、同一
符号は同一対象物を示す。
【００１７】第１の発明の場合は、図３の(a) に示すよ
うに、導電層1 を配設する絶縁層2を、エッチングレイ
トの高いカプトン系ポリイミド材より成る所定の厚みT
の第１の層3 と、エッチングレイトの低い低熱膨張のポ
リイミド材よりなる第２の層4 とによって形成し、第１
の層3 の上面3Aに導電層1 が、第２の層4 の上面4Aに第
１の層3 がそれぞれ積層されるようにしたものである。
【００１８】そこで、絶縁層2 をエッチングを行うこと
で、図３の(b) に示すように、エッチング液による溶解
が第１の層3 の厚みT が除去される位置まで達した時
は、導電層1 と絶縁層2 との間には幅H1, 深さH2のサイ
ズとなるアンダカット部6 の形成が行われる。
【００１９】この場合のアンダカット部6 のサイズは幅
H1の方向の溶解速度が遅いため、深さH2に比較して小さ
くなる。しかし、更に、エッチングによる絶縁層2 の溶
解を進行させと、図３の(c) に示すように、溶解の進行
が第１の層3 の点線で示す厚みT を超える時は、第２の
層4 のエッチングレイトに比較して第１の層3 のエッチ
ングレイトが高いため、第１の層3 の溶解が進行するこ
とでアンダカット部6 のサイズに於いては、幅H1が増加
しH11 となる。
【００２０】したがって、アンダカット部6 の幅をH11
になることで、低誘電率絶縁層5 によって導電層1 を覆
う場合、導電層1 の周囲を広い範囲で覆うことができ、
導電層1 に於ける誘電率をより低くすることが行える。
【００２１】実際には、第１の層3 を形成するカブトン
系ポリイミド材としては下記示す化学構造式によって構
成されたものを用い。
【００２２】
【化１】 第２の層3 を形成する低熱膨張のポリイミド材としては
下記に示す化学構造式によって構成されたものを用い。
【００２３】
【化２】 エッチング液としてはヒドラジン・エチレンジアミン混
合液N2H4・C2H8N2を用いることで良好なアンダカット部
６の形成を行うことが確認できた。
【００２４】また、第２の発明の場合は、図４の(a) に
示すように、導電層1 を配設する絶縁層7 には約1 μm
の厚みのエッチング液に溶け難い部材より成るバリア層
8 を設け、絶縁層7 の上面7Aに導電層1 を配設し、ま
た、バリア層8 は上面7Aから所定距離S の箇所に位置す
るようにしたものである。
【００２５】そこで、絶縁層7 をエッチングを行うこと
で、図４の(b) に示すように、エッチング液により絶縁
層7 が溶解され、パリア層8 が露出位置まで達した時
は、導電層1 と絶縁層7 との間には幅H1, 深さS のサイ
ズとなるアンダカット部6 の形成が行われる。
【００２６】この場合のアンダカット部6 のサイズは幅
H1の方向の溶解速度が遅いため、深さS に比較して小さ
くなる。しかし、更に、エッチングによる絶縁層7 の溶
解を進行させると、図４の(c)に示すように、バリア層8
の上層側の絶縁層7 の溶解が進行することでアンダカ
ット部6 のサイズが幅H1が増加しH11 となり、大きくす
ることが行える。
【００２７】したがって、前述の場合と同様に、低誘電
率絶縁層5 によって導電層1 を覆う場合、導電層1 の周
囲を広い範囲で覆うことができ、導電層1 に於ける誘電
率をより低くすることが行える。
【００２８】また、この場合のバリア層8 の材質として
は、耐熱性有し、かつ、エッチング液に溶け難く、しか
も絶縁材であることが望ましいので、例えば、二酸化ケ
イ素SiO2によって形成すると良い。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
エックング処理することで絶縁層と導電層との間に所定
のサイズのアンダカット部の形成を行うことができ、導
電層をの周囲を低誘電率絶縁体によって覆う面積の拡大
させることができる。
【００３０】したがって、導電層に於ける誘電率を低く
することができ、信号伝播速度の高速化が図れ、実用的
効果は大である。
【図面の簡単な説明】
【図１】 本第１の発明の原理説明図
【図２】 本第２の発明の原理説明図
【図３】 本第１の発明による一実施例の製造工程図
【図４】 本第２の発明による一実施例の製造工程図
【図５】 従来の説明図
【符号の説明】
１ 導電層 2,7 絶縁層 ３ 第１の層 ４ 第２の層 ５ 低誘電率絶縁体 ６ アンダカット部 ８ バリア層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 導電層(1) が配設される絶縁層(2) をエ
    ッチングレイトの異なる第１の層(3) と、第２の層(4)
    とによって形成し、該第２の層(4) の上面(4A)に該第１
    の層(3) が積層され、所定の厚み(T) に形成された該第
    １の層(3) の上面(3A)に該導電層(1) が積層されること
    を特徴とする薄膜回路基板。
  2. 【請求項２】 請求項１記載の前記第１の層(3) がエチ
    ングレイトの高いカプトン系ポリイミド材によって形成
    され、前記第２の層(4) がエッチングレイトの低い低熱
    膨張のポリイミド材によって形成されることを特徴とす
    る薄膜回路基板。
  3. 【請求項３】 請求項１記載の前記絶縁層(2) をエッチ
    ング処理することで前記導電層(1) と、該絶縁層(2) と
    の間に該導電層(1) の周囲を低誘電率絶縁体(5) によっ
    て覆うことが可能なアンダーカット部(6) の形成を行う
    ことを特徴とする薄膜回路基板の製造方法。
  4. 【請求項４】 導電層(1) が上面(7A)に配設される絶縁
    層(7) に耐熱性有し、かつ、エッチング液に溶け難い所
    定の厚みのバリヤ層(8) が形成され、該バリヤ層(8) が
    該上面(7A)から所定距離(S) となる箇所に位置されるこ
    とを特徴とする薄膜回路基板。
  5. 【請求項５】 請求項４記載の前記バリヤ層(8) が二酸
    化ケイ素SiO2によって形成されることを特徴とする薄膜
    回路基板。
  6. 【請求項６】 請求項４記載の前記該絶縁層(7) をエッ
    チング処理することで前記導電層(1) と、該絶縁層(7)
    との間に該導電層(1) の周囲を低誘電率絶縁体(5) によ
    って覆うことが可能なアンダーカット部(6) の形成を行
    うことを特徴とする薄膜回路基板の製造方法。
JP4031239A 1992-02-19 1992-02-19 薄膜回路基板とその製造方法 Expired - Fee Related JP2615523B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4031239A JP2615523B2 (ja) 1992-02-19 1992-02-19 薄膜回路基板とその製造方法
US08/019,565 US5362550A (en) 1992-02-19 1993-02-18 Thin film circuit board and its manufacturing process
US08/264,308 US5417800A (en) 1992-02-19 1994-06-23 Thin film circuit board manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4031239A JP2615523B2 (ja) 1992-02-19 1992-02-19 薄膜回路基板とその製造方法

Publications (2)

Publication Number Publication Date
JPH05235491A true JPH05235491A (ja) 1993-09-10
JP2615523B2 JP2615523B2 (ja) 1997-05-28

Family

ID=12325843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4031239A Expired - Fee Related JP2615523B2 (ja) 1992-02-19 1992-02-19 薄膜回路基板とその製造方法

Country Status (2)

Country Link
US (2) US5362550A (ja)
JP (1) JP2615523B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817345B1 (ko) * 2000-06-21 2008-03-26 다이니폰 인사츠 가부시키가이샤 적층체 및 그의 용도

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889104A (en) * 1996-01-11 1999-03-30 W. L. Gore & Associates, Inc. Low dielectric constant material for use as an insulation element in an electronic device
US6468435B1 (en) * 1996-07-23 2002-10-22 Douglass E. Hughes Automatic valved filter assembly
KR20010005944A (ko) * 1997-04-03 2001-01-15 캠벨 존 에스 우수한 유전 강도와 낮은 유전율을 가진 물질
US20030129379A1 (en) * 1999-04-23 2003-07-10 Shigeru Yao Porous insulating film and its laminates
US8552559B2 (en) * 2004-07-29 2013-10-08 Megica Corporation Very thick metal interconnection scheme in IC chips
TW200941544A (en) * 2005-05-25 2009-10-01 Megica Corp Chip structure and process for forming the same
US8022552B2 (en) * 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
KR102125905B1 (ko) 2013-04-25 2020-06-24 삼성디스플레이 주식회사 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770573A (en) * 1971-06-08 1973-11-06 Du Pont Interdiffusionally bonded structures of polyimide polymeric material
US4572765A (en) * 1983-05-02 1986-02-25 Fairchild Camera & Instrument Corporation Method of fabricating integrated circuit structures using replica patterning
US4937133A (en) * 1988-03-28 1990-06-26 Nippon Steel Chemical Co., Ltd. Flexible base materials for printed circuits
JPH07105428B2 (ja) * 1988-09-26 1995-11-13 株式会社東芝 導体膜の膜質試験方法
US4943346A (en) * 1988-09-29 1990-07-24 Siemens Aktiengesellschaft Method for manufacturing printed circuit boards
US5196500A (en) * 1990-12-17 1993-03-23 E. I. Du Pont De Nemours And Company Tetrapolyimide film containing benzophenone tetracarboxylic dianhydride

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817345B1 (ko) * 2000-06-21 2008-03-26 다이니폰 인사츠 가부시키가이샤 적층체 및 그의 용도
US8252423B2 (en) 2000-06-21 2012-08-28 Dai Nippon Printing Co., Ltd. Laminate and use thereof

Also Published As

Publication number Publication date
JP2615523B2 (ja) 1997-05-28
US5417800A (en) 1995-05-23
US5362550A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
JP3014310B2 (ja) 積層配線基板の構造と製作方法
JP3048905B2 (ja) 積層配線基板構造体、及びその製造方法
JPH05235491A (ja) 薄膜回路基板とその製造方法
JP2500235B2 (ja) 薄膜回路基板及びその製造方法
JPH0286146A (ja) 半導体装置
JPH0240233B2 (ja)
JP2938341B2 (ja) 同軸構造の配線の形成方法
JP2003273510A (ja) プリント基板の製造方法
JPH04167596A (ja) 多層配線基板
JP3118562B2 (ja) 超電導集積回路構造及びその製造方法
JP2002124415A (ja) 高周波用基板及びその製造方法
JPH07106771A (ja) 多層プリント基板の配線構造
CA1088382A (en) Method of making a large scale integrated device having a planar surface
JP2004014880A (ja) フレキシブル配線基板およびその製造方法
JP3205089B2 (ja) 多層導体フィルムキャリアの製造方法
JP2917909B2 (ja) 多層配線基板の製造方法
JP4267807B2 (ja) 回路基板に於ける微細スル−ホ−ルの形成法
JPH066031A (ja) プリント配線板の製造方法
JPH07226589A (ja) 薄膜多層配線基板の製造方法
JP2825050B2 (ja) 多層配線基板
JP3182159B2 (ja) 多層配線基板の製造方法
JP2024089922A (ja) 配線基板
JPH06268377A (ja) 多層配線基板の製造方法
CN121712357A (zh) 载板、载板的制备方法及电子设备
JPH06140215A (ja) 薄膜抵抗体とそれを内蔵した多層回路基板の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080311

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees