JPH06140215A - 薄膜抵抗体とそれを内蔵した多層回路基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】Ｃｒ、Ｓｉ、Ｏを主成分とする抵抗膜を用いた
薄膜抵抗体とそれを内蔵した多層回路基板の抵抗値歩留
りを高くする。 【構成】下地基板１００上にＣｒ、Ｓｉ、Ｏを主成分と
する抵抗膜１と電極膜２からなる積層膜を形成する。１
４０℃〜３００℃の熱処理を施してから薄膜抵抗体の製
造プロセスを通し、電極３・４を形成する。次いで、保
護層パターン５を形成した。 【効果】製造工程の熱履歴の影響を受けることなく抵抗
層のシート抵抗値と熱処理安定化工程における抵抗変化
率を正しく把握できるようになり、前記薄膜抵抗体やこ
れを内蔵させた多層回路基板を抵抗歩留り高く製造でき
るようになる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜抵抗体とそれを内蔵
した多層回路基板の製造方法に係わり、特にクロム（Ｃ
ｒ）、シリコン（Ｓｉ）、酸素（Ｏ）を主成分とする薄
膜を抵抗層とする薄膜抵抗体とそれを内蔵した多層回路
基板の製造方法に関する。

【０００２】

【従来の技術】近年の計算機や通信機器等の分野では高
速化・高集積化の要求が高まり、超高速の集積回路チッ
プを直接搭載させるための多層回路基板の開発が進めら
れている。この多層回路基板には、日経マイクロデバイ
ス誌１９８９年１２月号、第５６頁乃至６０頁に記載の
ようにインピーダンス整合用の終端抵抗素子を組み込む
試みがなされている。薄膜抵抗体をこの終端抵抗素子と
して多層回路基板に組み込む場合には、多くの抵抗素子
を高密度で実装する必要がある。抵抗素子を高密度で形
成する方法としては抵抗素子のパターン形状を円形（抵
抗値指定領域はドーナッツ状になる）とする方法が考え
られる。この場合には、抵抗層のシート抵抗値（薄膜の
固有抵抗率を膜厚で除した値）を少なくとも１００Ω／
□以上とする必要があり、適用可能な抵抗層の厚みを考
慮に入れると高い固有抵抗率を有した薄膜を薄膜抵抗体
の抵抗層として用いなければならない。これに対応して
発明者らは固有抵抗率の高い抵抗薄膜としてＣｒ、Ｓ
ｉ、Ｏを主成分とする薄膜の適用を考えた。

【０００３】従来から行われてきた薄膜抵抗体の基本的
な製造工程を図９に示す。図において、１Ａ・３Ａ・５
Ａは・・の工程後の薄膜抵抗体の平面図を示し、
１Ｂ・３Ｂ・５Ｂは・・の工程後の薄膜抵抗体の
断面図を示す。以下、図９に従って薄膜抵抗体の従来の
製造方法を説明する。

【０００４】抵抗層・電極層の成膜： 清浄にした下
地基板１００上にＣｒ、Ｓｉ、Ｏを主成分とする薄膜と
金属膜からなる薄膜を抵抗層１・電極層２として順次成
膜する。

【０００５】抵抗層・電極層のフォトエッチング：
抵抗層１・電極層２からなる積層膜を周知のフォトエッ
チング等の手法により加工し、必要があれば抵抗層１の
素子分離を行う。

【０００６】電極層のフォトエッチング： 周知のフ
ォトエッチング等の手法により電極層２を加工し、電極
パターン３・４を形成する。

【０００７】保護層パターンの形成： ポリイミド膜
やシリコン酸化膜（ＳｉＯｘ，ｘ〜２）、シリコン窒化
膜（ＳｉＮｘ，ｘ〜４／３）等の絶縁膜を保護層５とし
て形成し、必要に応じてスルーホール等のパターンを形
成する。

【０００８】熱処理安定化： 例えば、２００℃以上
の熱処理を施して薄膜抵抗体の安定化を図る。

【０００９】上記薄膜抵抗体の製造方法に関しては、例
えばプロシーディング オヴ ザ１９８２ インターナ
ショナル マイクロエレクトロニクス コンファレン
ス，トーキョー，メイ２４−２６（１９８２年）第３２
０頁から３２７頁（Proceedings of the 1982 Inte
rnational Microelectronics Conference，Tokyo，Ma
y 24〜26（1982）pp320−327）において論じられてい
る。

【００１０】

【発明が解決しようとする課題】上記従来技術は、薄膜
抵抗体の製造工程における熱履歴による抵抗層の抵抗変
化に関しては配慮がなされておらず、薄膜抵抗体の抵抗
値が大きくばらつくことがあり、抵抗値に対して絶対精
度が要求される薄膜抵抗体を高密度で形成することが困
難であるなどの問題があった。以下、これこについて説
明する。

【００１１】Ｃｒ、Ｓｉ、Ｏを主成分とする薄膜は成膜
した状態では熱安定性に乏しく、熱処理による安定化を
行っていることは上述した通りである。熱履歴による抵
抗層の抵抗値変化の状況を図１０に示す。図１０から、
熱処理温度や熱処理時間により抵抗値が変化することが
わかる。このことは、薄膜抵抗体の製造工程における前
記抵抗層１の抵抗変化を示唆している。すなわち、抵抗
層１や電極層２のフォトエッチング等の工程において熱
処理工程を必要とするため、製造工程により前記抵抗層
１の抵抗値が変化してしまう。これに伴って、製造工程
における熱履歴が異なってくると前記抵抗層１の抵抗値
が変化する割合が変化する。このため、熱処理安定化工
程における前記薄膜抵抗体の抵抗変化率が変化する場合
や、熱処理安定化工程における前記薄膜抵抗体の抵抗変
化率の見積もり値を製造する上で誤る場合が生じ、前記
薄膜抵抗体の最終的な抵抗値が目的とする抵抗値とは異
なってしまうことがあった。このことは、抵抗値に対し
て絶対精度が要求される薄膜抵抗体の高密度形成を困難
にしており、薄膜抵抗体を高密度で形成する場合や薄膜
抵抗体を終端抵抗として内蔵させた多層回路基板を製造
する場合に製造歩留りが著しく低下するという問題があ
った。

【００１２】本発明の目的は、抵抗値に対して絶対精度
が要求される薄膜抵抗体の高密度形成を可能にするため
に、薄膜抵抗体の熱処理安定化後の抵抗値を高い確率で
予測できる薄膜抵抗体の製造方法を提供することにあ
る。本発明の他の目的は、前記薄膜抵抗体を終端抵抗と
して内蔵させた多層回路基板を高歩留まりで製造できる
多層回路基板の製造方法を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明は抵抗層に対して加熱処理を施し、その後に
薄膜抵抗体の製造を行うようにしたものである。

【００１４】さらに、終端抵抗を内蔵させた多層回路基
板の製造歩留まりを高くするために、薄膜抵抗体の抵抗
層の成膜後に加熱処理を施し、その後に薄膜抵抗体の製
造を行うようにして多層回路基板を製造するようにした
ものである。

【００１５】さらに、本発明を効果的にするために、加
熱処理の温度範囲を１４０〜３００℃としたものであ
る。

【００１６】

【作用】本発明の特徴は、薄膜抵抗体を構成する抵抗層
の加熱処理工程を薄膜抵抗体を製造するのに先だって予
め設け、この予め設けた加熱処理工程による抵抗変化量
を従来の製造工程における抵抗値変化量より大きくした
点に有る。これを、図３（Ａ）に模式的にしめす。熱処
理によって前記抵抗層の抵抗値は減少し、熱処理温度を
高くするか熱処理時間を長くして抵抗値変化を大きくし
た場合にその後の熱処理に対する抵抗値変化を小さくで
きることは図より明らかである。この傾向はグラフの横
軸が対数目盛であるので益々はっきりしてくる。熱処理
による抵抗値の変化速度は熱処理温度とともに大きくな
るので、熱処理を施した抵抗層のその後の熱処理による
抵抗値変化は明らかに熱処理温度が低いほど小さい。す
なわち、２００℃以下の低温プロセスが主流である薄膜
抵抗体の実際の製造プロセスでは、抵抗層に対して予め
熱処理を施しておくことにより製造工程における抵抗値
変化を小さく抑えることができる。そのため、抵抗層を
成膜する状態にもよるが、Ｃｒ、Ｓｉ、Ｏを主成分とす
る抵抗層の従来の製造工程における抵抗変化量のばらつ
きは試料の再生・試料の再熱処理などのために〜１０％
の大きさになる場合もあったが、抵抗層に対して予め熱
処理を施した本発明の適用により試料の再生・試料の再
熱処理などによる薄膜抵抗体の抵抗値変動を抑制でき
る。そして、薄膜多層回路基板製造プロセスを考える
と、本発明を効果的にするためには本発明の特徴である
加工工程に先立って行う加熱処理の温度範囲を１４０〜
３００℃とすることが最適である。その理由を以下に示
す。

【００１７】（１） 周知のフォトエッチング工程によ
り薄膜抵抗体の形成を行うため、薄膜抵抗体の形成プロ
セスにおいては少なくとも１４０℃の熱処理を必要とす
る。従って、薄膜抵抗体の形成プロセスでの抵抗値変化
より大きく抵抗値を変化させておくためには熱処理温度
を１４０℃以上とする必要がある。

【００１８】（２） 本発明の特徴である加熱処理の温
度を３００℃以上にすると、Ａｌ等の電極材料の抵抗層
への拡散が大きくなり電極パターン形成が困難になり、
場合によっては新たな抵抗値変動の原因ともなる。ま
た、薄膜抵抗体をポリイミド膜等の有機薄膜上に形成し
た場合には、有機薄膜のガラス転移点などのために加熱
処理を行えなくなってしまい、下地状態を選択してしま
うなどの問題点も新たに発生する。

【００１９】以上の理由により、本発明では、薄膜抵抗
体の製造工程に先立って行う加熱処理の温度範囲を１４
０〜３００℃とした。

【００２０】

【実施例】（実施例１）以下、本発明の一実施例を図１
〜図４により説明する。図１と図２は本発明を適用した
薄膜抵抗体の製造方法の基本的なプロセスの概要を、図
３は本発明の原理を、図４は本発明の効果を示したもの
である。まず、図１に従って本発明を適用した薄膜抵抗
体の製造プロセスを説明する。図において、２Ａ・４Ａ
・６Ａは薄膜抵抗体の平面図を、２Ｂ・４Ｂ・６Ｂは薄
膜抵抗体の断面図を示す。

【００２１】抵抗層・電極層の成膜： 清浄にした下
地基板１００上にＣｒとＳｉ、Ｏを主成分とする薄膜と
アルミニウム（Ａｌ）等の導電性材料からなる薄膜をそ
れぞれ抵抗層１・電極層２としてスパッタリング法等の
手法により順次成膜する。

【００２２】加熱処理： １４０〜３００℃の温度で
加熱処理を施す。

【００２３】抵抗層・電極層のフォトエッチング：
周知のフォトエッチング法等の手法により抵抗層１と電
極層２からなる積層膜を加工し、抵抗層の素子分離と不
要領域の抵抗層除去を行う。

【００２４】電極層のフォトエッチング： 周知のフ
ォトエッチング法等の手法により電極層２の加工を行
い、電極パターン３、４を形成する。

【００２５】保護層パターンの形成： ポリイミド膜
やシリコン酸化膜（ＳｉＯｘ，ｘ〜２）、シリコン窒化
膜（ＳｉＮｘ，ｘ〜４／３）等の絶縁膜を形成し、周知
のフォトエッチング法等の手法によりスルーホール等の
パターンを設けて保護層５とする。

【００２６】熱処理安定化： 例えば、３５０℃〜４
００℃の温度で２時間の加熱処理を施す。これにより、
デバイス動作温度での薄膜抵抗体の抵抗値変動を抑制す
る。

【００２７】以上が本発明を適用した基本的な製造プロ
セスの概要である。本発明を適用した点は、工程以降
の製造プロセスの前工程で工程で示した加熱処理工程
を設けたところにある。図１に示した例では電極層２を
抵抗層１に積層した後に工程で示した加熱処理工程を
設けているが、電極層２の形成前に設けても良い。すな
わち、“抵抗層１の成膜→抵抗層１の加熱処理→電極層
２の成膜”の各工程を終えた後に図１に示した工程以
降の工程を実施しても良い。また、図２に示したように
“抵抗層１の成膜→抵抗層１の加熱処理→抵抗層１のフ
ォトエッチング→電極層２の成膜”の各工程を終えた後
に図１に示した工程以降の工程を実施しても差支えな
い。図１と図２に示した例では、熱処理安定化の工程を
保護層５の形成後に設けているが、工程上の問題がなけ
れば保護層形成工程の前工程で行っても良い。

【００２８】本発明を適用した製造プロセスでは、前記
加熱処理から熱処理安定化までの工程における抵抗層１
の抵抗値変化（正しくはシート抵抗値の変化）を著しく
小さく抑えることができるので、薄膜抵抗体パターンの
形状・寸法を指定することにより薄膜抵抗体の出来上が
り抵抗値を正しく推定できるようになる。以下、これを
図３により説明する。薄膜抵抗体の製造プロセスの熱処
理工程の温度を２５０℃以上にすることは少なく、２０
０℃以下が主流である。Ｃｒ、Ｓｉ、Ｏを主成分とする
抵抗層の熱履歴による抵抗値変化を３００℃以下の加熱
処理温度、１０時間以下の加熱処理時間に対して調べた
結果、粗い近似ではあるが、加熱時間による薄膜抵抗体
の抵抗変化率はｌｏｇ（加熱処理時間）とｅｘｐ｛−定
数／（加熱処理温度）｝にほぼ比例することを発明者等
は見出した。図３（Ａ）はこの様子を示したものであ
る。図で斜線を施した領域が製造プロセスを経た後の抵
抗層の抵抗値の範囲を示すもので、試料の再生や再加熱
処理などのために幅をもっている。この幅は、下地状態
にもよるが１０％の大きさとなることもある。それに対
し、本発明では斜線を施した領域より低めの抵抗値とな
るように加熱処理を施しているので、製造工程における
抵抗値変化は抑制され、上述した試料の再生などによる
抵抗値ばらつきを少なくできる。本発明を適用した製造
工程における抵抗層の抵抗変化の様子を模式的に示した
ものが図３（Ｂ）である。抵抗層の抵抗値は本発明の特
徴である加熱処理によって減少するが、抵抗体形成工程
における抵抗値変化は小さく、熱処理安定化工程により
抵抗値は再び減少して耐熱性に優れた安定性の高い薄膜
抵抗体となる。例えばガラス下地上に抵抗層を成膜した
場合には、２５０℃の加熱処理を２時間施すことにより
２００℃、１０時間の加熱処理に対する抵抗値変化を
０．５％未満とでき、実際の製造プロセスによる抵抗値
変化も０．２％未満とできることを発明者等は確認して
いる。これは、従来の製造プロセスにおいては抵抗層の
抵抗が製造工程の熱履歴に対応して５〜１５％減少して
いたのに対し、本発明の特徴である加熱処理を施すこと
によって２０％の抵抗値減少がすでに達成されているた
めである。

【００２９】図４は薄膜抵抗体の製造ロット毎の抵抗値
分布を示したものである。薄膜抵抗体すべての素子の抵
抗値が仕様範囲内にあれば問題はない。しかし、従来の
製造方法によって製造した場合には、種々の工夫により
仕様範囲内に抵抗値が入ることもあったが、図中に従来
例１・従来例２と示したようにばらつきが大きく、抵抗
値の中心値もずれてしまうことも多かった。それに対
し、“この発明”と明記したように、本発明の適用によ
り仕様範囲内に抵抗値を入れることは比較的容易となっ
た。たとえば抵抗値の中心値を数十オームとし、この抵
抗値ばらつきを±５％以内にすることは比較的容易とな
った。これは、本発明を適用することにより、製造工程
における熱履歴の影響を受けずに抵抗層のシート抵抗値
を正しく把握できるようになり、熱処理安定化工程にお
ける抵抗変化率の見積もり値の信頼性も高くなり、前記
抵抗層の成膜工程におけるシート抵抗値の変動を抵抗体
の形状・寸法を調整することにより薄膜抵抗体の目的と
する抵抗値を歩留まり良く得ることができるようになっ
たことによる。

【００３０】本実施例では、本発明の特徴である加熱処
理の条件を２００℃、２時間としたが、これに固定され
るものではない。フォトエッチング工程の熱処理条件を
考えると加熱処理温度を１４０℃以上とすることが有効
であり、Ｃｒ、Ｓｉ、Ｏを主成分とする薄膜の加工性を
考えると３００℃以下とすることが必要である。そし
て、構築した製造プロセスの熱工程に合わせて、薄膜抵
抗体の製造プロセスにおける抵抗層の抵抗変化を十分抑
制できることを条件に、できるだけ短時間でかつ低温熱
処理となるような加熱処理条件を設定すれば良い。

【００３１】（実施例２）次に、本発明の第二の実施例
を図５と図６に示す。これらの図は本発明を適用した薄
膜抵抗体の製造方法の基本的なプロセスを示したもので
ある。図１と図２に示した第一の実施例と本実施例の違
いは薄膜抵抗体のパターン形状が異なっている点であ
る。すなわち、第１の実施例では薄膜抵抗体のパターン
形状が円形であるのに対して本実施例ではパターン形状
が矩形となっていることである。従って、本実施例の場
合には抵抗層１の素子分離が必要不可欠である。図にお
いて、図５の３Ａ・４Ａ・６Ａと図６の３Ａ・５Ａ・７
Ａは薄膜抵抗体の平面図を、図５の３Ｂ・４Ｂ・６Ｂと
図６の３Ｂ・５Ｂ・７Ｂは薄膜抵抗体の断面図を示す。
本実施例は第１の実施例と基本的には同じであるが、図
５に従って第２の実施例の概要を説明する。

【００３２】抵抗層・電極層の成膜： 清浄にした下
地基板１００上にＣｒとＳｉ、Ｏを主成分とする薄膜と
アルミニウム（Ａｌ）等の導電性材料からなる薄膜をそ
れぞれ抵抗層１・電極層２としてスパッタリング法等の
手法により順次成膜する。

【００３３】加熱処理： １４０℃〜３００℃の温度
で加熱処理を施す。

【００３４】抵抗層・電極層のフォトエッチング：
周知のフォトエッチング法等の手法により抵抗層１と電
極層２からなる積層膜を加工し、抵抗層の素子分離や不
要領域の抵抗層除去を行う。本実施例では抵抗層１の素
子分離が必ず必要となるが、第一の実施例で要求された
ほどの高いシート抵抗値の抵抗層は要求されない。

【００３５】電極層のフォトエッチング： 周知のフ
ォトエッチング法等の手法により電極層２の加工を行
い、電極パターン３、４を形成する。

【００３６】保護層パターンの形成： ポリイミド膜
やシリコン酸化膜（ＳｉＯｘ，ｘ〜２）、シリコン窒化
膜（ＳｉＮｘ，ｘ〜４／３）等の絶縁膜を形成し、周知
のフォトエッチング法等の手法によりスルーホール等の
パターンを設けて保護層５とする。

【００３７】熱処理安定化： 例えば、３５０℃〜４
００℃の温度で２時間の加熱処理を施す。これにより、
デバイス動作温度での薄膜抵抗体の抵抗値変動を抑制す
る。

【００３８】以上が本発明を適用した基本的な製造プロ
セスの概要である。本発明を適用したところは、工程
以降の製造プロセスの前工程で工程で示した加熱処理
工程を設けた点にある。図５に示した例では電極層２を
成膜した後に工程で示した加熱処理工程を設けている
が、電極層２の形成前に設けても良い。すなわち、“抵
抗層１の成膜→抵抗層１の加熱処理→電極層２の成膜”
の各工程を終えた後に図５に示した工程以降の工程を
実施しても良い。また、図６に示したように“抵抗層１
の成膜→抵抗層１の加熱処理→抵抗層１のフォトエッチ
ング→電極層２の成膜”の各工程を終えた後に図５に示
した工程以降の工程を実施しても差支えない。図５と
図６に示した例では、熱処理安定化の工程を保護層５の
形成後に設けているが、工程上の問題がなければ保護層
形成工程の前工程で行っても良い。

【００３９】本実施例の場合にも第１の実施例の場合と
同様の効果が得られる。

【００４０】（実施例３）本発明を適用した製造プロセ
スにより薄膜抵抗体を内蔵させた多層回路基板の基本的
な実施例を図７により説明する。

【００４１】以下、図に従って説明する。

【００４２】下地基板の準備： 基板１００上にＡｌ
など導電体材料からなる配線パターン２０１を形成し、
ポリイミド膜やシリコン酸化膜、シリコン窒化膜等を層
間絶縁層（下地絶縁層）３０１として積層する。

【００４３】抵抗層・電極層の成膜： Ｃｒ、Ｓｉ、
Ｏを主成分とする薄膜と導電体材料からなる薄膜を抵抗
層１、電極層２としてスパッタリング法等の手法により
順次成膜する。

【００４４】加熱処理： １４０℃〜３００℃の温度
で加熱処理を施す。この工程が本発明の特徴とする工程
である。

【００４５】抵抗層・電極層のフォトエッチング：
周知のフォトエッチング法を用いて抵抗層１と電極層２
からなる積層膜を加工し、層間絶縁層（下地絶縁層）３
０１のスルーホール開口部の抵抗層１と電極層２を除去
する。ここでは、抵抗層に電極層２を積層してから加工
を行っているが、抵抗層１を加工した後に電極層２の積
層・加工を行っても差し支えない。

【００４６】下地絶縁層のフォトエッチング： 周知
のフォトエッチング等の手法を用いてスルーホールパタ
ーン３１１を層間絶縁層（下地絶縁層）３０１中に形成
する。

【００４７】配線層の形成： Ａｌなど導電体材料か
らなる薄膜をスパッタリング法等の手法により成膜し、
配線層とする。

【００４８】配線パターン・電極パターンの形成：
周知のフォトエッチングを用いて配線層と電極層を加工
し、配線２０２と電極３、４を形成する。

【００４９】絶縁層パターンの形成： ポリイミド膜
やシリコン酸化膜、シリコン窒化膜を層間絶縁層（上層
絶縁層）３０２として積層する。次いで、周知のフォト
エッチング法等の手法を用いて層間絶縁層（上層絶縁
層）３０２を加工し、スルーホールパターン３２２を形
成するとともに、不要な領域の層間絶縁層（上層絶縁
層）３０２を除去する。

【００５０】熱処理安定化： 例えば、３５０℃〜４
００℃の温度で２時間の加熱処理を施す。これにより、
デバイス動作温度での薄膜抵抗体の抵抗値変動を抑制す
る。

【００５１】上記工程の中の〜の工程を繰り返すこ
とにより、薄膜抵抗体を内蔵させた多層回路基板を得る
ことができる。本発明を適用したところは上記の工程
を設けて、薄膜抵抗体製造工程における抵抗層の抵抗変
化を抑制した点にある。従って、本実施例の場合にも薄
膜抵抗体の製造に対しては実施例１や実施例２と同様の
効果を得ることができるので、抵抗値歩留まりが高い薄
膜抵抗体を内蔵させた多層回路基板を得ることができる
効果がある。

【００５２】（実施例４）第４の実施例を図８に示す。
この例は、集積回路チップやその他の回路部品を直接搭
載するマルチチップモジュールに用いる多層回路基板に
薄膜抵抗体を終端抵抗として内蔵させた例である。薄膜
抵抗体の平面図と断面図を（Ａ）に、多層回路基板の一
部を示す断面図を（Ｂ）に示す。この実施例の本発明に
よる製造方法は図７に示した実施例３と基本的に同じで
ある。すなわち、薄膜抵抗体１１と配線パターン２０
２、絶縁層３０２の形成までは図７における工程まで
と同じ工程で行い、その後、工程〜に対応する工程
の繰返しにより配線２１４、２２４と絶縁層３０３、３
０４を形成し、さらに半田バンプ層４０、半田４１を形
成し、集積回路チップ５０を搭載したものである。本発
明の特徴である加熱処理は、薄膜抵抗体１１の抵抗層１
を成膜後に薄膜抵抗体製造（加工）プロセスの前工程に
おいて行う。終端抵抗として内蔵させる薄膜抵抗体の製
造に対しては、この実施例の場合にも実施例１〜実施例
３と同じ効果が得られる。すなわち、薄膜抵抗体製造プ
ロセスの熱履歴の影響を受けずに抵抗層のシート抵抗値
を把握でき、熱処理安定化工程における抵抗変化率の見
積り値に対する信頼性が向上するので、マルチチップモ
ジュール用多層回路基板に終端抵抗として内蔵させる薄
膜抵抗体の抵抗値歩留りを高くできる。従って、この実
施例のように薄膜抵抗体を高密度で内蔵させた多層回路
基板の製造歩留りを大幅に改善できる効果がある。発明
者らの実験結果では、非常に長い製造プロセスを要する
マルチチップモジュール用多層回路基板の場合において
も、本発明の適用により薄膜抵抗体に対する製造歩留ま
りを十分高くすることができた。

【００５３】

【発明の効果】本発明によれば、薄膜抵抗体製造プロセ
スにおける熱履歴の影響を受けずに抵抗層のシート抵抗
値を把握でき、熱処理安定化工程における抵抗変化率の
見積り値に対する信頼性が向上し、薄膜抵抗体を構成す
る電極のパターン形状や寸法による抵抗値調整が可能と
なるので、薄膜抵抗体の抵抗値歩留りを高くできる効果
がある。さらに、終端抵抗として高密度で内蔵させた薄
膜抵抗体の抵抗値歩留りを高くできるので、終端抵抗と
して薄膜抵抗を内蔵させた多層回路基板を歩留まり良く
提供できる効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例のプロセスフローを示す
図である。

【図２】本発明の第１の実施例のプロセスフローを示す
図である。

【図３】（Ａ）は薄膜抵抗体の抵抗値と熱処理時間の関
係を示すグラフを、（Ｂ）は本発明の原理を示す図であ
る。

【図４】本発明の効果を示す図である。

【図５】本発明の第２の実施例のプロセスフローを示す
図である。

【図６】本発明の第２の実施例のプロセスフローを示す
図である。

【図７】本発明の第３の実施例のプロセスフローを示す
図である。

【図８】本発明を適用して作製したマルチチップモジュ
ール用多層回路基板の一部を示す断面図である。

【図９】薄膜抵抗体の従来の製造方法のプロセスフロー
を示す図である。

【図１０】Ｃｒ、Ｓｉ、Ｏを主成分とする薄膜を抵抗層
とした薄膜抵抗体の熱履歴による抵抗値変化を示すグラ
フである。

【符号の説明】

１…抵抗層、 ２…電極層、 ３、４…電極、 ５…保護層、 １０…薄膜多層部、 １１…終端抵抗素子、 ２０…セラミック多層部、 ４０…半田バンプ層、 ４１…半田、 ５０…集積回路チップ、 １００…基板、 ９１、９２、９３…セラミック多層部に設けた導体、 １０１…断面図、 １０２…平面図、 ２０２、２０３、２０４、２１４、２２４…配線、 ３０１、３０２、３０３、３０４…絶縁層、 ３１１、３２２…スルーホール。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 釼持 秋広 神奈川県秦野市堀山下１番地株式会社日立 製作所神奈川工場内

Claims (4)

【特許請求の範囲】
1. 【請求項１】クロム（Ｃｒ）、シリコン（Ｓｉ）、酸素
   （Ｏ）を主成分とした薄膜を抵抗層とした薄膜抵抗体の
   製造方法において、１４０℃〜３００℃の加熱処理を施
   す加熱処理工程を設け、当該加熱処理工程後に前記抵抗
   体層の加工や前記薄膜抵抗体の電極パターンを形成する
   ことを特徴とする薄膜抵抗体の製造方法。
2. 【請求項２】請求項１に記載した薄膜抵抗体の製造方法
   において、前記“加熱処理工程”から“前記薄膜抵抗体
   の安定化を目的とした加熱処理工程”の工程における抵
   抗体のシート抵抗値と薄膜抵抗体のパターン寸法・形状
   により前記薄膜抵抗体の目的とする抵抗値を得ることを
   特徴とする薄膜抵抗体の製造方法。
3. 【請求項３】クロム（Ｃｒ）、シリコン（Ｓｉ）、酸素
   （Ｏ）を主成分とした薄膜を抵抗層とした薄膜抵抗体を
   内蔵させた多層回路基板の製造方法において、前記抵抗
   層を形成した後に１４０℃〜３００℃の加熱処理を施す
   加熱処理工程を設け、当該加熱処理工程の後に前記抵抗
   体層の加工や前記薄膜抵抗体の電極パターンを形成する
   ようにしたことを特徴とする多層回路基板の製造方法。
4. 【請求項４】請求項３に記載した多層回路基板の製造方
   法において、前記“加熱処理工程”から“前記薄膜抵抗
   体の安定化を目的とした加熱処理工程”の工程における
   抵抗体のシート抵抗値と薄膜抵抗体のパターン寸法・形
   状により前記薄膜抵抗体の目的とする抵抗値を得ること
   を特徴とする多層回路基板の製造方法。