JPH05241201A - 垂直駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 アクティブマトリクス型液晶表示装置等に組
み込まれる垂直駆動回路の誤動作を防止する。 【構成】 アクティブマトリクス型液晶表示装置に組み
込まれる垂直駆動回路はシフトレジスタ１を含んでおり
垂直駆動パルス信号を順次発生する。シフトレジスタ１
を構成する複数のトランジスタの少なくとも一部例えば
スイッチングトランジスタ８をＬＤＤ構造とすることに
よりソース／ドレイン耐圧を改善し且つリーク電流を抑
制する。このＬＤＤ構造はソース領域Ｓ及びドレイン領
域Ｄの少なくとも一方の領域に隣接して、ソース領域Ｓ
又はドレイン領域Ｄと同一導電型で不純物濃度が低い領
域ＬＳ，ＬＤを有している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス型
液晶表示装置等に組み込まれる垂直駆動回路に関する。
より詳しくは、垂直駆動回路のシフトレジスタ等を構成
するトランジスタのソース／ドレイン耐圧構造に関す
る。

【０００２】

【従来の技術】本発明の背景を明らかにする為に、図５
を参照してアクティブマトリクス型液晶表示装置の一般
的な構成を簡潔に説明する。この型の表示装置はＸ軸方
向に平行に配列された複数の走査電極Ｘ１，Ｘ２，…
と、Ｙ軸方向に平行に配列された複数の信号電極Ｙ１，
Ｙ２，…とを備えている。走査電極と信号電極との各交
点には多結晶シリコン薄膜等から構成される画素トラン
ジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２，…が形成され
ている。又、各画素トランジスタに対応して液晶素子Ｌ
１１，Ｌ１２，Ｌ２１，Ｌ２２，…が設けられている。
液晶素子は互いに対向配置された画素電極と共通電極Ｃ
ＯＭとの間に挟持された液晶層から構成されている。各
画素トランジスタのドレインは対応する液晶素子の画素
電極に接続されており、ソースは対応する信号電極に接
続されており、ゲートは対応する走査電極に接続されて
いる。複数の走査電極Ｘ１，Ｘ２，…は垂直駆動回路１
０１に接続されている。又、複数の信号電極Ｙ１，Ｙ
２，…は対応するゲートトランジスタＳ１，Ｓ２，…を
介して共通の映像信号線ＳＩＧに接続にされている。各
ゲートトランジスタＳ１，Ｓ２，…のゲートは水平駆動
回路１０２に接続されている。

【０００３】垂直駆動回路１０１は順次垂直駆動パルス
を走査電極群に供給し、行毎に画素トランジスタを選択
駆動する。この垂直駆動回路の動作周波数は例えば１６
kHz程度である。一方、水平駆動回路１０２は水平駆動
パルスを順次ゲートトランジスタＳ１，Ｓ２，…に供給
し信号線ＳＩＧから映像信号を取り出して信号電極群に
分配する。選択された行に位置する画素トランジスタは
対応する信号電極から順次映像信号をサンプリングし液
晶素子を駆動する。選択期間が経過すると画素トランジ
スタは非導通状態となりサンプリングした映像信号をホ
ールドする。この様にして、映像信号に基くリアルタイ
ムの画像表示が行なわれる。なお水平駆動回路の動作周
波数は垂直駆動回路に比べて高速であり３MHz 程度であ
る。

【０００４】垂直駆動回路１０１から順次垂直駆動パル
ス信号を出力する為に、一般にシフトレジスタが用いら
れている。図６を参照してシフトレジスタの一般的な構
成を簡潔に説明する。このシフトレジスタ１０３はＤ型
フリップフロップ１０４を多段接続した構造を有してお
り、図では１段目と２段目のみが示されている。各フリ
ップフロップ１０４は出力端子が互いに結線された一対
のインバータ１０５，１０６を有している。各インバー
タはＰチャネル型のスイッチングトランジスタ１０７を
介して電源ライン側に接続されているとともに、Ｎチャ
ネル型のスイッチングトランジスタ１０８を介して接地
ライン側に接続されている。各スイッチングトランジス
タはクロックパルスφ１，φ２及びこれらの反転クロッ
クパルスに応答してスイッチング動作を行なう。一対の
インバータ１０５，１０６の共通結線された出力端子に
は第３のインバータ１０９の入力端子が接続されてい
る。この第３のインバータ１０９の出力端子は当該段の
シフトパルスを出力するとともに、次段のＤ型フリップ
フロップに入力として与えられる。各段から順次出力さ
れたシフトパルスＰ１，Ｐ２，…は所望の論理処理を施
された後垂直駆動パルスとして走査電極群に供給され
る。

【０００５】続いて、図７を参照して図６に示すシフト
レジスタの動作を簡潔に説明する。シフトレジスタの先
頭段には所定の幅を有するスタートパルスＰ０が供給さ
れる。又、一対のインバータに連結された各スイッチン
グトランジスタには所定の周期を有するクロックパルス
φ１，φ２及びこれらの反転パルスが供給される。クロ
ックパルスφ１とφ２は位相が互いに半周期分ずれてお
り且つ両パルスの間に所定のスペース期間Ｆが設けられ
ている。水平駆動回路に比べて垂直駆動回路は動作周波
数が低いのでこの期間Ｆは比較的長くなる。

【０００６】スタートパルスＰ０は先頭のインバータ１
０５に接続されたスイッチングトランジスタ１０８，１
０７がクロックパルスφ１及びその反転パルスに応じて
導通した時ラッチされる。この為、一対のインバータ１
０５，１０６の共通出力端子に現われる電位Ａ１はロー
レベルに切り換わる。次のクロックパルスφ１及びその
反転パルスに応じて再びスイッチングトランジスタ１０
８，１０７が動作するまでこのローレベル電位は保持さ
れる。次のクロックパルスφ１及びその反転パルスが供
給されると再び先頭のインバータ１０５が活性化する。
この時、スタートパルスＰ０は既に立ち下がっているの
でローレベルにあり、電位Ａ１はハイレベルに切り換わ
る。電位Ａ１の変化は第３のインバータ１０９を介して
取り出され第１段目のシフトパルスＰ１が出力される。
又、この第１の出力パルスＰ１の入力を受けた次段のＤ
型フリップフロップも同様の動作を行ない当該段のシフ
トパルスＰ２を出力する。なお、第２段目のフリップフ
ロップの動作は半周期分だけシフトしたクロックパルス
φ２及びその反転パルスによって制御される。従って、
半周期分だけ位相のずれたシフトパルスＰ１，Ｐ２，…
が順次出力される事となる。

【０００７】

【発明が解決しようとする課題】前述した様に、クロッ
クパルスφ１とφ２との間には所定のスペース期間Ｆが
介在している。この期間中全てのスイッチングトランジ
スタが非導通状態になるので、インバータ対はフローテ
ィングになる。この時、Ｄ型フリップフロップを構成す
る各トランジスタ素子のソース／ドレイン耐圧が十分で
なくリーク電流が大きい為インバータ対の共通出力端子
に保持された電位が変動するという問題点がある。この
電位変動によりシフトレジスタは動作を停止してしまう
惧れがある。特に、水平駆動回路と異なり垂直駆動回路
の動作周波数が低くフローティングの期間が長くなる為
この欠点が顕著になる。

【０００８】一般にアクティブマトリクス型液晶表示装
置等において、画素トランジスタを多結晶シリコン薄膜
で構成した場合には、垂直駆動回路などの周辺回路に含
まれるトランジスタ素子も同一基板上で多結晶シリコン
薄膜を用いて構成される。この場合、多結晶シリコン薄
膜中の結晶粒界に多くのトラップ準位が局在している
為、このトラップを介してかなり多くのリーク電流が流
れてしまうのである。

【０００９】

【課題を解決するための手段】上述した従来の技術の問
題点あるいは課題に鑑み、本発明はアクティブマトリク
ス型液晶表示装置等に一体的に組み込まれる垂直駆動回
路を構成するシフトレジスタに含まれるトランジスタ素
子のソース／ドレイン耐圧を改善しリーク電流を抑制し
て誤動作を防止する事を目的とする。かかる目的を達成
する為に、垂直駆動パルス信号を順次発生する為のシフ
トレジスタを構成する複数のトランジスタの少なくとも
一部を所謂ＬＤＤ構造にするという手段を講じた。この
ＬＤＤ構造は、トランジスタのソース領域及びドレイン
領域の少なくとも一方の領域に隣接して、前記ソース領
域又はドレイン領域と同一導電型で不純物濃度が低い領
域を有するものである。

【００１０】かかる構造は例えばアクティブマトリクス
型液晶表示装置に適用可能である。この液晶表示装置は
Ｘ軸方向に平行に配列された複数の走査電極と、Ｙ軸方
向に平行に配列された複数の信号電極と、前記走査電極
に接続された垂直駆動回路と、前記信号電極に接続され
た水平駆動回路と、前記走査電極及び信号電極の交差部
分に配置された画素トランジスタと、この画素トランジ
スタにより駆動される液晶素子とから構成されている。
かかる液晶表示装置において、垂直駆動回路を構成する
周辺トランジスタ及び液晶素子を駆動する画素トランジ
スタは夫々多結晶半導体薄膜から構成されている。周辺
トランジスタの少なくとも一部はＬＤＤ構造を有し、ソ
ース／ドレイン領域の少なくとも一方に隣接して前記ソ
ース／ドレイン領域と同一導電型の低濃度領域を有して
いる。又、画素トランジスタもＬＤＤ構造を有しており
ソース／ドレイン領域の少なくとも一方に隣接して前記
ソース／ドレイン領域と同一導電型の低濃度領域を有し
ている。

【００１１】

【作用】多結晶シリコン薄膜トランジスタのＬＤＤ構造
においては、ソース／ドレインの高濃度不純物領域とチ
ャネル領域との間に低濃度不純物領域が介在する事にな
る。この領域が介在すると多結晶シリコン薄膜中のＰＮ
接合のエネルギー障壁の幅が広くなる。この為ＰＮ接合
部に加えられる電界強度が弱められリーク電流が効果的
に抑制できる。従って、フローティング状態におけるフ
リップフロップの誤動作を有効に防止できる。

【００１２】特に、周辺回路も含めてモノリシック化さ
れたアクティブマトリクス型液晶表示装置に本発明が効
果的に適用できる。アクティブマトリクス型液晶表示装
置では画素の点欠陥を改善し表示品質を高める為に画素
トランジスタをＬＤＤ構造にする。この時、併せて共通
のプロセスにより垂直駆動回路に含まれる周辺薄膜トラ
ンジスタをＬＤＤ構造にする事ができる。

【００１３】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１はモノリシック化されたアクティ
ブマトリクス型液晶表示装置に組み込まれる垂直駆動回
路を構成するシフトレジスタを模式的に示したものであ
る。この垂直駆動用シフトレジスタ１はＤ型フリップフ
ロップ２を多段接続した構成を有する。図面を見易くす
る為に１段のＤ型フリップフロップのみを示している。
このフリップフロップは出力端子が共通結線された一対
のインバータ３，４を有している。各インバータはＮチ
ャネル型トランジスタ５とＰチャネル型トランジスタ６
の直列接続されたものからなる。各インバータの一端は
Ｐチャネル型のスイッチングトランジスタ７を介して電
源ラインに接続されているとともに、他端はＮチャネル
型のスイッチングトランジスタ８を介して接地ライン側
に接続されている。又、インバータ対３，４の共通出力
端子は第３のインバータ９を介して当該段の出力端子Ｏ
ＵＴに接続されている。かかるＤ型フリップフロップ２
は典型的な回路構造を有するのでその動作は容易に理解
されるであろう。

【００１４】インバータを構成するトランジスタ及びス
イッチングトランジスタの少なくとも一部はＬＤＤ構造
を有する。これらのトランジスタは電源ラインと接地ラ
インとの間で直列に接続されているので、少なくとも一
部のトランジスタをＬＤＤ構造にすればリーク電流を有
効に抑える事ができる。勿論、全てのトランジスタをＬ
ＤＤ構造としても良い。図示では、Ｎチャネル型スイッ
チングトランジスタ８を取り出してそのＬＤＤ構造を模
式的に表わしている。このスイッチングトランジスタ８
は絶縁基板１０の上に集積的に形成されている。この絶
縁基板１０はアクティブマトリクス型液晶表示装置の駆
動用基板として用いられるものである。このトランジス
タ８は積層構造を有しており所定の形状にパタニングさ
れた多結晶シリコン薄膜１１を用いて形成されている。
多結晶シリコン薄膜１１の上には二酸化シリコン等から
なるゲート絶縁膜１２を介してゲート電極Ｇが形成され
ている。このゲート電極Ｇを含めてトランジスタ８はＰ
ＳＧ等からなる層間絶縁膜１３により被覆されている。
層間絶縁膜１３にはコンタクトホールが形成されており
金属膜等からなる配線１４との接続がとられる。

【００１５】多結晶シリコン薄膜１１にはソース領域Ｓ
及びドレイン領域Ｄと両領域の間に介在するチャネル領
域Ｃとが形成されている。Ｎチャネル型薄膜トランジス
タの場合、燐等の不純物を高濃度にイオン注入してソー
ス領域Ｓ及びドレイン領域Ｄを形成する。加えて、本発
明によれば高濃度不純物領域Ｓとチャネル領域Ｃとの間
に低濃度不純物領域ＬＳが設けられており、高濃度不純
物領域Ｄとチャネル領域Ｃとの間にも低濃度不純物領域
ＬＤが設けられている。これらの領域ＬＳ，ＬＤは同様
に燐等の不純物を比較的低濃度でイオン注入する事によ
り得られる。

【００１６】かかる低濃度不純物領域ＬＳ，ＬＤを設け
ると多結晶シリコン薄膜１１中におけるＰＮ接合のエネ
ルギー障壁の幅が広くなる。この為ＰＮ接合部に加えら
れる電界強度が弱められリーク電流が抑制できる。等価
的に見ると、低濃度不純物領域は所定の電気抵抗（以下
ＬＤＤ抵抗という）を有している事となり、ソース／ド
レイン間のリーク電流を減少できる。加えて、ソース／
ドレイン間の電圧はＬＤＤ抵抗により見掛け上分圧され
るので実効的な耐圧を上げる事ができる。この為、従来
垂直駆動回路の誤動作を引き起していた原因を除去でき
るので、動作マージンを確保できるとともに信頼性が向
上する。

【００１７】図２はアクティブマトリクス型液晶表示装
置の構成を示す模式的な平面図である。この表示装置は
モノリシック化されており同一基板上に表示部１５と垂
直駆動回路１６と水平駆動回路１７とが集積的に形成さ
れている。なお、この垂直駆動回路１６の内部には図１
で説明したシフトレジスタ１が含まれている。表示部１
５はマトリクス状に配列された複数の画素からなる。図
を見易くする為に１個の画素部分のみを示している。Ｘ
方向に延設された走査電極１８とＹ方向に延設された信
号電極１９との交点に画素トランジスタ２０が設けられ
ている。このトランジスタ２０のドレイン領域Ｄにはコ
ンタクトホールＨを介して画素電極２１が接続されてい
る。この画素電極２１と対向配置された共通電極（図示
せず）とにより液晶素子が構成される。画素トランジス
タ２０のソース領域ＳにはコンタクトホールＨを介して
信号電極１９が接続している。又ゲート電極Ｇは走査電
極１８と一体的に形成されている。ゲート電極Ｇ直下の
チャネル領域とドレイン領域Ｄとの間には低濃度不純物
領域ＬＤが設けられている。同様に、チャネル領域とソ
ース領域Ｓとの間にも低濃度不純物領域ＬＳが設けられ
ている。

【００１８】画素トランジスタ２０は多結晶シリコンか
らなる薄膜トランジスタである。又大きな駆動電流を得
る為にＮチャネル型を採用している。ＬＤＤ構造とする
事により、リーク電流を抑制でき画素電極２１に対する
映像信号電荷保持特性が改善する。

【００１９】水平駆動回路１７は表示部１５の各信号電
極１９に接続されており、順次映像信号を分配する。一
方、垂直駆動回路１６は表示部１５の各走査電極１８に
接続されており、垂直駆動パルスを順次供給して行毎に
画素トランジスタ２０を選択駆動する。かかる動作は典
型的なものであり容易に理解されるであろう。垂直駆動
回路１６は図１に示したシフトレジスタ１等を含んでお
り多数の周辺トランジスタから構成されている。理解を
容易にする為、周辺トランジスタとして図１に示したＮ
チャネル型のスイッチングトランジスタ８を例示する。
この周辺トランジスタも同様にＬＤＤ構造となってお
り、ソース領域Ｓとゲート電極Ｇ直下のチャネル領域と
の間に低濃度不純物領域ＬＳが設けられ、ドレイン領域
Ｄとチャネル領域との間にも低濃度不純物領域ＬＤが設
けられている。この例では、画素トランジスタ２０と周
辺トランジスタ８は同じＮチャネル型であり、低濃度不
純物領域も同一の導電型を有する。従って、特にプロセ
スの増加をもたらす事なく画素トランジスタ２０及び周
辺トランジスタ８をＬＤＤ構造化できる。なお、Ｐチャ
ネル型の周辺トランジスタ例えばＰチャネル型のスイッ
チングトランジスタについてもＬＤＤ構造とする事は可
能である。図１から明らかな様に、Ｐチャネル型のスイ
ッチングトランジスタ７をＬＤＤ構造とする事により電
源ライン側からのリークも抑制できるのでさらに信頼性
を向上できる。

【００２０】ところで、ソース側とドレイン側の両方に
低濃度不純物領域を設けるとＬＤＤ抵抗が二重に挿入さ
れるのでトランジスタ駆動電流あるいはオン電流が減少
する。通常、垂直駆動回路は動作速度が遅い為ＬＤＤ抵
抗によるオン電流の減少は然程影響を与えない。しかし
ながら、トランジスタの経時劣化によるオン電流の低下
並びに動作不能を未然に防止する為に非対称ＬＤＤ構造
としても良い。この例を図３に示す。ここではＮチャネ
ル型スイッチングトランジスタ８のドレイン側にのみ低
濃度不純物領域ＬＤを設けている。このスイッチングト
ランジスタ８をＤ型フリップフロップ２として結線した
場合、電源ライン側に低濃度不純物領域ＬＤが配置され
る事となる。フリップフロップ内では動作特性上スイッ
チングトランジスタ８の電源ライン側において電界集中
が発生するのでリーク電流抑制対策上有利である。な
お、上述した非対称構造を明示する為、等価回路的にＬ
ＤＤ抵抗Ｒを示している。

【００２１】最後に、図４を参照して非対称ＬＤＤ構造
を有するスイッチングトランジスタを組み込んだフリッ
プフロップ２を示す。この例ではＮチャネル型スイッチ
ングトランジスタ８とインバータを構成するＮチャネル
型トランジスタ５に非対称ＬＤＤ構造を採用している。
しかしながら、本発明はこれに限られるものではなくＰ
チャネル型スイッチングトランジスタ７及びＰチャネル
型のインバータ用トランジスタ６に非対称ＬＤＤ構造を
採用しても良い。あるいは、全てのトランジスタに採用
しても良い。

【００２２】

【発明の効果】以上説明した様に、本発明によればアク
ティブマトリクス型液晶表示装置においてその垂直駆動
回路のシフトレジスタあるいは転送部を構成するトラン
ジスタをＬＤＤ構造とする事により、ソース／ドレイン
耐圧を改善し且つリーク電流を抑制する事により動作マ
ージン並びに信頼性を向上させる事ができるという効果
がある。又、画素トランジスタに併せてＮチャネル型の
周辺トランジスタにのみＬＤＤ構造を採用すれば、半導
体プロセスの増加を避ける事ができるという効果があ
る。又、表示部のみならず周辺回路部のリーク電流量を
抑える事ができるので消費電力の低減化が図れるという
効果がある。又、ソース／ドレイン耐圧が改善されるの
で電源電圧を従来に比し高めに設定できる為表示コント
ラスト等画像品質の向上が図れるという効果がある。加
えて、垂直駆動回路の信頼性が向上するという効果があ
る。

【図面の簡単な説明】

【図１】本発明にかかる垂直駆動回路の構成を示す模式
的な説明図である。

【図２】本発明にかかる垂直駆動回路が組み込まれたア
クティブマトリクス型液晶表示装置の一例を示す模式的
な平面図である。

【図３】本発明にかかる垂直駆動回路に含まれるトラン
ジスタの一例を示す模式図である。

【図４】垂直駆動回路に含まれるシフトレジスタの構成
例を示す部分回路図である。

【図５】一般的なアクティブマトリクス型液晶表示装置
の構成を示すブロック図である。

【図６】従来の垂直駆動回路に含まれるシフトレジスタ
の構成を示す回路図である。

【図７】図６に示すシフトレジスタの動作を説明する為
のタイミングチャートである。

【符号の説明】

１ シフトレジスタ ２ Ｄ型フリップフロップ ７ スイチッングトランジスタ ８ スイッチングトランジスタ １０ 絶縁基板 １１ 多結晶シリコン薄膜 １５ 表示部 １６ 垂直駆動回路 １７ 水平駆動回路 １８ 走査電極 １９ 信号電極 ２０ 画素トランジスタ ２１ 画素電極 Ｄ ドレイン領域 Ｇ ゲート電極 Ｓ ソース領域 ＬＤ 低濃度不純物領域 ＬＳ 低濃度不純物領域

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 3/36 7319−5Ｇ Ｈ０１Ｌ 27/12 Ａ 8728−4Ｍ 29/784

Claims (2)

【特許請求の範囲】
1. 【請求項１】 垂直駆動パルス信号を順次発生する為の
   シフトレジスタを構成する複数のトランジスタの少なく
   とも一部を、前記トランジスタのソース領域及びドレイ
   ン領域の少なくとも一方の領域に隣接して、前記ソース
   領域又はドレイン領域と同一導電型で不純物濃度が低い
   領域を有する構成とした事を特徴とする垂直駆動回路。
2. 【請求項２】 Ｘ軸方向に平行に配列された複数の走査
   電極と、Ｙ軸方向に平行に配列された複数の信号電極
   と、前記走査電極に接続された垂直駆動回路と、前記信
   号電極に接続された水平駆動回路と、前記走査電極及び
   信号電極の交差部分に配置された画素トランジスタと、
   この画素トランジスタにより駆動される液晶素子とを備
   えた液晶表示装置において、 前記垂直駆動回路を構成する周辺トランジスタ及び前記
   液晶素子を駆動する画素トランジスタが夫々多結晶半導
   体薄膜からなり、前記周辺トランジスタの一部がソース
   ／ドレイン領域の少なくとも一方に隣接して、前記ソー
   ス／ドレイン領域と同一導電型の低濃度領域を有する構
   成であるとともに、前記画素トランジスタがソース／ド
   レイン領域の少なくとも一方に隣接して、前記ソース／
   ドレイン領域と同一導電型の低濃度領域を有する構成で
   ある事を特徴とする液晶表示装置。