JPS6193629A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6193629A JPS6193629A JP59215606A JP21560684A JPS6193629A JP S6193629 A JPS6193629 A JP S6193629A JP 59215606 A JP59215606 A JP 59215606A JP 21560684 A JP21560684 A JP 21560684A JP S6193629 A JPS6193629 A JP S6193629A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- platinum
- aluminum
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体装置の製造方法にかかり、特に金、白金
等の金属配線を有する半導体集積回路の製造歩留り及び
品質の向上に有力な効果を発揮する半導体装置の製造方
法に関するものである。
等の金属配線を有する半導体集積回路の製造歩留り及び
品質の向上に有力な効果を発揮する半導体装置の製造方
法に関するものである。
（従来技術）
一鐙ｒ 北堂ｊ点槓頓秒シ尊會代扛Ａ車道伏装置におい
ては金等の貴金属を用いた金属配線が用いられるが、こ
の場合金等の貴金属と半導体基板下地との接着性を確保
し、かつ下層配ｍ盆属との化学反応を防ぎ、又金等をメ
ッキ法で被着する場合には被着を可能とならしめるため
に、チタン、白金又はそれらの多層膜等が中間層として
使用される。
ては金等の貴金属を用いた金属配線が用いられるが、こ
の場合金等の貴金属と半導体基板下地との接着性を確保
し、かつ下層配ｍ盆属との化学反応を防ぎ、又金等をメ
ッキ法で被着する場合には被着を可能とならしめるため
に、チタン、白金又はそれらの多層膜等が中間層として
使用される。
従来このチタン膜をパターニングする方法としては、（
１）：弗酸を含む水溶液で湿式エツチングする方法、（
２） ： ＣＦ４等のプラズマ中で乾式エツチングする
方法、（３）：リフトオ７法により白金膜と一緒にパタ
ーニングしてしまう方法等があった。このうち（１）の
弗酸な含む水溶液で湿式エツチングする方法では半導体
基板表面が弗酸に侵されにくい材質（シリコン窒化膜等
）の場合には問題ないが、シリコン酸化膜のような弗酸
に浸されやすい材質の場合は基板表面までがエツチング
されることになり、品質上好ましくないという欠点があ
った。
１）：弗酸を含む水溶液で湿式エツチングする方法、（
２） ： ＣＦ４等のプラズマ中で乾式エツチングする
方法、（３）：リフトオ７法により白金膜と一緒にパタ
ーニングしてしまう方法等があった。このうち（１）の
弗酸な含む水溶液で湿式エツチングする方法では半導体
基板表面が弗酸に侵されにくい材質（シリコン窒化膜等
）の場合には問題ないが、シリコン酸化膜のような弗酸
に浸されやすい材質の場合は基板表面までがエツチング
されることになり、品質上好ましくないという欠点があ
った。
又、（２）のＣＦ、等のプラズマ中で乾式エツチングす
る方法では（１）と同様に半導体基板表面にシリコン窒
化膜等のＣＦ４プラズマに侵されやすい材質の部分があ
る時には適用できない。さらに（３）のリフトオフ法に
より白金膜と一緒にパターニングしてしまう方法では加
工精度が悪く、微細配線パターンの形成には適さないと
いう欠点があった。
る方法では（１）と同様に半導体基板表面にシリコン窒
化膜等のＣＦ４プラズマに侵されやすい材質の部分があ
る時には適用できない。さらに（３）のリフトオフ法に
より白金膜と一緒にパターニングしてしまう方法では加
工精度が悪く、微細配線パターンの形成には適さないと
いう欠点があった。
（発明の目的）
本発明は、上記のような従来技術の種々の欠点を除き、
品質及び製造歩留りを顕著に向上させ得る半導体装置の
製造方法を提供するものである。
品質及び製造歩留りを顕著に向上させ得る半導体装置の
製造方法を提供するものである。
（発明の構成）
即ち、本発明は、半導体基板上のシリコン酸化膜又はＰ
ＳＧ （Ｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅ Ｇｌａｓ
ｓ ）上に被着したチタン又はチタン化合物の皮膜をア
ンモニア、過酸化水素又は両者の混合物水溶液によって
除去することを特徴とした半導体装置の製造方法である
。
ＳＧ （Ｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅ Ｇｌａｓ
ｓ ）上に被着したチタン又はチタン化合物の皮膜をア
ンモニア、過酸化水素又は両者の混合物水溶液によって
除去することを特徴とした半導体装置の製造方法である
。
（作用）
本発明によれば、半導体基板表面がシリコン酸化膜、Ｐ
ＥＧ、シリコン窒化膜いずれであってもこれらの物質を
ほとんど侵すことな（チタン等の加工が出来、しかも微
細配線パターンの形成が可能となる。
ＥＧ、シリコン窒化膜いずれであってもこれらの物質を
ほとんど侵すことな（チタン等の加工が出来、しかも微
細配線パターンの形成が可能となる。
（実施例）
次に本発明の実施例を工程順に説明する。第１図〜第５
図は本発明をアルミニウムから成る下層配線とＴｉ −
Ｐｔ −Ａｕから成る上層配線を有する二層配線半導体
集積回路に適用した場合の断面図である。
図は本発明をアルミニウムから成る下層配線とＴｉ −
Ｐｔ −Ａｕから成る上層配線を有する二層配線半導体
集積回路に適用した場合の断面図である。
第１図において、周知の方法により不純物拡散・酸化等
と絶縁膜の開孔の終了した半導体基板１上にアルミニウ
ムから成る下層配線２及びシリコン酸化膜から成る層間
絶縁膜３が設けられている。
と絶縁膜の開孔の終了した半導体基板１上にアルミニウ
ムから成る下層配線２及びシリコン酸化膜から成る層間
絶縁膜３が設けられている。
このような半導体基板に通常の方法で１，２層間貫通孔
４を形成した後、チタン膜５、アルミニウム膜６を蒸着
法等で被着する（第２図）。さらに通常の写真食刻技術
により、配線として残さない部分に７オトレジスト７を
形成した後、アルミニウム膜６を選択的にエツチングし
、この上からスパッタ法等でチタン・白金膜を被着する
（第３図）。
４を形成した後、チタン膜５、アルミニウム膜６を蒸着
法等で被着する（第２図）。さらに通常の写真食刻技術
により、配線として残さない部分に７オトレジスト７を
形成した後、アルミニウム膜６を選択的にエツチングし
、この上からスパッタ法等でチタン・白金膜を被着する
（第３図）。
然る後にリフトオフｉＫより、フォトレジスト７及びア
ルミニウム膜６１の残存する部分のチタン・白金膜を除
去し、白金上に金膜１０をメッキ法等で被着し、アルミ
ニウム膜６′をリン酸等で除去する（第４図）。この後
、不要となったチタン膜５１アンモニア水と過酸化水素
水の混合液で除去する（第５図）。本発明ではこのエツ
チングに弗酸を含む薬品を用いないため、層間絶縁膜３
は殆どエツチングされることはない。そのため後工程で
半導体基板全面にアルミニウムのエツチングを行う様な
場合にでも下層配線２が侵されることは殆んどなく、又
、素子の信頼性も高く保つことができる。以上は本発明
を金配線を含む２層配線半導体集積回路に適用した場合
の方法を述べたが、チタン又はチタン化合物を含むその
他の構造の半導体装置にも同様に実施できることは明ら
かである。
ルミニウム膜６１の残存する部分のチタン・白金膜を除
去し、白金上に金膜１０をメッキ法等で被着し、アルミ
ニウム膜６′をリン酸等で除去する（第４図）。この後
、不要となったチタン膜５１アンモニア水と過酸化水素
水の混合液で除去する（第５図）。本発明ではこのエツ
チングに弗酸を含む薬品を用いないため、層間絶縁膜３
は殆どエツチングされることはない。そのため後工程で
半導体基板全面にアルミニウムのエツチングを行う様な
場合にでも下層配線２が侵されることは殆んどなく、又
、素子の信頼性も高く保つことができる。以上は本発明
を金配線を含む２層配線半導体集積回路に適用した場合
の方法を述べたが、チタン又はチタン化合物を含むその
他の構造の半導体装置にも同様に実施できることは明ら
かである。
（発明の効果）
以上説明したように、本発明によれば金・白金等の金属
配線を含む半導体装置を高い品質で歩留り上＜刺卆やＡ
ごシ六−手キス−
配線を含む半導体装置を高い品質で歩留り上＜刺卆やＡ
ごシ六−手キス−
第１図乃至第５図は、本発明の実施例を製造工程順に示
した断面図である。 尚、図におい【、１・・・・・・半導体基板、２・・・
・・・下層配線、３・・・・・・層間絶縁膜、４・・・
・・・貫通孔、訃・・・・・チタン膜、６・・・・・・
アルミニウム膜、７・・・・・・フォトレジスト膜、８
・・・・・・チタン膜、９・・・・・・白金膜。 １ｏ・・・・・・金膜、である。 葉１ 図 ＄５図
した断面図である。 尚、図におい【、１・・・・・・半導体基板、２・・・
・・・下層配線、３・・・・・・層間絶縁膜、４・・・
・・・貫通孔、訃・・・・・チタン膜、６・・・・・・
アルミニウム膜、７・・・・・・フォトレジスト膜、８
・・・・・・チタン膜、９・・・・・・白金膜。 １ｏ・・・・・・金膜、である。 葉１ 図 ＄５図
Claims (1)
- 半導体基板上のシリコン酸化膜又はＰＳＧ膜上に被着し
たチタン又はチタン化合物の皮膜を、アンモニア、過酸
化水素、又は両者の混合物水溶液によって除去すること
を特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215606A JPS6193629A (ja) | 1984-10-15 | 1984-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215606A JPS6193629A (ja) | 1984-10-15 | 1984-10-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6193629A true JPS6193629A (ja) | 1986-05-12 |
| JPH0451050B2 JPH0451050B2 (ja) | 1992-08-18 |
Family
ID=16675211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59215606A Granted JPS6193629A (ja) | 1984-10-15 | 1984-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6193629A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339509A (ja) * | 2005-06-03 | 2006-12-14 | Tosoh Corp | 金属チタンのエッチング用組成物及びそれを用いたエッチング方法 |
| DE19915348B4 (de) * | 1999-04-06 | 2019-06-27 | Schaeffler Technologies AG & Co. KG | Gleitlager |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5198957A (ja) * | 1975-02-26 | 1976-08-31 | ||
| JPS55138235A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of titanic etching solution and semiconductor device using this etching solution |
-
1984
- 1984-10-15 JP JP59215606A patent/JPS6193629A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5198957A (ja) * | 1975-02-26 | 1976-08-31 | ||
| JPS55138235A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of titanic etching solution and semiconductor device using this etching solution |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19915348B4 (de) * | 1999-04-06 | 2019-06-27 | Schaeffler Technologies AG & Co. KG | Gleitlager |
| JP2006339509A (ja) * | 2005-06-03 | 2006-12-14 | Tosoh Corp | 金属チタンのエッチング用組成物及びそれを用いたエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451050B2 (ja) | 1992-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| JPS59208859A (ja) | 半導体ウエハおよびその製造方法 | |
| JPS5933833A (ja) | 半導体装置の製造方法 | |
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| JPH0451050B2 (ja) | ||
| JP2743409B2 (ja) | 多層配線形成法 | |
| JP2937537B2 (ja) | パターン形成方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPS5825229A (ja) | 半導体装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JPH01298740A (ja) | 半導体装置 | |
| JPS6376460A (ja) | 半導体装置の製造方法 | |
| JPS58182821A (ja) | 半導体装置の製造方法 | |
| JPH0669169A (ja) | 半導体装置の製造方法 | |
| JPS61287146A (ja) | 多層配線の形成方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPH01155641A (ja) | 半導体集積回路装置 | |
| JPS6086825A (ja) | 半導体装置の製造方法 | |
| JPH0567609A (ja) | 半導体装置の製造方法 | |
| JPH0237724A (ja) | 半導体装置の突起型電極の形成方法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPS60254750A (ja) | 金配線の形成方法 |