JPH05243789A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH05243789A JPH05243789A JP4078989A JP7898992A JPH05243789A JP H05243789 A JPH05243789 A JP H05243789A JP 4078989 A JP4078989 A JP 4078989A JP 7898992 A JP7898992 A JP 7898992A JP H05243789 A JPH05243789 A JP H05243789A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- substrates
- state
- collective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【目的】 ファンクショントリミングの工程を複数の基
板を一体的に連らねた集合基板の状態で効率的に行える
ようにする。 【構成】 複数の基板11〜18及び捨て基板19が一体的に
連らなった状態の集合基板１における前記各基板11〜18
の表面に端子部２，配線部４を形成すると共に、後のフ
ァンクショントリミング時に接続状態にあることが必要
とされる配線部４又は端子部２（とと）同士を、一
の基板11〜18を越えて後に分断されるべき相隣する他の
基板11〜18、又は捨て基板19表面の配線部４，10を介し
て相互に接続しておき、ファンクショントリミングを集
合基板１の状態で各基板11〜18に対して実行し、ファン
クショントリミング終了後は集合基板１を各基板11〜1
8，捨て基板19に分割した後、リードフレームを取り付
ける。
板を一体的に連らねた集合基板の状態で効率的に行える
ようにする。 【構成】 複数の基板11〜18及び捨て基板19が一体的に
連らなった状態の集合基板１における前記各基板11〜18
の表面に端子部２，配線部４を形成すると共に、後のフ
ァンクショントリミング時に接続状態にあることが必要
とされる配線部４又は端子部２（とと）同士を、一
の基板11〜18を越えて後に分断されるべき相隣する他の
基板11〜18、又は捨て基板19表面の配線部４，10を介し
て相互に接続しておき、ファンクショントリミングを集
合基板１の状態で各基板11〜18に対して実行し、ファン
クショントリミング終了後は集合基板１を各基板11〜1
8，捨て基板19に分割した後、リードフレームを取り付
ける。
Description
【０００１】
【産業上の利用分野】本発明は、機能検査を行ないつつ
抵抗を所定の値に設定するファンクショントリミング工
程を有する混成集積回路の製造方法に関する。
抵抗を所定の値に設定するファンクショントリミング工
程を有する混成集積回路の製造方法に関する。
【０００２】
【従来の技術】近年、混成集積回路では、ある回路ブロ
ックの機能を所定値に入れるため、電源電圧を印加し回
路ブロックを動作状態にしながら、ファンクショントリ
ミングを実施し調整を行うことが多くなっている。この
混成集積回路の製造方法としては、図３に示す如くセラ
ミック基板等の集合基板１の上に印刷抵抗及び導体の回
路パターンを形成し、表面又は裏面にトランジスタ，コ
ンデンサ等の各種電子部品（図示せず）を搭載し、分割
した基板にリードフレームを半田付けした後、印刷抵抗
のファンクショントリミングを実施し、次に樹脂モール
ド等で外装し、製品化することが一般的である。
ックの機能を所定値に入れるため、電源電圧を印加し回
路ブロックを動作状態にしながら、ファンクショントリ
ミングを実施し調整を行うことが多くなっている。この
混成集積回路の製造方法としては、図３に示す如くセラ
ミック基板等の集合基板１の上に印刷抵抗及び導体の回
路パターンを形成し、表面又は裏面にトランジスタ，コ
ンデンサ等の各種電子部品（図示せず）を搭載し、分割
した基板にリードフレームを半田付けした後、印刷抵抗
のファンクショントリミングを実施し、次に樹脂モール
ド等で外装し、製品化することが一般的である。
【０００３】例えば、ファンクショントリミングに際
し、図４に示したように基板11の表面, 裏面で端子部
２，３のとを接続しておく必要がある場合には、配
線部５を介すると共に、分割された各個片の基板にリー
ドフレームを取付け、表，裏面の端子部２，３を接続し
ていた（以下、第１の従来方法と呼ぶ）。
し、図４に示したように基板11の表面, 裏面で端子部
２，３のとを接続しておく必要がある場合には、配
線部５を介すると共に、分割された各個片の基板にリー
ドフレームを取付け、表，裏面の端子部２，３を接続し
ていた（以下、第１の従来方法と呼ぶ）。
【０００４】また、この第１の従来方法と異なり、集合
基板の状態でファンクショントリミングを行う別の態様
としては、スルーホールを使用する方法がある。図４の
場合では、端子部２，３のとの周辺導体部をスルー
ホールにて接続することにより、集合基板の状態で表面
側一方向からのファンクショントリミングが可能となる
（以下、第２の従来方法と呼ぶ）。
基板の状態でファンクショントリミングを行う別の態様
としては、スルーホールを使用する方法がある。図４の
場合では、端子部２，３のとの周辺導体部をスルー
ホールにて接続することにより、集合基板の状態で表面
側一方向からのファンクショントリミングが可能となる
（以下、第２の従来方法と呼ぶ）。
【０００５】
【発明が解決しようとする課題】しかしながら、第１の
従来方法では集合基板１の状態でリードフレームを取り
付けることが出来ないため、各基板に分割した後リード
フレームを取り付ける必要があり、その後の製造工程に
おいて作業性及び歩留りが悪いという課題があった。
従来方法では集合基板１の状態でリードフレームを取り
付けることが出来ないため、各基板に分割した後リード
フレームを取り付ける必要があり、その後の製造工程に
おいて作業性及び歩留りが悪いという課題があった。
【０００６】また第２の従来方法では、集合基板１の状
態でファンクショントリミング等の処理が可能となり、
その面では効率的であるが回路が複雑な場合、セラミッ
ク等からなる基板11に多数のスルーホールを形成しなけ
ればならず、大幅なコストアップが避けられないという
課題があった。
態でファンクショントリミング等の処理が可能となり、
その面では効率的であるが回路が複雑な場合、セラミッ
ク等からなる基板11に多数のスルーホールを形成しなけ
ればならず、大幅なコストアップが避けられないという
課題があった。
【０００７】本発明はかかる課題に鑑みなされたもので
あって、基板を個片に分割する前の状態、即ち集合基板
の状態で、しかもスルーホールの形成を必要とすること
なく、ファンクショントリミングの実施が可能な混成集
積回路の製造方法を提供することを目的とする。
あって、基板を個片に分割する前の状態、即ち集合基板
の状態で、しかもスルーホールの形成を必要とすること
なく、ファンクショントリミングの実施が可能な混成集
積回路の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る混成集積回
路の製造方法は、複数の基板を一体的に配列形成した集
合基板に抵抗及び導体の回路パターンを形成し、電子部
品を搭載した後、集合基板の状態で前記各基板の電気回
路のファンクショントリミングを行う工程を含む混成集
積回路の製造方法において、ファンクショントリミング
時に接続する必要のある回路パターンの配線部同士を、
一の基板を越えて、後に切り離されるべき相隣する他の
基板表面にわたって形成した配線部を介して接続してお
き、集合基板の状態でファンクショントリミングを行っ
た後、前記集合基板を前記配線部と共に各基板に切り離
すことを特徴とする。
路の製造方法は、複数の基板を一体的に配列形成した集
合基板に抵抗及び導体の回路パターンを形成し、電子部
品を搭載した後、集合基板の状態で前記各基板の電気回
路のファンクショントリミングを行う工程を含む混成集
積回路の製造方法において、ファンクショントリミング
時に接続する必要のある回路パターンの配線部同士を、
一の基板を越えて、後に切り離されるべき相隣する他の
基板表面にわたって形成した配線部を介して接続してお
き、集合基板の状態でファンクショントリミングを行っ
た後、前記集合基板を前記配線部と共に各基板に切り離
すことを特徴とする。
【０００９】
【作用】本発明にあってはファンクショントリミングを
実行するに際して、接続状態にあることが必要な各基板
における配線部を、一の基板を越えて後に切り離される
べき相隣する他の基板にわたって形成した配線部を介し
て接続しておくことにより、容易に接続状態に設定出
来、ファンクショントリミングを集合基板の状態で行う
ことが可能となり、しかも各個々の基板に分割したとき
は本来の機能上不必要な配線部同士の接続が自動的に遮
断されることとなる。
実行するに際して、接続状態にあることが必要な各基板
における配線部を、一の基板を越えて後に切り離される
べき相隣する他の基板にわたって形成した配線部を介し
て接続しておくことにより、容易に接続状態に設定出
来、ファンクショントリミングを集合基板の状態で行う
ことが可能となり、しかも各個々の基板に分割したとき
は本来の機能上不必要な配線部同士の接続が自動的に遮
断されることとなる。
【００１０】
【実施例】以下本発明を図面に基づき具体的に説明す
る。図１は本発明に係る混成集積回路の製造方法におい
て用いる集合基板の平面図、図２は個々に分割した基板
の拡大図であり、図中１はセラミック等で構成された集
合基板、11〜18は集合基板を構成している個々の基板、
19は同じく捨て基板を示している。
る。図１は本発明に係る混成集積回路の製造方法におい
て用いる集合基板の平面図、図２は個々に分割した基板
の拡大図であり、図中１はセラミック等で構成された集
合基板、11〜18は集合基板を構成している個々の基板、
19は同じく捨て基板を示している。
【００１１】集合基板１には個々の基板11〜18間及びこ
れらと捨て基板19との間を切り分けるための切目７が形
成されている。また各基板11〜18夫々にはその表，裏面
に図４(a) ，図４(b) に示す従来と同様の端子部２及び
配線部４が形成され、更に図には具体的に示していない
が、トランジスタ，コンデンサ等各種の電子部品が搭載
され、これらの電極，端子と配線部４等が半田付けされ
ている。
れらと捨て基板19との間を切り分けるための切目７が形
成されている。また各基板11〜18夫々にはその表，裏面
に図４(a) ，図４(b) に示す従来と同様の端子部２及び
配線部４が形成され、更に図には具体的に示していない
が、トランジスタ，コンデンサ等各種の電子部品が搭載
され、これらの電極，端子と配線部４等が半田付けされ
ている。
【００１２】そして本発明方法にあっては、特にファン
クショントリミングを実施するに際して接続を必要とす
る各基板11〜18における端子部２のうち、例えばと
とは当該基板11に相隣する他の基板12における配線部
４、並びに端子部２の，と配線部４とを結ぶ配線部
８，９により接続されている。
クショントリミングを実施するに際して接続を必要とす
る各基板11〜18における端子部２のうち、例えばと
とは当該基板11に相隣する他の基板12における配線部
４、並びに端子部２の，と配線部４とを結ぶ配線部
８，９により接続されている。
【００１３】配線部８，９は配線部４を形成する工程で
これと同じ方法にて形成される。配線部８，９は一の基
板11に相隣する他の基板12との間に形成される切目７を
越えて形成されており、これによって端子部２の，
、これに連らなる配線部４が相互に接続された状態と
なっている。
これと同じ方法にて形成される。配線部８，９は一の基
板11に相隣する他の基板12との間に形成される切目７を
越えて形成されており、これによって端子部２の，
、これに連らなる配線部４が相互に接続された状態と
なっている。
【００１４】また集合基板１の周辺部に面して位置し、
利用すべき配線部４を持った相隣する他の基板が存在し
ない基板、例えば基板14,18 の場合には、図１に示す如
く当該基板14に面して位置する捨て基板19を利用して端
子部２のととを結ぶ配線部10を形成する。
利用すべき配線部４を持った相隣する他の基板が存在し
ない基板、例えば基板14,18 の場合には、図１に示す如
く当該基板14に面して位置する捨て基板19を利用して端
子部２のととを結ぶ配線部10を形成する。
【００１５】このように形成された集合基板１につい
て、その各基板11〜18に対する通電テスト，ファンクシ
ョントリミングを行って各定数を適正に設定する。テス
トが終了すると、集合基板１を夫々の切目７に沿って切
り分ける。集合基板１を各個片としての基板11〜18に分
割したときは配線部８，９も切断され、図２に示す如く
になる。
て、その各基板11〜18に対する通電テスト，ファンクシ
ョントリミングを行って各定数を適正に設定する。テス
トが終了すると、集合基板１を夫々の切目７に沿って切
り分ける。集合基板１を各個片としての基板11〜18に分
割したときは配線部８，９も切断され、図２に示す如く
になる。
【００１６】図２は基板12の拡大平面図であり、この状
態でリードフレームを取り付け、後の樹脂モールド工程
で全体を合成樹脂にて被覆される結果、配線部８，９の
存在が各基板11〜18それ自体の機能に悪影響を与えるこ
とはない。配線部10についても同様であり、各端子部２
の, から、捨て基板19との間の切目７を越えて捨て
基板19上に延在する配線を介して端子部２の，を接
続しているので、集合基板１を各個片としての基板11〜
18に分割したときは、前述した配線部８，９の場合と同
様に夫々途中の切目７にて切断され、基板11〜18それ自
体の機能に何ら悪影響を与えることもない。このように
して得た基板11〜18にはリードフレームを取り付け、各
端子部２とリード部とを半田付けした後、樹脂工程に送
り合成樹脂にてモールドする。
態でリードフレームを取り付け、後の樹脂モールド工程
で全体を合成樹脂にて被覆される結果、配線部８，９の
存在が各基板11〜18それ自体の機能に悪影響を与えるこ
とはない。配線部10についても同様であり、各端子部２
の, から、捨て基板19との間の切目７を越えて捨て
基板19上に延在する配線を介して端子部２の，を接
続しているので、集合基板１を各個片としての基板11〜
18に分割したときは、前述した配線部８，９の場合と同
様に夫々途中の切目７にて切断され、基板11〜18それ自
体の機能に何ら悪影響を与えることもない。このように
して得た基板11〜18にはリードフレームを取り付け、各
端子部２とリード部とを半田付けした後、樹脂工程に送
り合成樹脂にてモールドする。
【００１７】なお上述した実施例においては相隣する基
板11〜18夫々に、利用すべき配線部４が存在する場合に
ついて説明したが、このような配線部４が存在しない場
合には、スペースに余裕があれば相隣する他の基板11〜
18にテスト時にのみ用いる配線部を形成してもよい。ま
たこのような配線部を設けるスペース上の余裕もないと
きは、集合基板１の周辺部のみではなく各基板11〜18間
にも捨て基板19を設け、この捨て基板19の表面を利用し
てファンクショントリミング時に必要な端子部又は配線
部を接続するための配線部を形成することとしてもよ
い。
板11〜18夫々に、利用すべき配線部４が存在する場合に
ついて説明したが、このような配線部４が存在しない場
合には、スペースに余裕があれば相隣する他の基板11〜
18にテスト時にのみ用いる配線部を形成してもよい。ま
たこのような配線部を設けるスペース上の余裕もないと
きは、集合基板１の周辺部のみではなく各基板11〜18間
にも捨て基板19を設け、この捨て基板19の表面を利用し
てファンクショントリミング時に必要な端子部又は配線
部を接続するための配線部を形成することとしてもよ
い。
【００１８】
【発明の効果】以上の如く本発明方法にあっては、ファ
ンクショントリミング時に必要な配線同士の接続を、一
の基板を越えて後に切断されるべき相隣する他の基板表
面に形成した配線部を介して接続することとしたから、
このための配線部は回路パターン形成時に同時的に形成
しておくことが可能となり、スルーホールの形成等の特
別の工程を要さず、しかもファンクショントリミング等
の工程においては集合基板の状態で取り扱うことが出来
て作業能率が格段に向上する等、本発明は優れた効果を
奏するものである。
ンクショントリミング時に必要な配線同士の接続を、一
の基板を越えて後に切断されるべき相隣する他の基板表
面に形成した配線部を介して接続することとしたから、
このための配線部は回路パターン形成時に同時的に形成
しておくことが可能となり、スルーホールの形成等の特
別の工程を要さず、しかもファンクショントリミング等
の工程においては集合基板の状態で取り扱うことが出来
て作業能率が格段に向上する等、本発明は優れた効果を
奏するものである。
【図１】本発明方法において用いる集合基板の平面図で
ある。
ある。
【図２】図１の集合基板を分割した基板の拡大平面図で
ある。
ある。
【図３】従来方法で用いられる集合基板の平面図であ
る。
る。
【図４】図３の集合基板を分割した基板の表，裏面の拡
大図である。
大図である。
１ 集合基板 ２，３ 端子部 ４，５ 配線部 ７ 切目 ８，９，10 配線部 11〜18 基板 19 捨て基板 20 印刷抵抗
Claims (1)
- 【請求項１】 複数の基板を一体的に配列形成した集合
基板に抵抗及び導体の回路パターンを形成し、電子部品
を搭載した後、集合基板の状態で前記各基板の電気回路
のファンクショントリミングを行う工程を含む混成集積
回路の製造方法において、 ファンクショントリミング時に接続する必要のある回路
パターンの配線部同士を、一の基板を越えて、後に切り
離されるべき相隣する他の基板表面にわたって形成した
配線部を介して接続しておき、集合基板の状態でファン
クショントリミングを行った後、前記集合基板を前記配
線部と共に各基板に切り離すことを特徴とする混成集積
回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4078989A JPH05243789A (ja) | 1992-02-29 | 1992-02-29 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4078989A JPH05243789A (ja) | 1992-02-29 | 1992-02-29 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243789A true JPH05243789A (ja) | 1993-09-21 |
Family
ID=13677309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4078989A Pending JPH05243789A (ja) | 1992-02-29 | 1992-02-29 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243789A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103427786A (zh) * | 2012-05-16 | 2013-12-04 | 精工爱普生株式会社 | 电子部件及其制造方法和检查方法、片状基板、电子设备 |
-
1992
- 1992-02-29 JP JP4078989A patent/JPH05243789A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103427786A (zh) * | 2012-05-16 | 2013-12-04 | 精工爱普生株式会社 | 电子部件及其制造方法和检查方法、片状基板、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05243789A (ja) | 混成集積回路の製造方法 | |
| JPS5914693A (ja) | プリント基板装置の製造方法 | |
| JP2867112B2 (ja) | チップ型抵抗ネットワークとその製造方法 | |
| JPH05259589A (ja) | 多面取りプリント基板 | |
| JP2001024143A (ja) | 複合半導体装置 | |
| JP3354308B2 (ja) | 大電流回路基板およびその製造方法 | |
| JP2003110204A (ja) | プリアセンブルド基板 | |
| JP3531152B2 (ja) | プリント配線基板 | |
| JP2502519B2 (ja) | プリント基板の製造方法 | |
| JPS5939419Y2 (ja) | ジヤンパユニツト | |
| JPH03123096A (ja) | ハイブリッドｉｃの製造方法およびその構造 | |
| JPS61230351A (ja) | 混成集積回路 | |
| JPH0534128Y2 (ja) | ||
| KR100451926B1 (ko) | 자동차 정션박스 인쇄회로기판의 대전류 분배용측면메탈라인의 성형방법 및 이 방법에 의해 제조되는자동차 정션박스의 인쇄회로기판 | |
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPH0582958A (ja) | プリント基板における回路形成方法 | |
| JPH10242597A (ja) | プリント配線板 | |
| JPS6086890A (ja) | 電子回路の製造方法 | |
| JP3345691B2 (ja) | コネクターの製造方法 | |
| JPH01289195A (ja) | 両面パターン基板回路 | |
| JPH09167701A (ja) | チップ型抵抗ネットワーク | |
| JPH0629070U (ja) | Ｉｃソケット | |
| JPS61124158A (ja) | 複合電子部品 | |
| JPS62281394A (ja) | ハイブリツトｉｃ | |
| JPS63220594A (ja) | 電子回路調整方法 |