JPH052458U - 遅延検波器 - Google Patents

Abstract

(57)【要約】 【目的】 従来の遅延検波器で復調できなかった低デー
タレートのＰＳＫ信号を復調できる遅延検波器を得るこ
と。 【構成】 アナログ・ディジタル変換器１、シフトレジ
スタ２、ディジタル乗算器３、ディジタルローパスフィ
ルタ４およびクロック発生器５で構成し、シフトレジス
タ２のシフト段数により遅延時間を任意に設定できるよ
うにした。 【効果】 シフトレジスタ２のシフト段数により遅延時
間を任意に設定できるため、低データレートのＰＳＫ信
号の復調ができる。また、全ディジタル回路であるの
で、アナログ回路的な調整が不要で、復調出力信号をそ
のままコンピュータで処理できるという効果がある。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、遅延検波器に関するものである。

【０００２】

【従来の技術】

図２は、従来から使われている遅延検波器を示す図であり、図において８は遅 延線、９はアナログ乗算器、１０はアナログ・ローパスフィルタである。

【０００３】 次に動作について説明する。データレートＲビット／秒で位相シフト変調（Ｐ ＳＫ）されている入力信号６は２つに分けられ、一方は遅延線８でｔ秒遅延され 乗算器９の第１の入力端に入力され、他方は直接乗算器９の第２の入力端に入力 される。これらの信号は、乗算器９で乗算され、ローパスフィルタ１０で低周波 成分の信号のみがＰＳＫ波の復調信号７として出力される。ここで、遅延線８で の遅延時間ｔは、入力信号６の変調データレートＲビット／秒から次のように設 定されている。

【０００４】

【数１】

【０００５】

【考案が解決しようとする課題】

従来の遅延検波器は、以上のように構成されているので、遅延線の遅延時間ｔ の実現できる最大値でＰＳＫ変調データレートの下限が決定されるという問題点 があった。なお、実用化されている遅延線は、ガラス基材のもので数マイクロ秒 、コイルとコンデンサによる集中定数回路構成のものでも数ミリ秒が限界である 。

【０００６】 この考案は、上記のような問題点を解消するためになされたもので、遅延時間 を任意に設定できるためデータレートの低いＰＳＫ波の復調が可能な遅延検波器 を得ることを目的とする。

【０００７】

【課題を解決するための手段】

この考案に係る遅延検波器は、アナログ・ディジタル変換器を使ってＰＳＫ波 をディジタル値に変換し、このディジタル値をシフトレジスタで必要量の遅延時 間を与え、ディジタル値のままディジタル乗算器で乗算し、かつディジタルフィ ルタで信号成分を取り出すことにより全ディジタル回路で遅延検波を行うもので ある。

【０００８】

【作用】

この考案における遅延検波器は、アナログ・ディジタル変換器とシフトレジス タで遅延線を構成し、シフトレジスタのシフト段数を変えることにより遅延時間 を設定できるので、データレートの遅いＰＳＫ波の遅延検波ができる。

【０００９】

【実施例】

実施例１． 以下、この考案の一実施例を図について説明する。図１において１はアナログ ・ディジタル変換器、２はシフトレジスタ、３はディジタル乗算器、４はディジ タルローパスフィルタ、５はクロック発生器、６は入力ＰＳＫ信号、７は復調出 力信号である。

【００１０】 次に動作について説明する。入力されたＰＳＫ信号６はアナログ・ディジタル 変換器１でｎビットのディジタル信号に変換される。ここでアナログ・ディジタ ル変換のサンプリング周波数ｆは入力ＰＳＫ信号６の搬送波周波数の２倍以上に 選定されクロック発生器５が発生する。

【００１１】 ｎビットのディジタル信号は、ｎビットパラレルのシフトレジスタ２でｐビッ ト遅延される。

【００１２】 アナログ・ディジタル変換器１出力のｎビットディジタル信号とシフトレジス タ２でｐビット遅延されたディジタル信号は、ディジタル乗算器３にて乗算され 、ディジタル・ローパスフィルタ４で低域の信号成分が出力されＰＳＫ波の復調 ができる。

【００１３】

【考案の効果】

以上のように、この考案によれば遅延時間の設定がシフトレジスタのシフト段 数により決まるので、従来の遅延線で実現できなかった長い遅延時間を実現する ことができる。よって、従来の遅延検波器で復調できなかった低データレートの ＰＳＫ信号を復調できる効果がある。

【００１４】 また、アナログ・ディジタル変換器以外を全てディジタル回路で構成したので 、アナログ的な調整を不要とし無調整化が可能で、かつ復調出力信号をそのまま コンピュータで処理することができるという効果がある。

【図面の簡単な説明】

【図１】この考案の一実施例による遅延検波器を示す図
である。

【図２】従来の遅延検波器を示す図である。

【符号の説明】

１ アナログ・ディジタル変換器 ２ シフトレジスタ ３ ディジタル乗算器 ４ ディジタル・ローパスフィルタ ５ クロック発生器 ６ 入力ＰＳＫ信号 ７ 復調出力信号 ８ 遅延線 ９ アナログ乗算器 １０ アナログ・ローパスフィルタ

Claims (1)

1. 【実用新案登録請求の範囲】 【請求項１】 入力されるアナログ信号をｎビットのデ
   ィジタル信号に変換するアナログ・ディジタル変換器
   と、前記ディジタル信号をｐビット遅延させるｎビット
   並列のシフトレジスタと、ｐビット遅延されたｎビット
   のディジタル信号と前記ディジタル信号とを乗算するデ
   ィジタル乗算器と、前記乗算器のｎ＋１ビットの出力信
   号の低域成分を出力するディジタル・フィルタと、前記
   の各回路を駆動するためのクロック信号を発生するクロ
   ック発生器とから成ることを特徴とする遅延検波器。