JPH052500A - マルチプロセツサシステムのソフトウエアテスタ - Google Patents

Abstract

(57)【要約】 【目的】 マルチプロセッサシステムの排他制御が正常
に行われるか否かを厳密にテスト可能にする。 【構成】 複数のプロセッサから構成されたマルチプロ
セッサシステムにおいて各プロセッサが実行するプログ
ラムの中断点を各プロセッサ毎に設定し指示する中断点
設定手段と、この中断点設定手段で設定された中断点で
システム内のプロセッサの全てがプログラムの実行を中
断した条件で中断解除を指示し、プログラムの実行を同
時に再開させる中断解除手段とを設け、主記憶装置など
の情報資源に対する複数のプロセッサの同時使用環境を
作成し、この同時使用環境で情報資源への排他制御をテ
ストする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主記憶装置などの情報
資源を共用する複数のプロセッサから構成されるマルチ
プロセッサシステムにおいて、前記情報資源への排他制
御が正常に行われるか否かをテストするマルチプロセッ
サシステムのソフトウェアテスタに関するものである。

【０００２】

【従来の技術】従来、主記憶装置などの情報資源を共用
する複数のプロセッサから構成されるマルチプロセッサ
システムが知られている。このマルチプロセッサシステ
ムは、複数のプロセッサを同一筐体内に配置した密結合
型のシステムと、複数のプロセッサを異なる筐体内に配
設し、通信回線またはケ−ブル等で接続した粗結合型の
システムとに大別される。

【０００３】このようなマルチプロセッサシステムにあ
っては、一般的なコンピュ−タシステムと同様に、プロ
グラムを組み込んだ際には、そのプログラムが仕様通り
に動作するか否かを確認する、すなわちデバッグしてお
く必要があるが、各プロセッサは自プロセッサ内に組み
込まれたプログラムに従って並列に動作するため、デバ
ッグの仕方が難しい。

【０００４】そこで、特公昭６０−４５４５３号公報
に、解析対象とする異常状態を中断条件として設定して
おき、この設定した中断条件が発生した時に、各プロセ
ッサにおけるプログラムの実行を中断させ、この中断状
態で各プロセッサ間で共通に使用する主記憶装置内の情
報を捕捉し、この捕捉した情報によってプログラムのデ
バッグを支援する方法が提案されている。

【０００５】

【発明が解決しようとする課題】ところで、この種のマ
ルチプロセッサシステムにあっては、各プロセッサに割
り当てられたプログラムは各プロセッサ別に独立して並
列に実行されるため、主記憶装置内の一部の領域または
全部の領域の情報資源を共用し、それぞれのプログラム
間で相互に関連する処理を行うようになっている場合
は、この共用情報資源に対するアクセスの競合によるシ
ステムダウンあるいは誤動作を防止するように制御しな
ければならない。すなわち、例えばプロセッサＡとプロ
セッサＢの２つのプロセッサから成るマルチプロセッサ
システムを考えた場合、プロセッサＡが先に共用情報資
源をアクセスした場合は、そのアクセス中に別のプロセ
ッサＢがアクセス要求を発生したとしても、後発のプロ
セッサＢのアクセス要求は拒否しなければならない。ま
た、２つのプロセッサＡ，Ｂが同時にアクセスしようと
した場合は、いずれか一方のみにアクセスを許可し、他
方は拒否するように制御しなければならない。このよう
な制御は一般に排他制御と定義されているが、マルチプ
ロセッサシステムを製品として出荷する場合は、この排
他制御が正常に行われるか否かをテストし、製品の信頼
性を確認しておく必要がある。

【０００６】この場合、上記のような排他制御を正常に
行うことができるか否かの最も厳格なテスト条件は、各
プロセッサが共有資源を同時にアクセスする場合であ
る。

【０００７】しかしながら、上記公報に提案されている
従来技術にあっては、解析対象とする特定の異常状態が
発生するのを待って各プロセッサにおけるプログラムの
実行を中断させるものであるため、この中断した時の主
記憶装置内の情報に基づいてプログラムのデバッグを行
うことは可能であるが、排他制御が正常に行われている
か否かを厳密にテストすることができない。すなわち、
この種のマルチプロセッサシステムにおいては、各プロ
セッサにおけるプログラムの実行を同時に開始させたと
しても、各プログラムは独自の要求に従って共用情報資
源をアクセスしようとするので、アクセスタイミングは
全く非同期である。従って、特定の異常状態が発生する
のを待って各プログラムの実行を中断させたのでは、こ
の中断時のアクセスタイミングが全く同時であったか、
全く別であったか、あるいは極めて接近していたかは全
く不明である。よって、強制的に排他制御のテスト条件
を作り出し、排他制御が正常に行われるか否かを厳密に
テストすることができないという問題がある。

【０００８】本発明はこのような問題を解決しようとす
るものであり、その課題は排他制御が正常に行われるか
否かを厳密にテストすることができるマルチプロセッサ
システムのソフトウェアテスタを提供することである。

【０００９】

【課題を解決するための手段】上記課題を達成するため
に、本発明は、各プロセッサが実行するプログラムの中
断点を各プロセッサ毎に設定し指示する中断点設定手段
と、この中断点設定手段で設定された中断点でテスト対
象のプロセッサの全てがプログラムの実行を中断した条
件で中断解除を指示し、プログラムの実行を同時に再開
させる中断解除指示手段とを設け、前記情報資源に対す
る複数のプロセッサの同時使用環境を作成し、この同時
使用環境で情報資源への排他制御をテストするように構
成したものである。

【００１０】

【作用】上記手段によれば、各プロセッサが実行するプ
ログラムの中断点として、例えば共有の情報資源をアク
セスする処理ステップあるいはアドレスを各プロセッサ
毎に設定する。この後、テストの開始を指示する。する
と、各プロセッサはプログラムの実行を開始するが、中
断点設定手段によって設定された中断点に達すると、強
制的にプログラムの実行が中断させられる。そして、テ
スト対象のプロセッサの全てがプログラムの実行を中断
したならば、中断点以降のプログラムの実行が同時に指
示される。このプログラム実行の再開によって、共用の
情報資源を同時にアクセスする条件が強制的に作り出さ
れ、この条件で各プロセッサが同期して共用の情報資源
を同時にアクセスするようになる。これによって、排他
制御が正常に行われるか否かを厳密にテストすることが
できる。

【００１１】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。

【００１２】図１は実施例の全体構成を示す機能ブロッ
ク図、図２は中断点設定処理の説明フロ−図、図３は中
断解除制御処理の説明フロ−図である。

【００１３】図１において、１００は第１のプロセッ
サ、１１０は第２のプロセッサ、１２０は主記憶装置、
１３０は主記憶装置１２０内に位置し、第１第２のプロ
セッサ１００，１１０のそれぞれに組み込まれたプログ
ラム間で共用する共用領域であり、第１、第２のプロセ
ッサ１００，１１０および主記憶装置１２０によってマ
ルチプロセッサシステム１４０を構成している。

【００１４】３００は操作端末、４００はソフトウェア
テスタである。

【００１５】このソフトウェアテスタ４００は各プロセ
ッサ１００，１１０が実行するプログラムの中断点を各
プロセッサ毎に設定する中断点設定部４１０と、システ
ム内のプロセッサ１００，１１０がプログラムの実行を
中断した条件で中断解除を指示し、プログラムの実行を
再開させる中断解除指示部４２０とから構成されてい
る。

【００１６】５００は中断点設定部４１０で設定された
中断点でプログラムの実行を中断させると共に、各プロ
セッサ１００，１１０の中断事象を検出して中断解除指
示部４２０に通知し、中断解除指示部４２０からの指示
に基づいてプログラムの中断状態を解除する中断制御機
構であり、ソフトウェアテスタ４００とは別のソフトウ
ェアによって構成されている。

【００１７】以下、図２および図３を参照して排他制御
のテストを行う場合の動作について説明する。

【００１８】先ず、テスト作業者は、図２の説明フロ−
図のステップ１０００で示すごとく、各プロセッサ１０
０，１１０で動作するプログラムの同期を取るため、こ
れら中断対象のプロセッサ１００，１１０の名称、プロ
グラムを中断させる中断点を操作端末３００から入力
し、ソフトウェアテスタ４００に通知する。

【００１９】ここで、プログラムを中断させる中断点と
しては、例えば共有領域１３０をアクセスする処理ステ
ップあるいはアドレスを表すデ−タを各プロセッサ毎に
入力し設定する。また同時に、中断した後に再開させる
までの時間を表す中断解除遅延時間デ−タを操作端末３
００から入力し、ソフトウェアテスタ４００に指示す
る。このようにした設定されたプロセッサ名称、中断点
および中断解除遅延時間を表すデ−タは中断点設定部４
１０に登録される。

【００２０】そこで次に、中断点設定部４１０はステッ
プ１０１０で示すごとく、各プロセッサの名称および中
断点を表すデ−タを中断制御機構５００に通知する。さ
らに中断点設定部４１０は次のステップ１０２０で示す
ごとく、プロセッサ名称および中断解除遅延時間を表す
デ−タを中断解除指示部４２０に通知する。

【００２１】中断解除指示部４２０は次に図３のステッ
プ２０００で示すごとく、中断点設定部４１０から通知
されたプロセッサ名称および中断解除遅延時間を表すデ
−タを登録し保持する。

【００２２】テスト作業者は、中断対象となるプロセッ
サ１００，１１０の名称、中断点及び中断解除遅延時間
を表すデ−タを操作端末３００よりソフトウェアテスタ
４００に対して指定した後、プロセッサ１００，１１０
に組み込んだプログラムの実行を指示する。

【００２３】プログラムの実行により、各プロセッサ１
００，１１０で実行対象となる命令語のアドレスあるい
は処理ステップが中断点設定部４１０に設定し登録した
内容と一致した場合、中断制御機構５００はプロセッサ
１００，１１０のプログラムの実行を中断させる。

【００２４】これにより、プロセッサ１００，１１０の
プログラムの実行は中断されるが、この中断事象は中断
制御機構５００によって検出される。そこで、中断制御
機構５００はステップ２０１０で示すごとく、プロセッ
サ１００，１１０の中断事象とプログラム実行を中断し
たプロセッサ名称を中断解除指示部４２０に対して通知
する。

【００２５】そこで、中断解除指示部４２０はステップ
２０２０で示すごとく、中断対象のプロセッサ１００，
１１０が全てプログラムの実行を中断したか否かの判定
を行う。中断対象のプロセッサ１００，１１０が全て中
断していない場合、中断解除指示部４２０は未だ中断し
ていない中断対象プロセッサの中断通知を中断制御機構
５００から受けるまで待つ。以上、中断対象プロセッサ
１００，１１０が全て中断するまでステップ２０１０〜
２０２０の処理を繰り返す。

【００２６】次にステップ２０３０で示すごとく中断対
象プロセッサ１００，１１０の全てがプログラムの実行
を中断した場合、中断解除指示部４２０は中断制御機構
５００に対して、全てのプロセッサ１００，１１０の中
断状態を解除するよう指示する。この場合、中断解除遅
延時間が設定されている時は、中断解除指示部４２０は
設定された中断解除遅延時間が経過した後に中断解除指
示を行う。中断解除指示を受けた中断制御機構５００は
その指示に従って図４のタイムチャ−トに示すように、
中断状態となっているプロセッサ１００，１１０のプロ
グラムの実行を同時時刻ｔに再開させる。

【００２７】このプログラムの実行再開によって主記憶
装置１２０の共用領域１３０を同時にアクセスする環境
が強制的に作り出され、この条件で各プロセッサ１０
０，１１０が同期して共用領域１４０を同時にアクセス
するようになる。これによって、排他制御が正常に行わ
れるか否かを厳密にテストすることができる。

【００２８】この場合、中断解除遅延時間ｔｄとしてプ
ロセッサ１００にはｔｄ１，プロセッサ１１０にはｔｄ
２が設定されている時は、図４のタイムチャ−トに示す
ように、プロセッサ１００は中断解除指示部４２０によ
る中断解除指示があってからｔｄ１時間経過後にプログ
ラムの実行を再開し、プロセッサ１１０はｔｄ２時間経
過後にプログラムの実行を再開する。従って、この実施
例においては、プロセッサ１００，１１０のプログラム
を同一時刻で完全に同期させて再開させることができる
他、所望の時間だけずらせたタイミングで再開させるこ
とができる。

【００２９】これにより、各種のタイミング関係でプロ
セッサ１００，１１０の排他制御を容易にテストするこ
とができる。また、中断対象となるプロセッサをプロセ
ッサ名称によって自由に選択することができるので、プ
ロセッサが３台以上存在する場合は、その組み合わせを
自由に選択して排他制御テストを行うことができる。

【００３０】なお、上記実施例においてマルチプロセッ
サ１４０は密結合型の構成を例に挙げて示したが、本発
明は粗結合型のマルチプロセッサシステムについても同
様に適用することができる。

【００３１】また、プロセッサの数は２台の場合を例示
したが、３台以上の場合についても同様に適用すること
ができる。

【００３２】また、実施例においては、プロセッサ名称
を設定するようにしているが、プロセッサの数が２台の
場合は不要である。

【００３３】

【発明の効果】以上説明したように本発明は、複数のプ
ロセッサから構成されたマルチプロセッサシステムにお
いて各プロセッサが実行するプログラムの中断点を各プ
ロセッサ毎に設定し指示する中断点設定手段と、この中
断点設定手段で設定された中断点でテスト対象のプロセ
ッサの全てがプログラムの実行を中断した条件で中断解
除を指示し、プログラムの実行を同時に再開させる中断
指示解除手段とを設け、主記憶装置などの情報資源に対
する複数のプロセッサの同時使用環境を作成し、この同
時使用環境で情報資源への排他制御をテストするように
構成したため、排他制御が正常に行われるか否かを厳密
に、しかも容易にテストすることができる。この結果、
信頼性の高いマルチプロセッサシステムを利用者に提供
することができる。

【図面の簡単な説明】

【図１】本発明の一実施例の全体構成を示す機能ブロッ
ク図である。

【図２】実施例における中断点設定処理の手順を示す説
明フロ−図である。

【図３】実施例における中断解除指示処理の手順を示す
説明フロ−図である。

【図４】実施例における主記憶装置共有領域へのプロセ
ッサのアクセスタイミングを説明するためのタイムチャ
−トである。

【符号の説明】

１００ 第１のプロセッサ １１０ 第２のプロセッサ １２０ 主記憶装置 １３０ 共用領域 １４０ マルチプロセッサシステム ３００ 操作端末 ４００ ソフトウェアテスタ ４１０ 中断点設定部 ４２０ 中断解除指示部 ５００ 中断制御機構

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野村 祐治 神奈川県横浜市戸塚区戸塚町5030番地 株 式会社日立製作所ソフトウエア開発本部内

Claims (1)

1. 【特許請求の範囲】 【請求項１】 主記憶装置などの情報資源を共用する複
   数のプロセッサから構成されるマルチプロセッサシステ
   ムにおける前記情報資源への排他制御が正常に行われる
   か否かをテストするマルチプロセッサシステムのソフト
   ウェアテスタであって、各プロセッサが実行するプログ
   ラムの中断点を各プロセッサ毎に設定し指示する中断点
   設定手段と、この中断点設定手段で設定された中断点で
   テスト対象のプロセッサの全てがプログラムの実行を中
   断した条件で中断解除を指示し、プログラムの実行を同
   時に再開させる中断解除指示手段とを設け、前記情報資
   源に対する複数のプロセッサの同時使用環境を作成し、
   この同時使用環境で情報資源への排他制御をテストする
   ことを特徴とするマルチプロセッサシステムのソフトウ
   ェアテスタ。