JPH06149762A - 計算機システムの競合動作試験方式 - Google Patents
計算機システムの競合動作試験方式Info
- Publication number
- JPH06149762A JPH06149762A JP4299967A JP29996792A JPH06149762A JP H06149762 A JPH06149762 A JP H06149762A JP 4299967 A JP4299967 A JP 4299967A JP 29996792 A JP29996792 A JP 29996792A JP H06149762 A JPH06149762 A JP H06149762A
- Authority
- JP
- Japan
- Prior art keywords
- test
- time
- processors
- contention
- competition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 多重プロセッサ計算機システムの共有装置に
対する競合動作試験を、短時間に効率良く高精度に実施
可能特する。 【構成】 競合試験は、まず、試験プログラム１０２に
与える初期の競合時間設定データ１０１を用い、試験プ
ログラム１０２を計算機システム１０３内の複数のプロ
セッサにより、１回目の試験を実行させることにより開
始される。この１回目の試験時、計算機システム１０３
に内蔵されている競合時間の監視装置１０４は、共有装
置の動作状態を監視し、その結果を競合時間測定値１０
５として読み出す。この競合時間測定値１０５は、共有
装置が複数のプロセッサからアクセスされた時刻の時間
差の測定値であり、前記時間差を吸収することのできる
競合発生の競合時間設定データ１０６に生成される。試
験プログラム１０２は、前述の競合発生の競合時間設定
データ１０６を用いて、２回目の競合試験を実行する。
これにより、１回目で実行した時の競合のタイミングの
差が吸収され、２回目の実行で確実な共有装置に対する
競合を発生させることができる。
対する競合動作試験を、短時間に効率良く高精度に実施
可能特する。 【構成】 競合試験は、まず、試験プログラム１０２に
与える初期の競合時間設定データ１０１を用い、試験プ
ログラム１０２を計算機システム１０３内の複数のプロ
セッサにより、１回目の試験を実行させることにより開
始される。この１回目の試験時、計算機システム１０３
に内蔵されている競合時間の監視装置１０４は、共有装
置の動作状態を監視し、その結果を競合時間測定値１０
５として読み出す。この競合時間測定値１０５は、共有
装置が複数のプロセッサからアクセスされた時刻の時間
差の測定値であり、前記時間差を吸収することのできる
競合発生の競合時間設定データ１０６に生成される。試
験プログラム１０２は、前述の競合発生の競合時間設定
データ１０６を用いて、２回目の競合試験を実行する。
これにより、１回目で実行した時の競合のタイミングの
差が吸収され、２回目の実行で確実な共有装置に対する
競合を発生させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、多重プロセッサ構成の
計算機システムの競合動作試験方式に係り、特に、複数
プロセッサに共有されるされる装置に対するアクセス要
求が競合する状態を容易に作り出して、その環境下で効
率良く試験を行うことのできる計算機システムの競合動
作試験方式に関する。
計算機システムの競合動作試験方式に係り、特に、複数
プロセッサに共有されるされる装置に対するアクセス要
求が競合する状態を容易に作り出して、その環境下で効
率良く試験を行うことのできる計算機システムの競合動
作試験方式に関する。
【０００２】
【従来の技術】一般に、ベクトルプロセッサ、多重処理
プロセッサ等の計算機システムは、複数個のプロセッサ
が別個の処理を実行する際に、これらのプロセッサが共
有する装置、例えば、共有のメモリ装置等をアクセスす
る。その場合、２以上のプロセッサのアクセス動作が競
合することがある。
プロセッサ等の計算機システムは、複数個のプロセッサ
が別個の処理を実行する際に、これらのプロセッサが共
有する装置、例えば、共有のメモリ装置等をアクセスす
る。その場合、２以上のプロセッサのアクセス動作が競
合することがある。
【０００３】このようなアクセスの競合に対する試験を
行う必要があるが、従来、競合を生じさせるタイミング
等の問題から複数プロセッサによる競合動作試験を自動
的に行うことは困難であった。
行う必要があるが、従来、競合を生じさせるタイミング
等の問題から複数プロセッサによる競合動作試験を自動
的に行うことは困難であった。
【０００４】この種の計算機システムの競合動作試験に
関する従来技術として、例えば、特開昭６０−６３６４
２号公報等に記載された技術が知られている。
関する従来技術として、例えば、特開昭６０−６３６４
２号公報等に記載された技術が知られている。
【０００５】この従来技術は、２以上のプロセッサのそ
れぞれに試験プログラムを実行させ、各プロセッサにそ
の動作を監視させて、その結果によりオペレータが確か
に競合動作が生じていることを判定する方法である。す
なわち、この従来技術は、計算機システムに処理要求の
競合状況を表示する競合表示レジスタを備えた競合表示
回路を設け、競合試験時に競合表示レジスタの内容によ
りオペレータが競合動作発生状況を識別し、その競合動
作試験の結果の正否を判定するというものである。従っ
て、この試験方法は、長時間をかけて試験を行わなけれ
ば、複数のプロセッサからの共有装置への各処理要求が
競合しないものである。
れぞれに試験プログラムを実行させ、各プロセッサにそ
の動作を監視させて、その結果によりオペレータが確か
に競合動作が生じていることを判定する方法である。す
なわち、この従来技術は、計算機システムに処理要求の
競合状況を表示する競合表示レジスタを備えた競合表示
回路を設け、競合試験時に競合表示レジスタの内容によ
りオペレータが競合動作発生状況を識別し、その競合動
作試験の結果の正否を判定するというものである。従っ
て、この試験方法は、長時間をかけて試験を行わなけれ
ば、複数のプロセッサからの共有装置への各処理要求が
競合しないものである。
【０００６】
【発明が解決しようとする課題】前述した従来技術は、
複数のプロセッサに試験プログラムを実行させ、その動
作状態を競合表示回路により表示させてオペレータに監
視させているので、計算機システムの競合動作試験の正
否を判定するために、競合表示レジスタを監視するオペ
レータの存在が必要であり、また、オペレータが競合動
作試験の結果の正否を判定しているため、試験の結果に
毎回異なる現象が生じ、競合動作試験の精度が低下する
という問題点を有している。
複数のプロセッサに試験プログラムを実行させ、その動
作状態を競合表示回路により表示させてオペレータに監
視させているので、計算機システムの競合動作試験の正
否を判定するために、競合表示レジスタを監視するオペ
レータの存在が必要であり、また、オペレータが競合動
作試験の結果の正否を判定しているため、試験の結果に
毎回異なる現象が生じ、競合動作試験の精度が低下する
という問題点を有している。
【０００７】また、前述した従来技術は、競合動作が発
生した状況を単に報告するだけであるため、競合動作を
常に一定時間内に発生させ、これを報告させることがで
きず、しかも、毎回異なるタイミングで発生するので、
効率良く競合試験を行うことができないという問題点を
有している。
生した状況を単に報告するだけであるため、競合動作を
常に一定時間内に発生させ、これを報告させることがで
きず、しかも、毎回異なるタイミングで発生するので、
効率良く競合試験を行うことができないという問題点を
有している。
【０００８】前述のように、従来技術は、試験精度の点
における配慮が不足しており、かつ、オペレータが競合
動作試験終了の判定を行っていたため、毎回同じ試験結
果を得ることができず、信頼度の高い競合試験を行うこ
とができないという問題点を有している。
における配慮が不足しており、かつ、オペレータが競合
動作試験終了の判定を行っていたため、毎回同じ試験結
果を得ることができず、信頼度の高い競合試験を行うこ
とができないという問題点を有している。
【０００９】本発明の目的は、前記従来技術の問題点を
解決し、短時間の間に確実に競合動作を発生させること
ができ、効率良く、かつ、高精度、高信頼度の競合動作
試験を行うことのできる計算機システムの競合動作試験
方式を提供することにある。
解決し、短時間の間に確実に競合動作を発生させること
ができ、効率良く、かつ、高精度、高信頼度の競合動作
試験を行うことのできる計算機システムの競合動作試験
方式を提供することにある。
【００１０】
【課題を解決するための手段】本発明によれば前記目的
は、複数のプロセッサからの共有装置に対するアクセス
要求の動作状況を監視する監視装置を設け、メインとな
るプロセッサが、サブとなるプロセッサに対して試験プ
ログラムを起動させると共に、自らも試験プログラムを
起動して、特定の命令を発行することにより前記監視装
置の試験プログラムを起動させ、該監視装置に、共有装
置に対する動作状況の監視開始命令を発行して、各プロ
セッサからのアクセス要求を共有装置上で競合させるよ
うにすることにより達成される。
は、複数のプロセッサからの共有装置に対するアクセス
要求の動作状況を監視する監視装置を設け、メインとな
るプロセッサが、サブとなるプロセッサに対して試験プ
ログラムを起動させると共に、自らも試験プログラムを
起動して、特定の命令を発行することにより前記監視装
置の試験プログラムを起動させ、該監視装置に、共有装
置に対する動作状況の監視開始命令を発行して、各プロ
セッサからのアクセス要求を共有装置上で競合させるよ
うにすることにより達成される。
【００１１】また、前記目的は、監視装置に、複数のプ
ロセッサからのアクセス要求が共有装置上でどのような
動作を行ったかを監視する処理ルーチンを設け、複数の
プロセッサのうちのメインとなるプロセッサからの特定
の命令が発行されることにより、監視装置が、前記処理
ルーチンを起動して、共有装置の動作状況の監視を実行
するようにすることにより達成される。
ロセッサからのアクセス要求が共有装置上でどのような
動作を行ったかを監視する処理ルーチンを設け、複数の
プロセッサのうちのメインとなるプロセッサからの特定
の命令が発行されることにより、監視装置が、前記処理
ルーチンを起動して、共有装置の動作状況の監視を実行
するようにすることにより達成される。
【００１２】さらに、前記目的は、監視装置が、共有装
置からの動作状況を受け取り、メインとなるプロセッサ
からの特定の命令によって動作状況を試験プログラムに
転送し、特定の命令によって監視を終了するようにし、
メインとなるプロセッサの試験プログラムが、監視装置
からの動作状況の報告により、共有装置の動作状況を把
握し、メインプロセッサ及びサブプロセッサからのアク
セス要求の時間的差を検出し、この検出結果に基づい
て、各プロセッサからの共有装置へのアクセス要求を試
験プログラムで制御することにより、競合環境を作り出
して試験を行うようにすることにより達成される。
置からの動作状況を受け取り、メインとなるプロセッサ
からの特定の命令によって動作状況を試験プログラムに
転送し、特定の命令によって監視を終了するようにし、
メインとなるプロセッサの試験プログラムが、監視装置
からの動作状況の報告により、共有装置の動作状況を把
握し、メインプロセッサ及びサブプロセッサからのアク
セス要求の時間的差を検出し、この検出結果に基づい
て、各プロセッサからの共有装置へのアクセス要求を試
験プログラムで制御することにより、競合環境を作り出
して試験を行うようにすることにより達成される。
【００１３】
【作用】本発明は、試験プログラムからの特定の命令に
よって、複数のプロセッサから共有装置に対するアクセ
ス要求のタイミングを採取する監視装置を起動し、監視
装置により採取された共有装置へのアクセス要求のタイ
ミングを採取させ、試験プログラムが、採取された動作
状況の情報から各プロセッサからの共有装置へのアクセ
ス要求のタイミングの差を測定し、複数のプロセッサか
ら共有装置へのアクセス要求を同期化させている。
よって、複数のプロセッサから共有装置に対するアクセ
ス要求のタイミングを採取する監視装置を起動し、監視
装置により採取された共有装置へのアクセス要求のタイ
ミングを採取させ、試験プログラムが、採取された動作
状況の情報から各プロセッサからの共有装置へのアクセ
ス要求のタイミングの差を測定し、複数のプロセッサか
ら共有装置へのアクセス要求を同期化させている。
【００１４】このため、本発明は、オペレータが競合動
作の発生を判定することなく、監視装置が自動的に判定
することができるので、競合動作を短時間に発生させる
ことが可能であり、高精度で、効率のよい競合試験を行
うことができる。
作の発生を判定することなく、監視装置が自動的に判定
することができるので、競合動作を短時間に発生させる
ことが可能であり、高精度で、効率のよい競合試験を行
うことができる。
【００１５】
【実施例】以下、本発明による計算機システムの競合動
作試験方式の一実施例を図面により詳細に説明する。
作試験方式の一実施例を図面により詳細に説明する。
【００１６】図１は本発明の一実施例による競合試験の
概要を説明する図、図２は本発明の一実施例による計算
機システムの構成を示すブロック図、図３は競合時間測
定の方法を説明する図、図４は本発明の一実施例による
競合試験の動作を説明するフローチャートである。図
１、図２において、１０１は初期競合時間設定データ、
１０２は試験プログラム、１０３は計算機システム、１
０４は競合時間の監視装置、１０５は競合時間測定値、
１０６は競合発生の競合時間設定データ、２１０、２１
１は命令プロセッサ、２２０、２２１はＩ／Ｏプロセッ
サ、２３０はサービスプロセッサ、２４０は記憶制御ユ
ニット、２４１は競合時間の監視装置、２５０は主記憶
装置である。
概要を説明する図、図２は本発明の一実施例による計算
機システムの構成を示すブロック図、図３は競合時間測
定の方法を説明する図、図４は本発明の一実施例による
競合試験の動作を説明するフローチャートである。図
１、図２において、１０１は初期競合時間設定データ、
１０２は試験プログラム、１０３は計算機システム、１
０４は競合時間の監視装置、１０５は競合時間測定値、
１０６は競合発生の競合時間設定データ、２１０、２１
１は命令プロセッサ、２２０、２２１はＩ／Ｏプロセッ
サ、２３０はサービスプロセッサ、２４０は記憶制御ユ
ニット、２４１は競合時間の監視装置、２５０は主記憶
装置である。
【００１７】まず、図１を参照して本発明の一実施例に
よる競合試験方法の概要を説明する。図１において、計
算機システム１０３は、後述するように、複数のプロセ
ッサとこれらのプロセッサから共通にアクセスされる共
有装置とを備えて構成されている。
よる競合試験方法の概要を説明する。図１において、計
算機システム１０３は、後述するように、複数のプロセ
ッサとこれらのプロセッサから共通にアクセスされる共
有装置とを備えて構成されている。
【００１８】このような計算機システム１０３の共有装
置に対する複数のプロセッサからの競合試験は、まず、
試験プログラム１０２に与える初期の競合時間設定デー
タ１０１を用い、試験プログラム１０２を計算機システ
ム１０３内の複数のプロセッサによって、１回目の試験
実行させることにより開始される。
置に対する複数のプロセッサからの競合試験は、まず、
試験プログラム１０２に与える初期の競合時間設定デー
タ１０１を用い、試験プログラム１０２を計算機システ
ム１０３内の複数のプロセッサによって、１回目の試験
実行させることにより開始される。
【００１９】この１回目の試験時、計算機システム１０
３に内蔵されている競合時間の監視装置１０４は、共有
装置の動作状態を監視し、その結果を競合時間測定値１
０５として読み出す。この競合時間測定値１０５は、共
有装置が複数のプロセッサからアクセスされた時刻の時
間差の測定値であり、初期の競合時間設定データ１０１
と同じ形式の、前記時間差を吸収することのできる競合
発生の競合時間設定データ１０６に生成される。
３に内蔵されている競合時間の監視装置１０４は、共有
装置の動作状態を監視し、その結果を競合時間測定値１
０５として読み出す。この競合時間測定値１０５は、共
有装置が複数のプロセッサからアクセスされた時刻の時
間差の測定値であり、初期の競合時間設定データ１０１
と同じ形式の、前記時間差を吸収することのできる競合
発生の競合時間設定データ１０６に生成される。
【００２０】試験プログラム１０２は、前述の競合発生
の競合時間設定データ１０６を用いて、２回目の競合試
験を実行する。この場合、１回目で実行した時の信号線
のタイミングの差が吸収され、２回目の実行で確実な共
有装置に対する競合を発生させることができる。
の競合時間設定データ１０６を用いて、２回目の競合試
験を実行する。この場合、１回目で実行した時の信号線
のタイミングの差が吸収され、２回目の実行で確実な共
有装置に対する競合を発生させることができる。
【００２１】前述において、競合時間設定データ１０１
は、試験プログラム１０２に与えるダミー命令の実行回
数、命令の実行開始時間等を持ち、対象となる信号線、
すなわち、試験実行中の複数のプロセッサからのアクセ
ス信号線の競合を発生させるためのデータとなるが、１
回目の試験実行時の値は、競合時間を測定するために使
用する初期値であり、信号線の競合が期待したタイミン
グで発生することは偶然にしかありえない。
は、試験プログラム１０２に与えるダミー命令の実行回
数、命令の実行開始時間等を持ち、対象となる信号線、
すなわち、試験実行中の複数のプロセッサからのアクセ
ス信号線の競合を発生させるためのデータとなるが、１
回目の試験実行時の値は、競合時間を測定するために使
用する初期値であり、信号線の競合が期待したタイミン
グで発生することは偶然にしかありえない。
【００２２】競合時間の監視装置１０４は、このときの
信号線の競合発生までの時間を測定し、その競合時間測
定値１０５を使用し、ダミー命令列の実行回数、命令の
実行開始時間等を指定する競合発生の競合時間設定デー
タ１０６を生成する。計算機システム１０３内の複数の
プロセッサは、この競合時間設定データ１０６を使用し
た試験プログラム１０２を実行する。これにより、共有
装置に対する競合を期待したタイミングで確実に生じさ
せることができる。
信号線の競合発生までの時間を測定し、その競合時間測
定値１０５を使用し、ダミー命令列の実行回数、命令の
実行開始時間等を指定する競合発生の競合時間設定デー
タ１０６を生成する。計算機システム１０３内の複数の
プロセッサは、この競合時間設定データ１０６を使用し
た試験プログラム１０２を実行する。これにより、共有
装置に対する競合を期待したタイミングで確実に生じさ
せることができる。
【００２３】なお、前述において、１回目の試験の実行
で得られた結果の競合時間測定値１０５が、すでに信号
線の競合が発生していることを示している場合、２回目
の試験の実行を行う必要はない。
で得られた結果の競合時間測定値１０５が、すでに信号
線の競合が発生していることを示している場合、２回目
の試験の実行を行う必要はない。
【００２４】前述した本発明の一実施例による競合試験
の対象となる計算機システム１０３は、例えば、図２に
示すように、命令プロセッサ２１０、２１１、Ｉ／Ｏプ
ロセッサ２２０、２２１、サービスプロセッサ２３０の
複数のプロセッサと、これらのプロセッサから共通にア
クセスされる主記憶装置２５０と、記憶制御ユニット２
４０とを備えて構成されている。そして、競合時間の監
視装置１０４は、各プロセッサ、資源の中心となる記憶
制御ユニット２４０内に設けられている。
の対象となる計算機システム１０３は、例えば、図２に
示すように、命令プロセッサ２１０、２１１、Ｉ／Ｏプ
ロセッサ２２０、２２１、サービスプロセッサ２３０の
複数のプロセッサと、これらのプロセッサから共通にア
クセスされる主記憶装置２５０と、記憶制御ユニット２
４０とを備えて構成されている。そして、競合時間の監
視装置１０４は、各プロセッサ、資源の中心となる記憶
制御ユニット２４０内に設けられている。
【００２５】前述したように構成される計算機システム
において、いま、試験プログラム１０２が試験する競合
発生場所を、図２の命令プロセッサ２１０のデータ転送
要求信号２６０と、命令プロセッサ２１１のデータ転送
要求信号２６１とし、それぞれ信号線Ｓ０、Ｓ１とす
る。
において、いま、試験プログラム１０２が試験する競合
発生場所を、図２の命令プロセッサ２１０のデータ転送
要求信号２６０と、命令プロセッサ２１１のデータ転送
要求信号２６１とし、それぞれ信号線Ｓ０、Ｓ１とす
る。
【００２６】試験開始後、競合時間の監視装置１０４
は、試験プログラム１０２によって指定された監視対象
信号線Ｓ０、Ｓ１を監視し、計算機システム１０３の実
行サイクルに対応した信号を各プロセッサからの信号線
Ｓ０、Ｓ１より採取する。これにより、例えば、図３に
示すような結果を得ることができる。
は、試験プログラム１０２によって指定された監視対象
信号線Ｓ０、Ｓ１を監視し、計算機システム１０３の実
行サイクルに対応した信号を各プロセッサからの信号線
Ｓ０、Ｓ１より採取する。これにより、例えば、図３に
示すような結果を得ることができる。
【００２７】すなわち、この例では、信号線Ｓ０に、Ｔ
１よりＴ３までデータ転送要求があり、信号線Ｓ１に、
Ｔ３よりＴ６までデータ転送要求があったことになる。
そして、競合開始時間の差がｔ０で２サイクル、競合発
生時間がｔ１で１サイクル、競合終了時間の差がｔ２で
３サイクルとなっている。
１よりＴ３までデータ転送要求があり、信号線Ｓ１に、
Ｔ３よりＴ６までデータ転送要求があったことになる。
そして、競合開始時間の差がｔ０で２サイクル、競合発
生時間がｔ１で１サイクル、競合終了時間の差がｔ２で
３サイクルとなっている。
【００２８】この監視結果により、ｔ０の差を０となる
ように設定すれば、データ転送要求を同時に発生させ、
競合を生じさせることができる。これらの競合時間測定
値は、試験プログラム内に読み込まれ、対象となる競合
発生条件を満たした試験プログラムの命令による試験を
実行することができ、これにより、対象となる競合動作
を発生させその試験を行うことが可能となる。
ように設定すれば、データ転送要求を同時に発生させ、
競合を生じさせることができる。これらの競合時間測定
値は、試験プログラム内に読み込まれ、対象となる競合
発生条件を満たした試験プログラムの命令による試験を
実行することができ、これにより、対象となる競合動作
を発生させその試験を行うことが可能となる。
【００２９】なお、前述においては、信号線Ｓ０、Ｓ１
のタイミングを同一とした競合試験を行うとしたが、本
発明は、このような試験以外にも、タイミングの差を設
定して試験プログラムを実行し同一タイミング以外の試
験を行うようにすることもできる。
のタイミングを同一とした競合試験を行うとしたが、本
発明は、このような試験以外にも、タイミングの差を設
定して試験プログラムを実行し同一タイミング以外の試
験を行うようにすることもできる。
【００３０】次に、図４に示すフローを参照して、本発
明の一実施例による競合試験の動作を説明する。
明の一実施例による競合試験の動作を説明する。
【００３１】（１）まず、競合を発生させる信号を選択
し、ダミー命令の数、実行開始時間を指定する初期の競
合時間設定データを試験プログラム内に設定して、複数
のプロセッサに試験命令列を与える（ステップ４１０、
４１１）。
し、ダミー命令の数、実行開始時間を指定する初期の競
合時間設定データを試験プログラム内に設定して、複数
のプロセッサに試験命令列を与える（ステップ４１０、
４１１）。
【００３２】（２）メインとなるプロセッサは、サブと
なるプロセッサに対して試験プログラムを起動させると
共に、自らも試験プログラムを起動して、特定の命令を
発行することにより前記監視装置の試験プログラムを起
動させ、該監視装置に、共有装置に対する動作状況の監
視開始命令を発行する。そして、試験命令列を実行して
１回目の競合試験を実行する。なお、メインとなるプロ
セッサは、競合試験のための命令列を実行する複数のプ
ロセッサの１つを選択して、任意に決定される（ステッ
プ４１２）。
なるプロセッサに対して試験プログラムを起動させると
共に、自らも試験プログラムを起動して、特定の命令を
発行することにより前記監視装置の試験プログラムを起
動させ、該監視装置に、共有装置に対する動作状況の監
視開始命令を発行する。そして、試験命令列を実行して
１回目の競合試験を実行する。なお、メインとなるプロ
セッサは、競合試験のための命令列を実行する複数のプ
ロセッサの１つを選択して、任意に決定される（ステッ
プ４１２）。
【００３３】（３）ステップ４１２の試験命令列の実行
の結果、エラーが発生しているか否かをチェックし、エ
ラーが発生している場合、そのエラーが、共有装置に対
する競合により発生したエラーを含むなんらかのエラー
が発生したものとして、エラーメッセージを出力して、
試験を終了する（ステップ４１３、４１４）。
の結果、エラーが発生しているか否かをチェックし、エ
ラーが発生している場合、そのエラーが、共有装置に対
する競合により発生したエラーを含むなんらかのエラー
が発生したものとして、エラーメッセージを出力して、
試験を終了する（ステップ４１３、４１４）。
【００３４】（４）ステップ４１３のチェックの結果、
エラーが発生していない場合、競合時間測定値を読み込
み、競合が発生していたか否かをチェックする。競合が
発生していた場合、競合が発生し、かつ、試験が正常に
実行されたとして、試験を終了する（ステップ４１５、
４１６）。
エラーが発生していない場合、競合時間測定値を読み込
み、競合が発生していたか否かをチェックする。競合が
発生していた場合、競合が発生し、かつ、試験が正常に
実行されたとして、試験を終了する（ステップ４１５、
４１６）。
【００３５】（５）ステップ４１６のチェックで、期待
した競合が発生していなかった場合、ステップ４１５読
み込まれた競合時間測定値に基づいて、ダミー命令の
数、実行開始時間を指定する競合発生の競合時間設定デ
ータを生成し、試験プログラム内に生成された競合時間
設定データを設定する（ステップ４１７、４１８）。
した競合が発生していなかった場合、ステップ４１５読
み込まれた競合時間測定値に基づいて、ダミー命令の
数、実行開始時間を指定する競合発生の競合時間設定デ
ータを生成し、試験プログラム内に生成された競合時間
設定データを設定する（ステップ４１７、４１８）。
【００３６】（６）各プロセッサは、競合発生の競合時
間設定データが設定された試験命令列を、ステップ４１
２の実行の場合と同様に実行する（ステップ４１９）。
間設定データが設定された試験命令列を、ステップ４１
２の実行の場合と同様に実行する（ステップ４１９）。
【００３７】（７）ステップ４１９の試験命令列の実行
の結果、エラーが発生しているか否かをチェックし、エ
ラーが発生している場合、そのエラーが、共有装置に対
する競合により発生したエラーを含むなんらかのエラー
が発生したものとして、エラーメッセージを出力して、
試験を終了する（ステップ４２０、４１４）。
の結果、エラーが発生しているか否かをチェックし、エ
ラーが発生している場合、そのエラーが、共有装置に対
する競合により発生したエラーを含むなんらかのエラー
が発生したものとして、エラーメッセージを出力して、
試験を終了する（ステップ４２０、４１４）。
【００３８】（８）ステップ４２０のチェックの結果、
エラーが発生していない場合、競合が発生し、かつ、試
験が正常に実行されたとして、試験を終了する。
エラーが発生していない場合、競合が発生し、かつ、試
験が正常に実行されたとして、試験を終了する。
【００３９】前述において、設定される初期の競合時間
設定データ、競合発生の競合時間設定データは、主にダ
ミー命令の数、命令の実行開始時間であり、試験命令列
の実行時に、その回数、時間を用いて競合発生のタイミ
ングを指定するためのものであるが、このデータは、計
算機システムの内部に設けられる動作タイミングを制御
する装置により設定するようにすることもできる。ま
た、前述した競合試験は、実際には、複数回繰り返して
実行される。
設定データ、競合発生の競合時間設定データは、主にダ
ミー命令の数、命令の実行開始時間であり、試験命令列
の実行時に、その回数、時間を用いて競合発生のタイミ
ングを指定するためのものであるが、このデータは、計
算機システムの内部に設けられる動作タイミングを制御
する装置により設定するようにすることもできる。ま
た、前述した競合試験は、実際には、複数回繰り返して
実行される。
【００４０】前述した本発明の一実施例によれば、監視
装置により複数プロセッサからの共有装置へのアクセス
要求のタイミングを採取し、そのタイミングの差を試験
プログラムに反映させることができるので、多重プロセ
ッサ計算機システムにおける共有装置に対する競合動作
試験を効率良く、高い信頼性を持って行うことができ、
これにより、多重プロセッサ計算機システムの品質向上
を図ることができる。
装置により複数プロセッサからの共有装置へのアクセス
要求のタイミングを採取し、そのタイミングの差を試験
プログラムに反映させることができるので、多重プロセ
ッサ計算機システムにおける共有装置に対する競合動作
試験を効率良く、高い信頼性を持って行うことができ、
これにより、多重プロセッサ計算機システムの品質向上
を図ることができる。
【００４１】
【発明の効果】以上説明したように本発明によれば、短
時間の間に確実に競合動作を発生させることができ、効
率良く、かつ、高精度、高信頼度で共有装置に対する競
合動作試験を行うことができる。
時間の間に確実に競合動作を発生させることができ、効
率良く、かつ、高精度、高信頼度で共有装置に対する競
合動作試験を行うことができる。
【図１】本発明の一実施例による競合試験の概要を説明
する図である。
する図である。
【図２】本発明の一実施例による計算機システムの構成
を示すブロック図である。
を示すブロック図である。
【図３】競合時間測定の方法を説明する図である。
【図４】本発明の一実施例による競合試験の動作を説明
するフローチャートである。
するフローチャートである。
１０１ 初期競合時間設定データ １０２ 試験プログラム １０３ 計算機システム １０４ 競合時間の監視装置 １０５ 競合時間測定値 １０６ 競合発生の競合時間設定データ ２１０、２１１ 命令プロセッサ ２２０、２２１ Ｉ／Ｏプロセッサ ２３０ サービスプロセッサ ２４０ 記憶制御ユニット ２４１ 競合時間の監視装置 ２５０ 主記憶装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡江 政博 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 近藤 邦朗 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内
Claims (3)
- 【請求項１】 複数のプロセッサとこれらのプロセッサ
により共有される共有装置とを備える計算機システムの
競合動作試験方式において、前記共有装置に対する競合
状況の監視を行う監視装置を備え、複数のプロセッサが
試験プログラムを実行することにより前記共有装置に対
してアクセス要求を行い、前記監視装置から得られた競
合状況の情報に基づいて、各プロセッサから共有装置に
対するアクセス要求を同期化させた後、複数のプロセッ
サが再度試験プログラムを実行することにより、前記共
有装置に対するアクセス要求の競合動作を発生させるこ
とを特徴とする計算機システムの競合動作試験方式。 - 【請求項２】 前記監視装置は、前記試験プログラムを
実行する複数のプロセッサの中のメインとなるプロセッ
サからの命令によって、各プロセッサから共有装置への
アクセスタイミングを監視し、そのタイミング差を測定
することを特徴とする請求項１記載の計算機システムの
競合動作試験方式。 - 【請求項３】 前記各プロセッサからの共有装置に対す
るアクセス要求の同期化は、前記試験プログラムに、ダ
ミー命令の実行回数、命令の実行開始時間を設定するこ
とにより行われることを特徴とする請求項１または２記
載の計算機システムの競合動作試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299967A JPH06149762A (ja) | 1992-11-10 | 1992-11-10 | 計算機システムの競合動作試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299967A JPH06149762A (ja) | 1992-11-10 | 1992-11-10 | 計算機システムの競合動作試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06149762A true JPH06149762A (ja) | 1994-05-31 |
Family
ID=17879142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4299967A Pending JPH06149762A (ja) | 1992-11-10 | 1992-11-10 | 計算機システムの競合動作試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06149762A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0830481A (ja) * | 1994-07-19 | 1996-02-02 | Nec Commun Syst Ltd | 競合動作試験方式 |
| JP2012043083A (ja) * | 2010-08-17 | 2012-03-01 | Fujitsu Ltd | 競合試験装置 |
| JP2015041282A (ja) * | 2013-08-22 | 2015-03-02 | 富士通株式会社 | 情報処理装置及び情報処理装置の試験方法 |
| US9547568B2 (en) | 2013-01-31 | 2017-01-17 | Socionext Inc. | Method and apparatus for verifying circuit design |
-
1992
- 1992-11-10 JP JP4299967A patent/JPH06149762A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0830481A (ja) * | 1994-07-19 | 1996-02-02 | Nec Commun Syst Ltd | 競合動作試験方式 |
| JP2012043083A (ja) * | 2010-08-17 | 2012-03-01 | Fujitsu Ltd | 競合試験装置 |
| US9547568B2 (en) | 2013-01-31 | 2017-01-17 | Socionext Inc. | Method and apparatus for verifying circuit design |
| JP2015041282A (ja) * | 2013-08-22 | 2015-03-02 | 富士通株式会社 | 情報処理装置及び情報処理装置の試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5265240A (en) | Channel measurement method and means | |
| EP0084431A2 (en) | Monitoring computer systems | |
| JPH01269151A (ja) | 多重プロセツサシステム試験方法 | |
| RU2137182C1 (ru) | Выполнение инструкции обработки данных | |
| US5875320A (en) | System and method for synchronizing plural processor clocks in a multiprocessor system | |
| CN106919462B (zh) | 一种生成处理器故障记录的方法及装置 | |
| US5684947A (en) | Performance evaluation method and device thereof for a parallel computer | |
| JP2003122599A (ja) | 計算機システムおよび計算機システムにおけるプログラム実行監視方法 | |
| EP0530816A2 (en) | Microprocessor with cache memory and trace analyzer therefor | |
| US5404499A (en) | Semi-automatic program execution error detection | |
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| JP3381756B2 (ja) | 並列プロセッサシステム | |
| JP2550708B2 (ja) | デバッグ方式 | |
| JPS6111855A (ja) | デ−タ処理装置の機能診断方式 | |
| JP2006185365A (ja) | 半導体装置およびデバッグ方法 | |
| JPH052500A (ja) | マルチプロセツサシステムのソフトウエアテスタ | |
| JPH03204735A (ja) | 競合動作試験方式 | |
| CN120929211A (zh) | 中断检查器的例化方法、装置、设备、介质及程序 | |
| JPH03158936A (ja) | プログラムのテスト方法 | |
| JPH02244254A (ja) | 競合動作試験方式 | |
| JPH011041A (ja) | 障害早期検出方式 | |
| JPS5833631B2 (ja) | デ−タ処理システム | |
| JPH08297644A (ja) | 計算機システムの競合動作試験方式 | |
| JPH0149975B2 (ja) | ||
| JPS6146535A (ja) | 擬似エラ−設定制御方式 |