JPH05250252A - アドレス発生回路 - Google Patents
アドレス発生回路Info
- Publication number
- JPH05250252A JPH05250252A JP4049219A JP4921992A JPH05250252A JP H05250252 A JPH05250252 A JP H05250252A JP 4049219 A JP4049219 A JP 4049219A JP 4921992 A JP4921992 A JP 4921992A JP H05250252 A JPH05250252 A JP H05250252A
- Authority
- JP
- Japan
- Prior art keywords
- address register
- register
- value
- start address
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】
【目的】 複数個の巡回アドレスの生成や複数個の巡回
アドレスのうちどれを使用するのかを選択することので
きるアドレス発生回路を提供する。 【構成】 スタートアドレスレジスタ１〜４とカレント
アドレスレジスタ５〜７との値を比較する比較回路８
と、カレントアドレスレジスタ５〜７の値をインクリメ
ントする加算回路１０と、比較回路８の値によりカレン
トアドレスレジスタ５〜７に、カレントアドレスレジス
タの値をインクリメントした値を格納するか、スタート
アドレスレジスタ１〜４の値を格納するかを決定するマ
ルチプレクサ１１と、複数のスタートアドレスレジスタ
１〜４のうちいずかのスタートアドレスレジスタを指定
するポインタ１２と、このポインタ１２に何番目から何
番目までのスタートアドレスレジスタを使用するかを指
定するポインタレジスタ１４とを備える。
アドレスのうちどれを使用するのかを選択することので
きるアドレス発生回路を提供する。 【構成】 スタートアドレスレジスタ１〜４とカレント
アドレスレジスタ５〜７との値を比較する比較回路８
と、カレントアドレスレジスタ５〜７の値をインクリメ
ントする加算回路１０と、比較回路８の値によりカレン
トアドレスレジスタ５〜７に、カレントアドレスレジス
タの値をインクリメントした値を格納するか、スタート
アドレスレジスタ１〜４の値を格納するかを決定するマ
ルチプレクサ１１と、複数のスタートアドレスレジスタ
１〜４のうちいずかのスタートアドレスレジスタを指定
するポインタ１２と、このポインタ１２に何番目から何
番目までのスタートアドレスレジスタを使用するかを指
定するポインタレジスタ１４とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、巡回アドレッシングが
可能なアドレス発生回路において、巡回アドレスの指定
を１番目から最後までと固定する必要がなく、任意の箇
所から任意の箇所までと指定することのできるアドレス
発生回路に関するものである。
可能なアドレス発生回路において、巡回アドレスの指定
を１番目から最後までと固定する必要がなく、任意の箇
所から任意の箇所までと指定することのできるアドレス
発生回路に関するものである。
【０００２】
【従来の技術】従来のアドレス発生回路では、巡回アド
レスを使用する場合、スタートアドレス、エンドアドレ
スおよびカレントアドレスの３種類のアドレスを格納す
るレジスタを使用し、各アドレスをレジスタに書き込
み、メモリーにアクセスすることにより巡回アドレスを
実行していた。
レスを使用する場合、スタートアドレス、エンドアドレ
スおよびカレントアドレスの３種類のアドレスを格納す
るレジスタを使用し、各アドレスをレジスタに書き込
み、メモリーにアクセスすることにより巡回アドレスを
実行していた。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、巡回アドレスは一通りしか設定できないた
め、２つ以上の巡回アドレスを使用する場合には、プロ
グラムなどを用いてポインタ以外のところで演算してア
ドレスを決定しなければならないという課題を有してい
た。
の構成では、巡回アドレスは一通りしか設定できないた
め、２つ以上の巡回アドレスを使用する場合には、プロ
グラムなどを用いてポインタ以外のところで演算してア
ドレスを決定しなければならないという課題を有してい
た。
【０００４】本発明は上記従来の課題を解決するもので
あり、巡回アドレスを使用するアドレスが２つ以上存在
しても、プログラムなどを用いず、ｎ個の巡回アドレッ
シグを行うことができるアドレス発生回路を実現するこ
とを目的とする。
あり、巡回アドレスを使用するアドレスが２つ以上存在
しても、プログラムなどを用いず、ｎ個の巡回アドレッ
シグを行うことができるアドレス発生回路を実現するこ
とを目的とする。
【０００５】
【課題を解決するための手段】上記従来の課題を解決す
るために本発明に係るアドレス発生回路は以下のような
構成を有している。すなわちｎ個のスタートアドレスレ
ジスタと、ｎ−１個のカレントアドレスレジスタと、前
記ｎ個のスタートアドレスレジスタのうちのどのスター
トアドレスレジスタを使用するかを指定するポインタ
と、前記ポインタに何番目から何番目までのスタートア
ドレスレジスタを使用するかを指定するポインタレジス
タと、前記ポインタで指定されたスタートアドレスレジ
スタとカレントアドレスレジスタとの値を比較する比較
回路と、前記カレントアドレスレジスタの値をインクリ
メントする加算回路と、前記比較回路の値によりカレン
トアドレスレジスタにインクリメントした値を格納する
かスタートアドレスを格納するかを決定するマルチプレ
クサを有する。
るために本発明に係るアドレス発生回路は以下のような
構成を有している。すなわちｎ個のスタートアドレスレ
ジスタと、ｎ−１個のカレントアドレスレジスタと、前
記ｎ個のスタートアドレスレジスタのうちのどのスター
トアドレスレジスタを使用するかを指定するポインタ
と、前記ポインタに何番目から何番目までのスタートア
ドレスレジスタを使用するかを指定するポインタレジス
タと、前記ポインタで指定されたスタートアドレスレジ
スタとカレントアドレスレジスタとの値を比較する比較
回路と、前記カレントアドレスレジスタの値をインクリ
メントする加算回路と、前記比較回路の値によりカレン
トアドレスレジスタにインクリメントした値を格納する
かスタートアドレスを格納するかを決定するマルチプレ
クサを有する。
【０００６】
【作用】上記構成により、ｎ個の巡回アドレスがアドレ
スレジスタにデータを設定するだけで実現でき、またポ
インタレジスタを有しているため、ｎ個の巡回アドレス
のうち、任意の箇所から任意の箇所の巡回アドレッシン
グも実現できる。
スレジスタにデータを設定するだけで実現でき、またポ
インタレジスタを有しているため、ｎ個の巡回アドレス
のうち、任意の箇所から任意の箇所の巡回アドレッシン
グも実現できる。
【０００７】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図１は本発明の一実施例に係るアド
レス発生回路の構成を示すブロック図である。図１に示
すアドレス発生回路は一例として、３個の巡回アドレス
が実現できるアドレス発生回路を示している。
しながら説明する。図１は本発明の一実施例に係るアド
レス発生回路の構成を示すブロック図である。図１に示
すアドレス発生回路は一例として、３個の巡回アドレス
が実現できるアドレス発生回路を示している。
【０００８】図１において、１、２、３、４は各々第
１、第２、第３、第４のスタートアドレスレジスタであ
る。５、６、７は各々第１、第２、第３のカレントアド
レスレジスタである。８はスタートアドレスレジスタ１
〜４とカレントアドレスレジスタ５〜７との値を比較す
る比較回路である。９は前記比較回路８の出力である。
１０はカレントアドレスをインクリメントする加算回路
である。１１は前記比較回路８の値によりカレントアド
レスレジスタ５〜７にカレントアドレスレジスタの値を
インクリメントした値を格納するか、スタートアドレス
レジスタ１〜４の値を格納するかを決定するマルチプレ
クサである。１２は前記第１、第２、第３、第４のスタ
ートアドレスレジスタ１〜４のうちのどのスタートアド
レスレジスタを使用するかを指定するポインタである。
このポインタ１２は第１のスタートアドレスレジスタ１
と第１のカレントアドレスレジスタ５、第２のスタート
アドレスレジスタ２と第２のカレントアドレスレジスタ
６、第３のスタートアドレスレジスタ３と第３のカレン
トアドレスレジスタ７とをセットで指す。１３はアドレ
ス出力線である。１４は前記ポインタ１２に何番目から
何番目までのスタートアドレスレジスタを使用するかを
指定するポインタレジスタである。
１、第２、第３、第４のスタートアドレスレジスタであ
る。５、６、７は各々第１、第２、第３のカレントアド
レスレジスタである。８はスタートアドレスレジスタ１
〜４とカレントアドレスレジスタ５〜７との値を比較す
る比較回路である。９は前記比較回路８の出力である。
１０はカレントアドレスをインクリメントする加算回路
である。１１は前記比較回路８の値によりカレントアド
レスレジスタ５〜７にカレントアドレスレジスタの値を
インクリメントした値を格納するか、スタートアドレス
レジスタ１〜４の値を格納するかを決定するマルチプレ
クサである。１２は前記第１、第２、第３、第４のスタ
ートアドレスレジスタ１〜４のうちのどのスタートアド
レスレジスタを使用するかを指定するポインタである。
このポインタ１２は第１のスタートアドレスレジスタ１
と第１のカレントアドレスレジスタ５、第２のスタート
アドレスレジスタ２と第２のカレントアドレスレジスタ
６、第３のスタートアドレスレジスタ３と第３のカレン
トアドレスレジスタ７とをセットで指す。１３はアドレ
ス出力線である。１４は前記ポインタ１２に何番目から
何番目までのスタートアドレスレジスタを使用するかを
指定するポインタレジスタである。
【０００９】以上のように構成された本実施例に係るア
ドレス発生回路について、以下その動作を説明する。こ
こでは、例えば第１のスタートアドレスレジスタ１には
「０」、第２のスタートアドレスレジスタ２には
「２」、第３のスタートアドレスレジスタ３には
「４」、第４のスタートアドレスレジスタ４には
「７」、第１のカレントアドレスレジスタ５には
「０」、第２のカレントアドレスレジスタ６には
「３」、第３のカレントアドレスレジスタ７には「４」
が入力しており、ポインタレジスタ１４は「１」から
「３」までを使用するように設定されている場合につい
て動作を説明する。
ドレス発生回路について、以下その動作を説明する。こ
こでは、例えば第１のスタートアドレスレジスタ１には
「０」、第２のスタートアドレスレジスタ２には
「２」、第３のスタートアドレスレジスタ３には
「４」、第４のスタートアドレスレジスタ４には
「７」、第１のカレントアドレスレジスタ５には
「０」、第２のカレントアドレスレジスタ６には
「３」、第３のカレントアドレスレジスタ７には「４」
が入力しており、ポインタレジスタ１４は「１」から
「３」までを使用するように設定されている場合につい
て動作を説明する。
【００１０】アドレス発生のタイミングになると、ポイ
ンタ１２は第１のアドレスレジスタを指しているため第
１のスタートアドレスレジスタ１と第２のスタートアド
レスレジスタ２との間で巡回アドレスを行うことにな
る。ここで第１のカレントアドレスレジスタ５の値
「０」がアドレスとしてアドレス出力線１３に出力され
る。また比較回路８では第２のスタートアドレスレジス
タ２の値「２」と、第１のカレントアドレスレジスタ５
の値「０」を加算回路１０でインクリメントした値
「１」が比較される。このときは加算回路１０の出力の
方が小さいため、この値「１」が第１のカレントアドレ
スレジスタ５に代入される。
ンタ１２は第１のアドレスレジスタを指しているため第
１のスタートアドレスレジスタ１と第２のスタートアド
レスレジスタ２との間で巡回アドレスを行うことにな
る。ここで第１のカレントアドレスレジスタ５の値
「０」がアドレスとしてアドレス出力線１３に出力され
る。また比較回路８では第２のスタートアドレスレジス
タ２の値「２」と、第１のカレントアドレスレジスタ５
の値「０」を加算回路１０でインクリメントした値
「１」が比較される。このときは加算回路１０の出力の
方が小さいため、この値「１」が第１のカレントアドレ
スレジスタ５に代入される。
【００１１】次にポインタ１２は第２のアドレスレジス
タを指すため、第２のスタートアドレスレジスタ２と第
３のスタートアドレスレジスタ３との間の巡回アドレス
となり、第２のカレントアドレスレジスタ６の値「３」
がアドレス出力線１３に出力される。比較回路８では第
３のスタートアドレスレジスタ３の値「４」と第２のカ
レントアドレスレジスタ６の値「３」をインクリメント
した加算回路１０の出力「４」が比較される。このと
き、両者は等しいので、第２のスタートアドレスレジス
タ２の値「２」が第２のカレントアドレスレジスタ６に
代入される。
タを指すため、第２のスタートアドレスレジスタ２と第
３のスタートアドレスレジスタ３との間の巡回アドレス
となり、第２のカレントアドレスレジスタ６の値「３」
がアドレス出力線１３に出力される。比較回路８では第
３のスタートアドレスレジスタ３の値「４」と第２のカ
レントアドレスレジスタ６の値「３」をインクリメント
した加算回路１０の出力「４」が比較される。このと
き、両者は等しいので、第２のスタートアドレスレジス
タ２の値「２」が第２のカレントアドレスレジスタ６に
代入される。
【００１２】次にポインタ１２は第３のアドレスレジス
タを指し、第３のスタートアドレスレジスタ３と第４の
スタートアドレスレジスタ４との間で巡回アドレスとな
り、第３のカレントアドレスレジスタ７の値「４」がア
ドレス出力線１３に出力される。比較回路８では、第４
のスタートアドレスレジスタ４の値「７」と第３のカレ
ントアドレスレジスタ７の値「４」をインクリメントし
た加算回路１０の出力「５」が比較される。このとき
は、両者の値が等しくないので加算回路１０の出力
「５」が第３のカレントアドレスレジスタ７に代入され
る。
タを指し、第３のスタートアドレスレジスタ３と第４の
スタートアドレスレジスタ４との間で巡回アドレスとな
り、第３のカレントアドレスレジスタ７の値「４」がア
ドレス出力線１３に出力される。比較回路８では、第４
のスタートアドレスレジスタ４の値「７」と第３のカレ
ントアドレスレジスタ７の値「４」をインクリメントし
た加算回路１０の出力「５」が比較される。このとき
は、両者の値が等しくないので加算回路１０の出力
「５」が第３のカレントアドレスレジスタ７に代入され
る。
【００１３】ここでポインタレジスタ１４は１から３ま
でを使用するよう設定されているため、ポインタ１２は
第１のスタートアドレスレジスタ１を指し、第１のカレ
ントアドレスレジスタ５の値「１」がアドレス出力線１
３に出力される。比較回路８では、第２のスタートアド
レスレジスタ２の値「２」と第１のカレントアドレスレ
ジスタ５の値「１」をインクリメントした加算回路１０
の出力「２」が比較される。このときは両者の値が等し
いので、第１のスタートアドレスレジスタ１の値「０」
が第１のカレントアドレスレジスタ５に代入される。
でを使用するよう設定されているため、ポインタ１２は
第１のスタートアドレスレジスタ１を指し、第１のカレ
ントアドレスレジスタ５の値「１」がアドレス出力線１
３に出力される。比較回路８では、第２のスタートアド
レスレジスタ２の値「２」と第１のカレントアドレスレ
ジスタ５の値「１」をインクリメントした加算回路１０
の出力「２」が比較される。このときは両者の値が等し
いので、第１のスタートアドレスレジスタ１の値「０」
が第１のカレントアドレスレジスタ５に代入される。
【００１４】以上を繰り返していくと、第１のカレント
アドレスレジスタ５の値は「０」−「１」−「０」−
「１」を繰り返し、第２のカレントアドレスレジスタ６
の値は「３」−「２」−「３」−「２」となり、第３の
カレントアドレスレジスタ７の値は「４」−「５」−
「６」−「４」となり、アドレス出力線１３の出力は
「０」−「３」−「４」−「１」−「２」−「５」−
「０」−「３」−「６」−「１」−「２」−「４」と出
力され、３つの巡回アドレスが順に生成される。本実施
例においては、以上のように複数の巡回アドレスが実現
できる。
アドレスレジスタ５の値は「０」−「１」−「０」−
「１」を繰り返し、第２のカレントアドレスレジスタ６
の値は「３」−「２」−「３」−「２」となり、第３の
カレントアドレスレジスタ７の値は「４」−「５」−
「６」−「４」となり、アドレス出力線１３の出力は
「０」−「３」−「４」−「１」−「２」−「５」−
「０」−「３」−「６」−「１」−「２」−「４」と出
力され、３つの巡回アドレスが順に生成される。本実施
例においては、以上のように複数の巡回アドレスが実現
できる。
【００１５】次にポインタレジスタ１４の値が「２」か
ら「３」までであるとして、その他の条件は前記の例と
同一であるとすると、第１のスタートアドレスレジスタ
１の値には関係なく、「３」−「４」−「２」−「５」
−「３」−「６」−「２」−「４」の順にアドレス出力
線１３の値が変わる。このため複数の巡回アドレスを組
んでおいて必要となる部分のみを選択して使用すること
が可能となる。
ら「３」までであるとして、その他の条件は前記の例と
同一であるとすると、第１のスタートアドレスレジスタ
１の値には関係なく、「３」−「４」−「２」−「５」
−「３」−「６」−「２」−「４」の順にアドレス出力
線１３の値が変わる。このため複数の巡回アドレスを組
んでおいて必要となる部分のみを選択して使用すること
が可能となる。
【００１６】
【発明の効果】本発明によれば、複数のスタートアドレ
スレジスタとカレントアドレスレジスタとにより、複数
の巡回アドレスをプログラムなどのソフトウェアなしで
実現でき、また巡回アドレスの何番目から何番目までを
使用するかを指定するポインタレジスタを設けることに
より、複数の巡回アドレスのうち任意の巡回アドレスの
組を選択することができる。
スレジスタとカレントアドレスレジスタとにより、複数
の巡回アドレスをプログラムなどのソフトウェアなしで
実現でき、また巡回アドレスの何番目から何番目までを
使用するかを指定するポインタレジスタを設けることに
より、複数の巡回アドレスのうち任意の巡回アドレスの
組を選択することができる。
【図１】本発明の一実施例に係るアドレス発生回路の構
成を示すブロック図
成を示すブロック図
１ 第１のスタートアドレスレジスタ ２ 第２のスタートアドレスレジスタ ３ 第３のスタートアドレスレジスタ ４ 第４のスタートアドレスレジスタ ５ 第１のカレントアドレスレジスタ ６ 第２のカレントアドレスレジスタ ７ 第３のカレントアドレスレジスタ ８ 比較回路 ９ 出力 １０ 加算回路 １１ マルチプレクサ １２ ポインタ １３ アドレス出力線 １４ ポインタレジスタ
Claims (1)
- 【請求項１】 ｎ個のスタートアドレスレジスタと、ｎ
−１個のカレントアドレスレジスタと、前記ｎ個のスタ
ートアドレスレジスタのうちのどのスタートアドレスレ
ジスタを使用するかを指定するポインタと、前記ポイン
タ部に何番目から何番目までのスタートアドレスレジス
タを使用するかを指定するポインタレジスタと、前記ポ
インタで指定されたスタートアドレスレジスタとカレン
トアドレスレジスタとの値を比較する比較回路と、前記
カレントアドレスレジスタの値をインクリメントする加
算回路と、前記比較回路の値によりカレントアドレスレ
ジスタにインクリメントした値を格納するかスタートア
ドレス値を格納するかを決定するマルチプレクサを有す
ることを特徴とするアドレス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4049219A JPH05250252A (ja) | 1992-03-06 | 1992-03-06 | アドレス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4049219A JPH05250252A (ja) | 1992-03-06 | 1992-03-06 | アドレス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250252A true JPH05250252A (ja) | 1993-09-28 |
Family
ID=12824838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4049219A Pending JPH05250252A (ja) | 1992-03-06 | 1992-03-06 | アドレス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250252A (ja) |
-
1992
- 1992-03-06 JP JP4049219A patent/JPH05250252A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6560691B2 (en) | Modulus address generator and method for determining a modulus address | |
| JPH053032B2 (ja) | ||
| JPS60233741A (ja) | デジタル・パタ−ン発生器 | |
| US6961337B2 (en) | Interleaved processing system for processing frames within a network router | |
| US6433716B2 (en) | Data conversion device having mediator for determining data conversion order | |
| US5708842A (en) | Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external | |
| US7064987B2 (en) | Memory address generator with scheduled write and read address generating capability | |
| US5754806A (en) | Memory table look-up device and method | |
| Gerez et al. | Assignment of storage values to sequential read-write memories | |
| JPH06348491A (ja) | Ｄｏループ実行時のオーバヘッドを最小化するデータ処理装置 | |
| JPH06124586A (ja) | 半導体記憶装置 | |
| JP2861435B2 (ja) | パイプライン形演算装置 | |
| JP2001160025A (ja) | データ転送装置 | |
| JPH06215559A (ja) | ページメモリアクセス方式 | |
| JP2926951B2 (ja) | 退避／復帰レジスタアドレス生成回路 | |
| JP3043786B2 (ja) | 描画回路 | |
| JPH05341957A (ja) | リングバッファ回路 | |
| JPH10283254A (ja) | メモリ管理システムを有する集積回路 | |
| KR100198816B1 (ko) | 랜덤 코드 발생기 | |
| JP3357693B2 (ja) | エミュレーションメモリのマッピング回路及びエミュレーションシステム | |
| JP2709201B2 (ja) | マイクロコンピュータ | |
| JPS62143139A (ja) | マイクロプログラム制御装置 | |
| JPH05303900A (ja) | 信号処理装置 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JPH02205937A (ja) | 情報処理システム |