JPH053032B2 - - Google Patents
Info
- Publication number
- JPH053032B2 JPH053032B2 JP61048164A JP4816486A JPH053032B2 JP H053032 B2 JPH053032 B2 JP H053032B2 JP 61048164 A JP61048164 A JP 61048164A JP 4816486 A JP4816486 A JP 4816486A JP H053032 B2 JPH053032 B2 JP H053032B2
- Authority
- JP
- Japan
- Prior art keywords
- histogram
- data
- random sequence
- pseudo
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Databases & Information Systems (AREA)
- Operations Research (AREA)
- Probability & Statistics with Applications (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Algebra (AREA)
- Evolutionary Biology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Bioinformatics & Computational Biology (AREA)
- Complex Calculations (AREA)
- Debugging And Monitoring (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヒストグラムのためのデータを特に
リアルタイムで発生する装置に関する。
リアルタイムで発生する装置に関する。
ヒストグラムとは、特定のイベントの回数及
び／または時間を表わしたものであり、例えばコ
ンピユータが種々の手順や命令を実行するのに要
する時間をグラフ表示したものである。第３図は
ヒストグラムの一例である。この図で、異なるイ
ベントは異なる水平のバーで表わされ、バーの長
さはそのイベントの回数あるいは時間に対応して
いる。
び／または時間を表わしたものであり、例えばコ
ンピユータが種々の手順や命令を実行するのに要
する時間をグラフ表示したものである。第３図は
ヒストグラムの一例である。この図で、異なるイ
ベントは異なる水平のバーで表わされ、バーの長
さはそのイベントの回数あるいは時間に対応して
いる。
ヒストグラムは、コンピユータを用いて異なる
手順を要する時間またはその発生回数を測定する
ためのソフトウエアをサンプリング的に働かせる
ことにより発生してもよいが、この手法の欠点は
被試験ソウトウエアまたはコンピユータに干渉し
てしまうことである。他の手法としては、複数の
ハードウエアタイマまたはカウンタを各特定のイ
ベントまたは手順に割当てておき、そのイベント
または手順が発生する度にそれらをイネーブルす
ることが考えられる。この手法はイベントの数が
限定されている場合には問題ないが、任意のサイ
ズのヒストグラムに対しては現実的ではない。
手順を要する時間またはその発生回数を測定する
ためのソフトウエアをサンプリング的に働かせる
ことにより発生してもよいが、この手法の欠点は
被試験ソウトウエアまたはコンピユータに干渉し
てしまうことである。他の手法としては、複数の
ハードウエアタイマまたはカウンタを各特定のイ
ベントまたは手順に割当てておき、そのイベント
または手順が発生する度にそれらをイネーブルす
ることが考えられる。この手法はイベントの数が
限定されている場合には問題ないが、任意のサイ
ズのヒストグラムに対しては現実的ではない。
１つの従来手法は、スチーブン・カーマン
（Steven Kerman）氏の論文「ア・フアシリテ
イ・フオー・アナライジング・マイクロプロセツ
サ・システム・パーフオーマンス」、ダイジエス
ト・オブ・ペーパーズ、IEEE コンプコン、
1979年に開示されている。この手法では、１個の
カウンタと１個のランダムアクセスメモリ
（RAM）とを多数のカウンタの代りに用いてい
る。各イベントの発生中、カウンタはクロツクパ
ルスを計数し、その最終値がメモリの記憶値に加
算される。多くの異なるメモリ記憶位置のデータ
更新のためには同一の加算器が順次用いられる。
この手法は、多数のカウンタを用いる上述の場合
より実際的ではあるが、尚ハードウエアに片寄つ
ており、且つ加算処理に要する時間のため所望の
速度が得られない。速度が遅いことは、ヒストグ
ラムプロセツサのリアルタイムでの用途を著しく
制限する。
（Steven Kerman）氏の論文「ア・フアシリテ
イ・フオー・アナライジング・マイクロプロセツ
サ・システム・パーフオーマンス」、ダイジエス
ト・オブ・ペーパーズ、IEEE コンプコン、
1979年に開示されている。この手法では、１個の
カウンタと１個のランダムアクセスメモリ
（RAM）とを多数のカウンタの代りに用いてい
る。各イベントの発生中、カウンタはクロツクパ
ルスを計数し、その最終値がメモリの記憶値に加
算される。多くの異なるメモリ記憶位置のデータ
更新のためには同一の加算器が順次用いられる。
この手法は、多数のカウンタを用いる上述の場合
より実際的ではあるが、尚ハードウエアに片寄つ
ており、且つ加算処理に要する時間のため所望の
速度が得られない。速度が遅いことは、ヒストグ
ラムプロセツサのリアルタイムでの用途を著しく
制限する。
したがつて、本発明の目的はヒストグラムデー
タを高速に発生する装置を提供することである。
タを高速に発生する装置を提供することである。
本発明の他の目的は、必要な回路が従来より高
速かつ簡単なヒストグラムデータ発生装置を提供
することである。
速かつ簡単なヒストグラムデータ発生装置を提供
することである。
本発明によるヒストグラムデータ発生装置によ
れば、夫々ヒストグラムの複数の要素を表わす複
数の値を記憶し、そのヒストグラム要素の１つに
対応するイベントの発生に応じて疑似ランダムシ
ーケンスを発生する。そのイベントの終了時、上
記要素の記憶値をシーケンスの最終値で更新す
る。尚、上記シーケンスは今まで記憶されていた
その要素の値からスタートする。
れば、夫々ヒストグラムの複数の要素を表わす複
数の値を記憶し、そのヒストグラム要素の１つに
対応するイベントの発生に応じて疑似ランダムシ
ーケンスを発生する。そのイベントの終了時、上
記要素の記憶値をシーケンスの最終値で更新す
る。尚、上記シーケンスは今まで記憶されていた
その要素の値からスタートする。
本発明によるヒストグラム発生装置の実施例で
は、夫々ヒストグラムの複数の要素を表わす複数
の値を記憶するRAMを用いる。ヒストグラム要
素の１つに対応するイベントの発生に応じて、そ
の要素に対応するRAMの記憶値が疑似ランダム
シーケンス発生器にロードされ、疑似ランダムシ
ーケンス発生器は上記イベントの継続期間中シー
ケンスを発生し続ける。イベントの終了時、疑似
ランダムシーケンスの値はRAMに戻され、同要
素を記憶値を更新する。
は、夫々ヒストグラムの複数の要素を表わす複数
の値を記憶するRAMを用いる。ヒストグラム要
素の１つに対応するイベントの発生に応じて、そ
の要素に対応するRAMの記憶値が疑似ランダム
シーケンス発生器にロードされ、疑似ランダムシ
ーケンス発生器は上記イベントの継続期間中シー
ケンスを発生し続ける。イベントの終了時、疑似
ランダムシーケンスの値はRAMに戻され、同要
素を記憶値を更新する。
このように、本発明によれば、多数のカウンタ
は不要であり、カウンタ及び加算器も必要ないの
で、装置のコスト低減・簡略化が図れるのみなら
ず、動作速度を向上させることができる。
は不要であり、カウンタ及び加算器も必要ないの
で、装置のコスト低減・簡略化が図れるのみなら
ず、動作速度を向上させることができる。
〔実施例〕
第１図は本発明によるヒストグラムデータ発生
装置の一実施例のブロツク図である。RAM１１
は、例えば第３図の水平バーの長さの如きヒスト
グラム要素の大きさを表わすヒストグラム“カウ
ント”を記憶する。メモリ１１の種々の記憶位置
に記憶された数値に応じてバー（あるいは任意の
都合のよい表示形態）を表示するためには、従来
のグラフイツク表示装置を用い得る。
装置の一実施例のブロツク図である。RAM１１
は、例えば第３図の水平バーの長さの如きヒスト
グラム要素の大きさを表わすヒストグラム“カウ
ント”を記憶する。メモリ１１の種々の記憶位置
に記憶された数値に応じてバー（あるいは任意の
都合のよい表示形態）を表示するためには、従来
のグラフイツク表示装置を用い得る。
この実施例では、コンピユータが特定の手順を
実行するのに要する累積時間を表わすヒストグラ
ムの発生について説明する。即ち、この実施例で
のヒストグラム要素は、ある命令またはある命令
群のすべての発生に関し、その実行時間の総計を
表わす。このヒストグラムのデータは、実行時間
がかかり過ぎる手順を見つけるのに役立つ。
実行するのに要する累積時間を表わすヒストグラ
ムの発生について説明する。即ち、この実施例で
のヒストグラム要素は、ある命令またはある命令
群のすべての発生に関し、その実行時間の総計を
表わす。このヒストグラムのデータは、実行時間
がかかり過ぎる手順を見つけるのに役立つ。
RAM１１のデータ出力端２５〜３２を中間回
路を介してシフトレジスタ１５の並列データ入力
端P0〜P7に接続する。具体的には、RAM１１の
出力端２５〜３１は夫々シフトレジスタ１５の並
列データ入力端P1〜P7に接続される。排他的論
理和（XOR）ゲート３５はデータ出力端２７及
び３２からのデータを受け、その出力をシフトレ
ジスタ１５のP0入力端に入力する。シフトレジ
スタ１５の並列データ出力Q0〜Q7はバス３９を
介してRAM１１へそのデータ入力として戻され
る。シフトレジスタ１５の２つの出力Q2及びQ7
はXORゲート３７を介してシフトレジスタ１５
の直列入力端D0に帰還される。
路を介してシフトレジスタ１５の並列データ入力
端P0〜P7に接続する。具体的には、RAM１１の
出力端２５〜３１は夫々シフトレジスタ１５の並
列データ入力端P1〜P7に接続される。排他的論
理和（XOR）ゲート３５はデータ出力端２７及
び３２からのデータを受け、その出力をシフトレ
ジスタ１５のP0入力端に入力する。シフトレジ
スタ１５の並列データ出力Q0〜Q7はバス３９を
介してRAM１１へそのデータ入力として戻され
る。シフトレジスタ１５の２つの出力Q2及びQ7
はXORゲート３７を介してシフトレジスタ１５
の直列入力端D0に帰還される。
リード／ライト（Ｒ／Ｗ）制御器１３は、コン
ピユータのアドレスバスを可とするアドレスバス
２１上に指定されたアドレスにおいてRAM１１
に読出／書込を行なわせるものである。実際に
は、バス２１の所定の上記ビツトのみをRAM１
１のアドレス指定に用いてRAM１１内の各記憶
位置が一連のコンピユータ命令に対応するように
してもよい。
ピユータのアドレスバスを可とするアドレスバス
２１上に指定されたアドレスにおいてRAM１１
に読出／書込を行なわせるものである。実際に
は、バス２１の所定の上記ビツトのみをRAM１
１のアドレス指定に用いてRAM１１内の各記憶
位置が一連のコンピユータ命令に対応するように
してもよい。
Ｒ／Ｗ制御器１３は、被試験コンピユータから
フエツチ信号を受け、RAM１１を読出状態にす
ると共に、信号線１７上にプリセツトイネーブル
信号を出力する。プリセツトイネーブル信号は、
シフトレジスタ１５をイネーブルし、次に信号線
１９上のコンピユータクロツクパルスが発生した
とき入力端P0〜P7の並列データをシフトレジス
タ１５に取込ませる。シフトレジスタ１５はイネ
ーブルされていないときは、通常の動作を行な
い、コンピユータクロツクパルスを受ける度に直
列入力端D0のデータを左から右へシフトする。
フエツチ信号を受け、RAM１１を読出状態にす
ると共に、信号線１７上にプリセツトイネーブル
信号を出力する。プリセツトイネーブル信号は、
シフトレジスタ１５をイネーブルし、次に信号線
１９上のコンピユータクロツクパルスが発生した
とき入力端P0〜P7の並列データをシフトレジス
タ１５に取込ませる。シフトレジスタ１５はイネ
ーブルされていないときは、通常の動作を行な
い、コンピユータクロツクパルスを受ける度に直
列入力端D0のデータを左から右へシフトする。
信号線１７上のプリセツトイネーブル信号は１
クロツクパルスの後、消失するので、後続のクロ
ツクパルスは並列入力データをシフトする。バス
２１に与えられたアドレスの命令（または命令
群）に代表される如きプログラムの特定部分が実
行されている間、データは各コンピユータクロツ
クパルス毎にシフトを続ける。
クロツクパルスの後、消失するので、後続のクロ
ツクパルスは並列入力データをシフトする。バス
２１に与えられたアドレスの命令（または命令
群）に代表される如きプログラムの特定部分が実
行されている間、データは各コンピユータクロツ
クパルス毎にシフトを続ける。
この実施例では、シフトレジスタ１５は、自身
の出力Q2及びQ7のXORゲート３７から直列入力
データとして受ける。この直列入力情報は各クロ
ツクパルス毎に右方向へ１ポジシヨンシフトす
る。この特定の帰還構成によつて、シフトレジス
タ１５から既知の長さ（ここでは並列出力Q0〜
Q7の217のユニーク（一義的）な組合せ）の疑似
ランダムシーケンスを発生させることができる。
このシーケンスの一部を第２図に示す。この例と
異なる疑似ランダムシーケンス発生のための他の
帰還接続を行ない得ることは明らかであり、ここ
で説明する構成は単なる一例にすぎない。これら
のユニークな出力シーケンスは、あるヒストグラ
ム要素の累積された大きさを表わす順次の数値と
して扱われる。その後、コンピユータのフエツチ
信号が偽（false）になると、シフトレジスタ１
５の内容はバス３９を介してRAM１１のアドレ
ス指定記憶位置にロードされ、そこに記憶されて
いた数値を更新する。
の出力Q2及びQ7のXORゲート３７から直列入力
データとして受ける。この直列入力情報は各クロ
ツクパルス毎に右方向へ１ポジシヨンシフトす
る。この特定の帰還構成によつて、シフトレジス
タ１５から既知の長さ（ここでは並列出力Q0〜
Q7の217のユニーク（一義的）な組合せ）の疑似
ランダムシーケンスを発生させることができる。
このシーケンスの一部を第２図に示す。この例と
異なる疑似ランダムシーケンス発生のための他の
帰還接続を行ない得ることは明らかであり、ここ
で説明する構成は単なる一例にすぎない。これら
のユニークな出力シーケンスは、あるヒストグラ
ム要素の累積された大きさを表わす順次の数値と
して扱われる。その後、コンピユータのフエツチ
信号が偽（false）になると、シフトレジスタ１
５の内容はバス３９を介してRAM１１のアドレ
ス指定記憶位置にロードされ、そこに記憶されて
いた数値を更新する。
要約すれば、特定のアドレス（またはアドレス
群）に対する命令フエツチが起こると、シフトレ
ジスタ１５は疑似ランダムシーケンスの前回の最
終結果を並列入力として受け、上記特定のアドレ
ス（またはアドレス群）が出力されている間は同
じ疑似ランダムシーケンスが進行する。その後、
RAM１１の上述のアドレス指定記憶位置には、
ヒストグラム要素を最新値で更新するためシフト
レジスタ１５から再ロードが行なわれる。
群）に対する命令フエツチが起こると、シフトレ
ジスタ１５は疑似ランダムシーケンスの前回の最
終結果を並列入力として受け、上記特定のアドレ
ス（またはアドレス群）が出力されている間は同
じ疑似ランダムシーケンスが進行する。その後、
RAM１１の上述のアドレス指定記憶位置には、
ヒストグラム要素を最新値で更新するためシフト
レジスタ１５から再ロードが行なわれる。
上述のとおり、RAM１１の内容はシフトレジ
スタ１５の並列入力端に直接ロードされるのでは
なく、XORゲート３５から成る中間回路を介し
てロードされる。したがつて、このシフトレジス
タ１５の並列ロード時、RAM１１の出力データ
と同じデータがシフトレジスタ１５で１ポジシヨ
ン右にシフトされたと等価なデータがシフトレジ
スタ１５にロードされる。即ち、RAM１１の出
力をシフトレジスタ１５にロードさせるクロツク
パルスによつても、疑似ランダムシーケンスは１
だけシフトされることになる。この構成によりシ
フトレジスタの内容が、即ちRAM１１に戻し書
きされる場合、１クロツクパルスの時間の累積が
正しく行なわれる。
スタ１５の並列入力端に直接ロードされるのでは
なく、XORゲート３５から成る中間回路を介し
てロードされる。したがつて、このシフトレジス
タ１５の並列ロード時、RAM１１の出力データ
と同じデータがシフトレジスタ１５で１ポジシヨ
ン右にシフトされたと等価なデータがシフトレジ
スタ１５にロードされる。即ち、RAM１１の出
力をシフトレジスタ１５にロードさせるクロツク
パルスによつても、疑似ランダムシーケンスは１
だけシフトされることになる。この構成によりシ
フトレジスタの内容が、即ちRAM１１に戻し書
きされる場合、１クロツクパルスの時間の累積が
正しく行なわれる。
シフトレジスタ１５によるRAM１１への累
積・再ロードは加算器を用いることなく行なわれ
るので、伝播にかかる時間等は不要である。本発
明の装置は、かなり高速であり、20MHz以上のク
ロツクで発生するデイスプレイに対してリアルタ
イムに情報を発生し得る。
積・再ロードは加算器を用いることなく行なわれ
るので、伝播にかかる時間等は不要である。本発
明の装置は、かなり高速であり、20MHz以上のク
ロツクで発生するデイスプレイに対してリアルタ
イムに情報を発生し得る。
コンピユータの動作を描写するためのヒストグ
ラム発生は単に説明のための一例であり、ヒスト
グラムは種々の広範囲な目的のために発生し得
る。第３図の水平バーは、例えば方形波の如き波
形が所定の電圧レベルにあつた時間の累積を表わ
すものであつてもよい。その後、このヒストグラ
ムを用いて、平均、RMS値、デユーテイフアク
タ等の観測波形の特性を導出できる。このような
用途では、高速ヒストグラムプロセツサの使用に
より、これを使用しない場合に比べてかなり短時
間に結果が得られる。
ラム発生は単に説明のための一例であり、ヒスト
グラムは種々の広範囲な目的のために発生し得
る。第３図の水平バーは、例えば方形波の如き波
形が所定の電圧レベルにあつた時間の累積を表わ
すものであつてもよい。その後、このヒストグラ
ムを用いて、平均、RMS値、デユーテイフアク
タ等の観測波形の特性を導出できる。このような
用途では、高速ヒストグラムプロセツサの使用に
より、これを使用しない場合に比べてかなり短時
間に結果が得られる。
通常、ビデオアプリケーシヨンでは14MHz乃至
20MHzの周波数範囲で波形のデジタル化が行なわ
れる。これまではこの速度に追従するヒストグラ
ム処理を設計・構築することは困難であつたが、
本発明によれば容易に達成される。その上、本発
明によるヒストグラム処理は、複雑なリアルタイ
ム制御システムで行なわれる統計データの累積に
も適用し得る。原子核反応制御や大型静電集塵器
の制御の分野への適用も考えられる。
20MHzの周波数範囲で波形のデジタル化が行なわ
れる。これまではこの速度に追従するヒストグラ
ム処理を設計・構築することは困難であつたが、
本発明によれば容易に達成される。その上、本発
明によるヒストグラム処理は、複雑なリアルタイ
ム制御システムで行なわれる統計データの累積に
も適用し得る。原子核反応制御や大型静電集塵器
の制御の分野への適用も考えられる。
第１図及び第２図の例を用いて更に詳細に説明
すると、上述のように、この装置は、217通りの
異なるデータの列で構成される所定の疑似ランダ
ム・シーケンスを利用しているので、夫々のデー
タをイベントの回数又は時間に１対１に対応させ
ることにより217までの数に対応するイベントの
回数又は時間のヒストグラムを容易に形成出来
る。217を超える任意の数Ｘを扱うには、上述の
所定の疑似ランダム・シーケンスを利用し、217
を法（modulus）としてモジユロキヤリーｍ及び
剰余ｎ（０≦ｎ≦216）を用いれば、任意の整数Ｘ
をＸ＝ｍ×217＋ｎと表すことが出来る。例えば、
４という数は、第２図の疑似ランダムシーケンス
Q0〜Q7によれば「10010000」と表されるので、
モジユロキヤリーｍを２進法で記憶する３ビツト
分を最初の部分に追加すれば、「00010010000」
（０×217＋４）と表すことが出来る。同様に、
221という数は、１×217＋４なので、
「00110010000」と表せる。更に、1523という数
は、７×217＋４なので、「11110010000」となる。
このように217を超えるどのような数の場合でも、
それに対応するヒストグラムデータを僅かのハー
ドウエアの追加によつて容易に発生することが可
能である。なお、ｍは疑似ランダムシーケンスが
一巡する毎にインクリメントされるだけなので、
低速のカウンタで計数しても高速度動作を損なう
ことがない。
すると、上述のように、この装置は、217通りの
異なるデータの列で構成される所定の疑似ランダ
ム・シーケンスを利用しているので、夫々のデー
タをイベントの回数又は時間に１対１に対応させ
ることにより217までの数に対応するイベントの
回数又は時間のヒストグラムを容易に形成出来
る。217を超える任意の数Ｘを扱うには、上述の
所定の疑似ランダム・シーケンスを利用し、217
を法（modulus）としてモジユロキヤリーｍ及び
剰余ｎ（０≦ｎ≦216）を用いれば、任意の整数Ｘ
をＸ＝ｍ×217＋ｎと表すことが出来る。例えば、
４という数は、第２図の疑似ランダムシーケンス
Q0〜Q7によれば「10010000」と表されるので、
モジユロキヤリーｍを２進法で記憶する３ビツト
分を最初の部分に追加すれば、「00010010000」
（０×217＋４）と表すことが出来る。同様に、
221という数は、１×217＋４なので、
「00110010000」と表せる。更に、1523という数
は、７×217＋４なので、「11110010000」となる。
このように217を超えるどのような数の場合でも、
それに対応するヒストグラムデータを僅かのハー
ドウエアの追加によつて容易に発生することが可
能である。なお、ｍは疑似ランダムシーケンスが
一巡する毎にインクリメントされるだけなので、
低速のカウンタで計数しても高速度動作を損なう
ことがない。
以上、本発明の好適実施例について説明した
が、本発明の要旨を逸脱することなく種々の変
形・変更が行なえることは当業者には明らかであ
ろう。
が、本発明の要旨を逸脱することなく種々の変
形・変更が行なえることは当業者には明らかであ
ろう。
本発明のヒストグラムデータ発生装置は、シフ
トレジスタ及びXORゲートの疑似ランダムシー
ケンス発生器を利用し、この出力を直接RAMに
記憶させているので、従来のようにカウンタや加
算器を基本的に必要とせず、構成が簡単になる上
により高速な動作が可能になる。更に、RAMか
ら疑似ランダムシーケンス発生器にデータをロー
ドする際のクロツクにより所定の疑似ランダムシ
ーケンスの１ステツプ分だけ進めるようにしたの
で、クロツクの累積数に正しく対応したヒストグ
ラムデータをRAMに記憶出来る。従つて、
RAMの中のヒストグラムデータを更に補正する
必要もなく更に高速化及び構成の簡単化に寄与し
ている。
トレジスタ及びXORゲートの疑似ランダムシー
ケンス発生器を利用し、この出力を直接RAMに
記憶させているので、従来のようにカウンタや加
算器を基本的に必要とせず、構成が簡単になる上
により高速な動作が可能になる。更に、RAMか
ら疑似ランダムシーケンス発生器にデータをロー
ドする際のクロツクにより所定の疑似ランダムシ
ーケンスの１ステツプ分だけ進めるようにしたの
で、クロツクの累積数に正しく対応したヒストグ
ラムデータをRAMに記憶出来る。従つて、
RAMの中のヒストグラムデータを更に補正する
必要もなく更に高速化及び構成の簡単化に寄与し
ている。
第１図は本発明のヒストグラムデータ発生装置
の一実施例のブロツク図、第２図は第１図の装置
で発生した疑似ランダムシーケンスを示す説明
図、第３図は典型的なヒストグラムを示す説明図
である。 １１はランダムアクセスメモリ、２５〜３２及
び３５は中間論理回路、１５及び３７は疑似ラン
ダムシーケンス発生器、３９は帰還手段である。
の一実施例のブロツク図、第２図は第１図の装置
で発生した疑似ランダムシーケンスを示す説明
図、第３図は典型的なヒストグラムを示す説明図
である。 １１はランダムアクセスメモリ、２５〜３２及
び３５は中間論理回路、１５及び３７は疑似ラン
ダムシーケンス発生器、３９は帰還手段である。
Claims (1)
- 【特許請求の範囲】 １ ランダムアクセスメモリと、 該ランダムアクセスメモリの選択されたアドレ
スからの並列データを所定の疑似ランダムシーケ
ンスの１ステツプ分だけ進める中間論理回路と、 該中間論理回路からロードされた並列データを
順次シフトさせて上記所定の疑似ランダムシーケ
ンスを並列出力端から順次発生する疑似ランダム
シーケンス発生器と、 上記所定の疑似ランダムシーケンスを上記ラン
ダムアクセスメモリに帰還して上記選択されたア
ドレスの内容を更新する帰還手段とを備え、 上記ランダムアクセスメモリから上記所定の疑
似ランダムシーケンスに対応したヒストグラムデ
ータを発生することを特徴とするヒストグラムデ
ータ発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/710,194 US4774681A (en) | 1985-03-11 | 1985-03-11 | Method and apparatus for providing a histogram |
| US710194 | 1985-03-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61208167A JPS61208167A (ja) | 1986-09-16 |
| JPH053032B2 true JPH053032B2 (ja) | 1993-01-13 |
Family
ID=24853012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61048164A Granted JPS61208167A (ja) | 1985-03-11 | 1986-03-05 | ヒストグラムデータ発生装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4774681A (ja) |
| EP (1) | EP0194744B1 (ja) |
| JP (1) | JPS61208167A (ja) |
| CA (1) | CA1253975A (ja) |
| DE (1) | DE3687237T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197746A (ja) * | 1984-10-15 | 1986-05-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 乱数発生装置 |
| EP0301383B1 (en) * | 1987-07-31 | 1994-03-16 | Advantest Corporation | Pseudo random pattern generating device |
| US5097428A (en) * | 1988-12-27 | 1992-03-17 | Tektronix, Inc. | Data occurrence frequency analyzer |
| US5168567A (en) * | 1989-05-30 | 1992-12-01 | Tektronix, Inc. | Data sorting circuit |
| US5048021A (en) * | 1989-08-28 | 1991-09-10 | At&T Bell Laboratories | Method and apparatus for generating control signals |
| EP0471119A1 (en) * | 1990-08-14 | 1992-02-19 | Hewlett-Packard Limited | Waveform measurement |
| DE4213717A1 (de) * | 1992-04-25 | 1993-10-28 | Asea Brown Boveri | Verfahren zur Ermittlung eines Häufigkeits-Zeitprofils von Ereignissen sowie Vorrichtung zur Durchführung des Verfahrens |
| US5689696A (en) * | 1995-12-28 | 1997-11-18 | Lucent Technologies Inc. | Method for maintaining information in a database used to generate high biased histograms using a probability function, counter and threshold values |
| WO2000042609A1 (en) * | 1999-01-18 | 2000-07-20 | Fujitsu Limited | Reproduced signal controlling method and device |
| US6295315B1 (en) | 1999-04-20 | 2001-09-25 | Arnold M. Frisch | Jitter measurement system and method |
| US6418386B1 (en) * | 1999-12-06 | 2002-07-09 | Koninklijke Philips Electronics N.V. | High and low voltage measurement in waveform analysis |
| US20040024801A1 (en) * | 2002-07-31 | 2004-02-05 | Hamilton Robert A. | System and method for computing histograms with exponentially-spaced bins |
| US20040111410A1 (en) * | 2002-10-14 | 2004-06-10 | Burgoon David Alford | Information reservoir |
| US7310777B2 (en) * | 2002-10-18 | 2007-12-18 | Computer Associates Think, Inc. | User interface for viewing performance information about transactions |
| US8656006B2 (en) * | 2006-05-11 | 2014-02-18 | Ca, Inc. | Integrating traffic monitoring data and application runtime data |
| US7805510B2 (en) * | 2006-05-11 | 2010-09-28 | Computer Associates Think, Inc. | Hierarchy for characterizing interactions with an application |
| US20080148242A1 (en) * | 2006-12-18 | 2008-06-19 | Computer Associates Think, Inc. | Optimizing an interaction model for an application |
| US9009680B2 (en) * | 2006-11-30 | 2015-04-14 | Ca, Inc. | Selecting instrumentation points for an application |
| US7689610B2 (en) * | 2006-12-01 | 2010-03-30 | Computer Associates Think, Inc. | Automated grouping of messages provided to an application using string similarity analysis |
| US7917911B2 (en) * | 2006-12-01 | 2011-03-29 | Computer Associates Think, Inc. | Automated grouping of messages provided to an application using execution path similarity analysis |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3777278A (en) * | 1971-09-10 | 1973-12-04 | Boeing Co | Pseudo-random frequency generator |
| JPS5267561A (en) * | 1975-12-02 | 1977-06-04 | Toshiba Corp | Counter |
| US4047008A (en) * | 1976-02-23 | 1977-09-06 | Harris Corporation | Pseudo-random number sequence generator |
| JPS5831587B2 (ja) * | 1976-05-27 | 1983-07-07 | 株式会社堀場製作所 | Ｃｒｔ用文字等表示装置 |
| SU625222A1 (ru) * | 1977-05-18 | 1978-09-25 | Казанский Ордена Трудового Красного Знамени Авиационный Институт Имени А.Н.Туполева | Генератор псевдослучайных чисел |
| US4161041A (en) * | 1978-10-06 | 1979-07-10 | The United States Of America As Represented By The Secretary Of The Air Force | Pseudo random number generator apparatus |
| JPS55124183A (en) * | 1979-03-19 | 1980-09-25 | Nippon Electric Co | Pattern generator circuit |
| GB2046051B (en) * | 1979-03-29 | 1983-01-26 | Philips Electronic Associated | Real time histogram modification system for image processing |
| DE2945580A1 (de) * | 1979-11-10 | 1981-07-23 | Krone Gmbh, 1000 Berlin | Einrichtung zur erzeugung von zufallszahlen |
| US4445138A (en) * | 1981-12-21 | 1984-04-24 | Hughes Aircraft Company | Real time dynamic range compression for image enhancement |
| US4511961A (en) * | 1982-04-16 | 1985-04-16 | Ncr Corporation | Apparatus for measuring program execution |
| US4542461A (en) * | 1982-06-14 | 1985-09-17 | Payhauler Corporation | Apparatus for acquiring dump truck duty cycle data |
-
1985
- 1985-03-11 US US06/710,194 patent/US4774681A/en not_active Expired - Lifetime
-
1986
- 1986-02-05 EP EP86300758A patent/EP0194744B1/en not_active Expired
- 1986-02-05 DE DE8686300758T patent/DE3687237T2/de not_active Expired - Lifetime
- 1986-02-25 CA CA000502645A patent/CA1253975A/en not_active Expired
- 1986-03-05 JP JP61048164A patent/JPS61208167A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61208167A (ja) | 1986-09-16 |
| DE3687237D1 (de) | 1993-01-21 |
| CA1253975A (en) | 1989-05-09 |
| EP0194744A2 (en) | 1986-09-17 |
| DE3687237T2 (de) | 1993-06-09 |
| EP0194744A3 (en) | 1989-09-27 |
| US4774681A (en) | 1988-09-27 |
| EP0194744B1 (en) | 1992-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH053032B2 (ja) | ||
| US5157620A (en) | Method for simulating a logic system | |
| US5524223A (en) | Instruction accelerator for processing loop instructions with address generator using multiple stored increment values | |
| KR950012256A (ko) | 벡터 데이타 처리용 컴퓨터 시스템 및 그 방법 | |
| JPH01265347A (ja) | アドレス生成装置 | |
| JPH03196188A (ja) | 情報処理装置の表示方式 | |
| JPS6141017B2 (ja) | ||
| JP3211423B2 (ja) | 分岐命令実行方法および分岐命令実行装置 | |
| JP2973819B2 (ja) | 画像処理装置 | |
| US4611273A (en) | Synchronized microsequencer for a microprocessor | |
| JPH04140828A (ja) | 乱数発生装置 | |
| JPH0474799B2 (ja) | ||
| JP2603809B2 (ja) | 乱数生成回路 | |
| JPH01265609A (ja) | 擬似乱数発生装置 | |
| JP2709201B2 (ja) | マイクロコンピュータ | |
| JPS62259145A (ja) | アルゴリズミツク・パタ−ン発生装置 | |
| JP2926951B2 (ja) | 退避／復帰レジスタアドレス生成回路 | |
| RU1827676C (ru) | Устройство дл отслеживани контуров двумерных объектов | |
| JP3710208B2 (ja) | 画像処理方法及び装置 | |
| JPH11191080A (ja) | メモリ試験装置 | |
| JP2962148B2 (ja) | 画像処理装置 | |
| EP0676721A2 (en) | Styled vector generator | |
| JPS6161421B2 (ja) | ||
| US20030083849A1 (en) | Statistical sampling process | |
| JPS61138337A (ja) | 計数回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |