JPH05250269A - メモリアクセス方式および情報処理装置 - Google Patents
メモリアクセス方式および情報処理装置Info
- Publication number
- JPH05250269A JPH05250269A JP4046693A JP4669392A JPH05250269A JP H05250269 A JPH05250269 A JP H05250269A JP 4046693 A JP4046693 A JP 4046693A JP 4669392 A JP4669392 A JP 4669392A JP H05250269 A JPH05250269 A JP H05250269A
- Authority
- JP
- Japan
- Prior art keywords
- binary code
- address
- memory
- power supply
- address signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 メモリを有するシステムにおいて、アドレス
切換え時に発生する電源ノイズを低減し、システムの誤
動作を防止するとともに、システムの高速化を図る。 【構成】 メモリをアクセスするアドレス信号として、
二進符号の代わりに交番二進符号のような隣り合った符
号のハミング距離が１である二進符号を用いるようにし
た。 【効果】 連続したアドレス切換え時に変化するビット
数が少なくなるため、信号線間のクロストークおよび発
生する電源ノイズが低減され、システムの誤動作が防止
されるとともに、アドレス信号のレベルが素早く確定す
るため、アドレス信号のラッチタイミングを早くするこ
とができ、これによってシステムの高速化を図ることが
可能になる。
切換え時に発生する電源ノイズを低減し、システムの誤
動作を防止するとともに、システムの高速化を図る。 【構成】 メモリをアクセスするアドレス信号として、
二進符号の代わりに交番二進符号のような隣り合った符
号のハミング距離が１である二進符号を用いるようにし
た。 【効果】 連続したアドレス切換え時に変化するビット
数が少なくなるため、信号線間のクロストークおよび発
生する電源ノイズが低減され、システムの誤動作が防止
されるとともに、アドレス信号のレベルが素早く確定す
るため、アドレス信号のラッチタイミングを早くするこ
とができ、これによってシステムの高速化を図ることが
可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理技術さらには
アドレスアクセス方式に適用して特に有効な技術に関
し、例えばバッファ記憶方式のマイクロコンピュータシ
ステムにおける外部メモリをアクセスするアドレスの形
成方式に利用して有効な技術に関する。
アドレスアクセス方式に適用して特に有効な技術に関
し、例えばバッファ記憶方式のマイクロコンピュータシ
ステムにおける外部メモリをアクセスするアドレスの形
成方式に利用して有効な技術に関する。
【０００２】
【従来の技術】従来、マイクロコンピュータとメモリ等
からなる情報処理システムにおいては、アドレスバスを
介したメモリへのアドレス指示に二進符号が用いられて
いる。ここで二進符号とは、数を０と１のみで表したも
ので、右の位から２0，２1，２2，……の重みが付けら
れている数である。ちなみに、１６進符号の１，２，
３，４，……Ｆは、二進符号で０００１，００１０，０
０１１，０１００，……１１１１のように表される（表
１参照）。
からなる情報処理システムにおいては、アドレスバスを
介したメモリへのアドレス指示に二進符号が用いられて
いる。ここで二進符号とは、数を０と１のみで表したも
ので、右の位から２0，２1，２2，……の重みが付けら
れている数である。ちなみに、１６進符号の１，２，
３，４，……Ｆは、二進符号で０００１，００１０，０
０１１，０１００，……１１１１のように表される（表
１参照）。
【表１】
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た二進符号を用いたアドレスアクセス方式においては、
メモリの連続した番地をアクセスする場合に、桁上がり
の際に変化するビットの数が多いという性質がある。一
方、アドレス出力回路（Ｉ／Ｏバッファ）がプッシュプ
ル型回路からなるようなマイクロプロセッサにあって
は、アドレスの切換えの際に変化するビットの数が多い
ほど一時的に出力回路に流れる電流が多く、電源ノイズ
の原因となる。特に、ＬＳＩ化されたマイクロプロセッ
サでは、プロセスの微細化により電源ラインのインピー
ダンスを小さく抑えることができない。
た二進符号を用いたアドレスアクセス方式においては、
メモリの連続した番地をアクセスする場合に、桁上がり
の際に変化するビットの数が多いという性質がある。一
方、アドレス出力回路（Ｉ／Ｏバッファ）がプッシュプ
ル型回路からなるようなマイクロプロセッサにあって
は、アドレスの切換えの際に変化するビットの数が多い
ほど一時的に出力回路に流れる電流が多く、電源ノイズ
の原因となる。特に、ＬＳＩ化されたマイクロプロセッ
サでは、プロセスの微細化により電源ラインのインピー
ダンスを小さく抑えることができない。
【０００４】そのため、アドレスの切換えの際に電源ノ
イズが発生したり隣合うビットが影響を受けてレベルが
変動したりしてシステムが誤動作し、また信号レベルの
確定が遅くなるため、システムの高速化が妨げられる等
の問題点がある。しかも、通常の二進符号を用いるとア
ドレスのビット数が３２ビットや６４ビットのように多
くなるほど、桁上がりの際に変化するビットの数が多く
なるため、大きな電源ノイズが発生しやすくなる。
イズが発生したり隣合うビットが影響を受けてレベルが
変動したりしてシステムが誤動作し、また信号レベルの
確定が遅くなるため、システムの高速化が妨げられる等
の問題点がある。しかも、通常の二進符号を用いるとア
ドレスのビット数が３２ビットや６４ビットのように多
くなるほど、桁上がりの際に変化するビットの数が多く
なるため、大きな電源ノイズが発生しやすくなる。
【０００５】本発明は、上記のような問題点に着目して
なされたもので、その目的とするところは、メモリを有
するシステムにおいて、アドレス切換え時に発生する電
源ノイズを低減し、システムの誤動作を防止するととも
に、システムの高速化を図ることが可能なアドレスアク
セス方式を提供することにある。この発明の前記ならび
にそのほかの目的と新規な特徴については、本明細書の
記述および添附図面から明らかになるであろう。
なされたもので、その目的とするところは、メモリを有
するシステムにおいて、アドレス切換え時に発生する電
源ノイズを低減し、システムの誤動作を防止するととも
に、システムの高速化を図ることが可能なアドレスアク
セス方式を提供することにある。この発明の前記ならび
にそのほかの目的と新規な特徴については、本明細書の
記述および添附図面から明らかになるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、メモリをアクセスするアドレス
信号として、二進符号の代わりに交番二進符号（表１参
照）のような隣り合った符号のハミング距離が１である
二進符号を用いるようにしたものである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、メモリをアクセスするアドレス
信号として、二進符号の代わりに交番二進符号（表１参
照）のような隣り合った符号のハミング距離が１である
二進符号を用いるようにしたものである。
【０００７】
【作用】近年、マイクロコンピュータシステムは、メモ
リが階層化されるようになって来ており、メモリのラン
ダムアクセスはＬＳＩ内部に限定され、一次キャッシュ
メモリから二次キャッシュメモリへの読み書き、二次キ
ャッシュメモリから主記憶装置への読み書きさらには主
記憶装置から外部記憶装置への読み書きなどは、アドレ
スが連続するアクセスがほとんどである。
リが階層化されるようになって来ており、メモリのラン
ダムアクセスはＬＳＩ内部に限定され、一次キャッシュ
メモリから二次キャッシュメモリへの読み書き、二次キ
ャッシュメモリから主記憶装置への読み書きさらには主
記憶装置から外部記憶装置への読み書きなどは、アドレ
スが連続するアクセスがほとんどである。
【０００８】そのため、上記したように交番二進符号を
用いれば、連続するアドレスのアクセスに際してアドレ
スの切換え時に変化するビットの数が１つであるので、
アドレスの切換えに伴う信号線間のクロストークや電源
ノイズを最小限に抑えることができる。また、アドレス
信号のレベルが素早く確定するため、アドレス信号のラ
ッチタイミングを早くすることができ、これによってシ
ステムの高速化を図ることが可能になる。しかも、ラン
ダムアクセスの多いＬＳＩ内部においては、バスを駆動
する回路の駆動力が小さいので外部のバスを駆動する場
合に比べて一時的な電流も小さく、発生する電源ノイズ
が小さいため交番二進符号を用いても何ら支承はなく、
内部バスのアクセスに伴う電源ノイズは二進符号用いた
場合と変わりがない。
用いれば、連続するアドレスのアクセスに際してアドレ
スの切換え時に変化するビットの数が１つであるので、
アドレスの切換えに伴う信号線間のクロストークや電源
ノイズを最小限に抑えることができる。また、アドレス
信号のレベルが素早く確定するため、アドレス信号のラ
ッチタイミングを早くすることができ、これによってシ
ステムの高速化を図ることが可能になる。しかも、ラン
ダムアクセスの多いＬＳＩ内部においては、バスを駆動
する回路の駆動力が小さいので外部のバスを駆動する場
合に比べて一時的な電流も小さく、発生する電源ノイズ
が小さいため交番二進符号を用いても何ら支承はなく、
内部バスのアクセスに伴う電源ノイズは二進符号用いた
場合と変わりがない。
【０００９】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。図１には、本発明をマイクロプロセッサに
適用した場合の一実施例が示されている。この実施例の
マイクロプロセッサ１０は、プログラムの格納されたメ
モリから取り込まれた命令が保持される命令レジスタ１
１と、取り込まれた命令をデコードして内部の制御信号
を発生する制御部１２と、被演算データや演算結果を保
持するレジスタ群１３と、加算、論理演算、乗算等の演
算を行なう演算ユニット１４と、データバス２１を介し
て外部のメモリ等の周辺デバイスとの間でデータの入出
力を行なうデータＩ／Ｏバッファ１５と、アドレスバス
２２を介して外部のメモリ等へアドレス信号を出力する
アドレス出力部１６とから構成されている。なお、２３
は外部の周辺デバイスに対する制御信号を供給するコン
トロールバスである。
て説明する。図１には、本発明をマイクロプロセッサに
適用した場合の一実施例が示されている。この実施例の
マイクロプロセッサ１０は、プログラムの格納されたメ
モリから取り込まれた命令が保持される命令レジスタ１
１と、取り込まれた命令をデコードして内部の制御信号
を発生する制御部１２と、被演算データや演算結果を保
持するレジスタ群１３と、加算、論理演算、乗算等の演
算を行なう演算ユニット１４と、データバス２１を介し
て外部のメモリ等の周辺デバイスとの間でデータの入出
力を行なうデータＩ／Ｏバッファ１５と、アドレスバス
２２を介して外部のメモリ等へアドレス信号を出力する
アドレス出力部１６とから構成されている。なお、２３
は外部の周辺デバイスに対する制御信号を供給するコン
トロールバスである。
【００１０】この実施例では、上記アドレス出力部１６
内に二進符号を交番二進符号に変換する符号変換部１６
ａが設けられている。この符号変換部１６ａは、例えば
ＰＬＡ（プログラマブル・ロジック・アレイ）やＲＯＭ
（リード・オンリ・メモリ）等で構成される。
内に二進符号を交番二進符号に変換する符号変換部１６
ａが設けられている。この符号変換部１６ａは、例えば
ＰＬＡ（プログラマブル・ロジック・アレイ）やＲＯＭ
（リード・オンリ・メモリ）等で構成される。
【００１１】図２には、本発明の第２の実施例が示され
ている。この実施例では、マイクロプロセッサ１０の外
側に符号変換回路３０を設け、マイクロプロセッサ１０
から出力された二進符号を交番二進符号に変換してメモ
リブロック３１に供給するようになっている。メモリブ
ロック３１は、プリント基板上に搭載された複数のＩＣ
メモリやアドレス信号からチップセレクト信号等を形成
するデコーダ等からなる回路ブロックであり、各ＩＣ間
はプリント配線によって接続される。
ている。この実施例では、マイクロプロセッサ１０の外
側に符号変換回路３０を設け、マイクロプロセッサ１０
から出力された二進符号を交番二進符号に変換してメモ
リブロック３１に供給するようになっている。メモリブ
ロック３１は、プリント基板上に搭載された複数のＩＣ
メモリやアドレス信号からチップセレクト信号等を形成
するデコーダ等からなる回路ブロックであり、各ＩＣ間
はプリント配線によって接続される。
【００１２】このようなプリント基板上においても、ア
ドレスのビット数が増加して信号線の数が多くなると、
各配線の幅が細くなりかつ配線ピッチが狭くなるため、
ＬＳＩ内と同様に信号線間のクロストークにより信号の
レベルが変動したり、信号を受ける側のメモリの入力バ
ッファに急に大きな電流が流れて電源ノイズが発生し、
誤ったアドレスをラッチするおそれがあるが、上記実施
例のようにメモリブロックに対しては交番二進符号を供
給することにより、それが防止される。
ドレスのビット数が増加して信号線の数が多くなると、
各配線の幅が細くなりかつ配線ピッチが狭くなるため、
ＬＳＩ内と同様に信号線間のクロストークにより信号の
レベルが変動したり、信号を受ける側のメモリの入力バ
ッファに急に大きな電流が流れて電源ノイズが発生し、
誤ったアドレスをラッチするおそれがあるが、上記実施
例のようにメモリブロックに対しては交番二進符号を供
給することにより、それが防止される。
【００１３】なお、上記実施例では、隣り合った符号の
ハミング距離が１である二進符号として交番二進符号を
用いたが、それに限定されず、交番二進符号のビット順
序を逆にしたりビットを入れ替えたりあるいは一部のビ
ットを反転した符号等を用いるようにしても良い。ま
た、符号変換部もしくは符号変換回路を設ける代わりに
マイクロプロセッサ内のアドレス信号をすべて交番二進
符号に統一して各種演算も交番二進符号のまま行なった
り、アドレスカウンタを交番二進符号の規則に従って動
作する構成のものとすることも可能である。
ハミング距離が１である二進符号として交番二進符号を
用いたが、それに限定されず、交番二進符号のビット順
序を逆にしたりビットを入れ替えたりあるいは一部のビ
ットを反転した符号等を用いるようにしても良い。ま
た、符号変換部もしくは符号変換回路を設ける代わりに
マイクロプロセッサ内のアドレス信号をすべて交番二進
符号に統一して各種演算も交番二進符号のまま行なった
り、アドレスカウンタを交番二進符号の規則に従って動
作する構成のものとすることも可能である。
【００１４】以上説明したように、この発明は、メモリ
をアクセスするアドレス信号として、二進符号の代わり
に交番二進符号のようなハミング距離が１である二進符
号を用いるようにしたので、連続したアドレス切換え時
に変化するビット数が少なくなるため、信号線間のクロ
ストークおよび発生する電源ノイズが低減され、システ
ムの誤動作が防止されるとともに、アドレス信号のレベ
ルが素早く確定するため、アドレス信号のラッチタイミ
ングを早くすることができ、これによってシステムの高
速化を図ることが可能になるという効果がある。
をアクセスするアドレス信号として、二進符号の代わり
に交番二進符号のようなハミング距離が１である二進符
号を用いるようにしたので、連続したアドレス切換え時
に変化するビット数が少なくなるため、信号線間のクロ
ストークおよび発生する電源ノイズが低減され、システ
ムの誤動作が防止されるとともに、アドレス信号のレベ
ルが素早く確定するため、アドレス信号のラッチタイミ
ングを早くすることができ、これによってシステムの高
速化を図ることが可能になるという効果がある。
【００１５】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば上記
実施例では、アドレス信号全体を交番二進符号とした
が、アドレス信号の一部のみ交番二進符号とした符号を
用いることも可能である。以上の説明では主として本発
明者によってなされた発明をその背景となった利用分野
であるマイクロプロセッサに適用した場合について説明
したが、この発明はそれに限定されるものでなく、ＤＭ
Ａコントローラその他連続したアドレスを発生する装置
一般に利用することができる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば上記
実施例では、アドレス信号全体を交番二進符号とした
が、アドレス信号の一部のみ交番二進符号とした符号を
用いることも可能である。以上の説明では主として本発
明者によってなされた発明をその背景となった利用分野
であるマイクロプロセッサに適用した場合について説明
したが、この発明はそれに限定されるものでなく、ＤＭ
Ａコントローラその他連続したアドレスを発生する装置
一般に利用することができる。
【００１６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、メモリを用いたシステムに
おいて、アドレス切換え時に発生する電源ノイズを低減
し、システムの誤動作を防止するとともに、システムの
高速化を図ることができる。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、メモリを用いたシステムに
おいて、アドレス切換え時に発生する電源ノイズを低減
し、システムの誤動作を防止するとともに、システムの
高速化を図ることができる。
【図１】本発明をマイクロプロセッサに適用した場合の
一実施例を示すブロック図である。
一実施例を示すブロック図である。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
１０ マイクロプロセッサ １２ 制御部 １３ レジスタ群 １４ 演算ユニット １６ アドレス出力部 １６ａ 符号変換部 ２１ データバス ２２ アドレスバス
Claims (2)
- 【請求項１】 メモリをアクセスするためのアドレス信
号の全部または一部にハミング距離が１である二進符号
を用いることを特徴とするメモリアクセス方式。 - 【請求項２】 ハミング距離が１である二進符号からな
るアドレス信号もしくはハミング距離が１である二進符
号を含むアドレス信号を出力することを特徴とする情報
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046693A JPH05250269A (ja) | 1992-03-04 | 1992-03-04 | メモリアクセス方式および情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046693A JPH05250269A (ja) | 1992-03-04 | 1992-03-04 | メモリアクセス方式および情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250269A true JPH05250269A (ja) | 1993-09-28 |
Family
ID=12754468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4046693A Withdrawn JPH05250269A (ja) | 1992-03-04 | 1992-03-04 | メモリアクセス方式および情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250269A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854935A (en) * | 1995-10-18 | 1998-12-29 | Nec Corporation | Program transformation system for microcomputer and microcomputer employing transformed program |
| JP2009517749A (ja) * | 2005-12-01 | 2009-04-30 | ソニー エリクソン モバイル コミュニケーションズ， エービー | フラッシュメモリ及び電子装置のためのセキュアなデジタル証明書の保存方法 |
| JP2013250645A (ja) * | 2012-05-30 | 2013-12-12 | Honda Elesys Co Ltd | メモリアクセス装置、メモリアクセス方法、及びプログラム |
| JP2013250644A (ja) * | 2012-05-30 | 2013-12-12 | Honda Elesys Co Ltd | メモリアクセス装置、メモリアクセス方法、及びプログラム |
-
1992
- 1992-03-04 JP JP4046693A patent/JPH05250269A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854935A (en) * | 1995-10-18 | 1998-12-29 | Nec Corporation | Program transformation system for microcomputer and microcomputer employing transformed program |
| JP2009517749A (ja) * | 2005-12-01 | 2009-04-30 | ソニー エリクソン モバイル コミュニケーションズ， エービー | フラッシュメモリ及び電子装置のためのセキュアなデジタル証明書の保存方法 |
| JP4843051B2 (ja) * | 2005-12-01 | 2011-12-21 | ソニー エリクソン モバイル コミュニケーションズ， エービー | フラッシュメモリ及び電子装置のためのセキュアなデジタル証明書の保存方法 |
| JP2013250645A (ja) * | 2012-05-30 | 2013-12-12 | Honda Elesys Co Ltd | メモリアクセス装置、メモリアクセス方法、及びプログラム |
| JP2013250644A (ja) * | 2012-05-30 | 2013-12-12 | Honda Elesys Co Ltd | メモリアクセス装置、メモリアクセス方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6530001B1 (en) | Computer system controlling memory clock signal and method for controlling the same | |
| KR950004453B1 (ko) | 한 레지스터의 내용을 다른 레지스터에 카피하는 레지스터 회로 | |
| JP2718292B2 (ja) | マイクロプロセッサ | |
| US5557782A (en) | Flexible deterministic state machine | |
| JPH05250269A (ja) | メモリアクセス方式および情報処理装置 | |
| JP2003044303A (ja) | コンピュータ装置 | |
| EP0327950B1 (en) | Address modification circuit | |
| JPS638493B2 (ja) | ||
| US5481728A (en) | Data processor having circuitry for high speed clearing of an interrupt vector register corresponding to a selected interrupt request | |
| US5530818A (en) | Semiconductor integrated circuit device for optionally selecting the correspondence between a chip-select signal and address space | |
| US5410659A (en) | Digital processor with instruction memory of reduced storage size | |
| JPH08147262A (ja) | マイクロプロセッサ | |
| JPH0635798A (ja) | メモリ回路 | |
| KR100207651B1 (ko) | 메모리 엑세스 장치 | |
| JP2001134341A (ja) | クロック供給方式 | |
| JPH04330540A (ja) | マイクロコンピュータ | |
| JP3489006B2 (ja) | フラッシュメモリの書き込み方法 | |
| JPH1021073A (ja) | レイテンシ付きロード命令を処理するプロセッサ | |
| KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
| JP3276226B2 (ja) | Ｒｏｍ装置 | |
| JPS61231640A (ja) | メモリ制御装置 | |
| JPH11184678A (ja) | パターン発生器 | |
| JP2000163315A (ja) | メモリ制御システム | |
| JPH0830575A (ja) | マイクロプロセッサ | |
| JPH07261979A (ja) | アドレス設定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |