JPH05250497A - マイクロコンピュータの入出力機能選択装置 - Google Patents
マイクロコンピュータの入出力機能選択装置Info
- Publication number
- JPH05250497A JPH05250497A JP4083478A JP8347892A JPH05250497A JP H05250497 A JPH05250497 A JP H05250497A JP 4083478 A JP4083478 A JP 4083478A JP 8347892 A JP8347892 A JP 8347892A JP H05250497 A JPH05250497 A JP H05250497A
- Authority
- JP
- Japan
- Prior art keywords
- function
- input
- output
- circuit
- function selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 マイクロコンピュータの多機能兼用入出力端
子を有効に使用する。 【構成】 モードレジスタによって機能選択回路Ａ0 〜
Ａ7 が機能１に接続された後、ポート制御レジスタ３ａ
〜３ｈに機能をそれぞれ設定することによって、多機能
兼用入出力端子２ａ〜２ｈのそれぞれを入出力ポート機
能に接続して、多機能兼用入出力端子を有効に使用す
る。 【効果】 多機能兼用入出力端子を有効に使用できる。
子を有効に使用する。 【構成】 モードレジスタによって機能選択回路Ａ0 〜
Ａ7 が機能１に接続された後、ポート制御レジスタ３ａ
〜３ｈに機能をそれぞれ設定することによって、多機能
兼用入出力端子２ａ〜２ｈのそれぞれを入出力ポート機
能に接続して、多機能兼用入出力端子を有効に使用す
る。 【効果】 多機能兼用入出力端子を有効に使用できる。
Description
【０００１】
【産業上の利用分野】この発明は、シングルチップマイ
クロコンピュータ等の半導体集積回路に使用されるマイ
クロコンピュータの入出力機能選択装置に関するもので
ある。
クロコンピュータ等の半導体集積回路に使用されるマイ
クロコンピュータの入出力機能選択装置に関するもので
ある。
【０００２】
【従来の技術】従来のマイクロコンピュータ等で使用さ
れる入出力端子の内、同一端子で複数の機能を兼用して
いる多機能兼用端子を図５について以下説明する。図５
は、従来のシングルチップマイクロコンピュータ（以
下、マイコンという。）の多機能兼用入出力端子群の概
要を示している。１は機能を切り替えるためのモード選
択レジスタであり、２（２ａ〜２ｈ）はそれぞれ多機能
兼用入出力端子群を表している。４は多機能兼用入出力
端子の内部回路であり、５ａ〜５ｈは多機能兼用入出力
機端子２ａ〜２ｈからの入力信号の信号線である。Ａ
は、次に述べる図６に示す機能選択回路である。図６
は、図５の内部回路４を詳細に示す図であり、多機能兼
用端子一端子分について示してある。ここでは、二機能
兼用入出力端子を例とした。また、図６中の機能１は、
多機能兼用端子が持つ機能のうちの任意の機能（例え
ば、周辺機能の出力機能）を示し、入出力ポートに接続
する機能（入出力ポート機能）と合わせて２つの機能を
もつ。
れる入出力端子の内、同一端子で複数の機能を兼用して
いる多機能兼用端子を図５について以下説明する。図５
は、従来のシングルチップマイクロコンピュータ（以
下、マイコンという。）の多機能兼用入出力端子群の概
要を示している。１は機能を切り替えるためのモード選
択レジスタであり、２（２ａ〜２ｈ）はそれぞれ多機能
兼用入出力端子群を表している。４は多機能兼用入出力
端子の内部回路であり、５ａ〜５ｈは多機能兼用入出力
機端子２ａ〜２ｈからの入力信号の信号線である。Ａ
は、次に述べる図６に示す機能選択回路である。図６
は、図５の内部回路４を詳細に示す図であり、多機能兼
用端子一端子分について示してある。ここでは、二機能
兼用入出力端子を例とした。また、図６中の機能１は、
多機能兼用端子が持つ機能のうちの任意の機能（例え
ば、周辺機能の出力機能）を示し、入出力ポートに接続
する機能（入出力ポート機能）と合わせて２つの機能を
もつ。
【０００３】次に、この多機能入出力端子の動作につい
て述べる。図５，図６に示すように、ここでは二機能兼
用入出力機能端子群を例にとって説明する。まず、図５
において、モード選択レジスタ１に“Ｌ”を書き込んだ
場合、その出力信号が図５及び図６に示す機能選択回路
Ａに入力され、機能の選択が行われる。モード選択レジ
スタ１からの信号が“Ｌ”なので、図５の入出力ポート
機能が選択される。その結果、多機能兼用入出力端子群
２ａ〜２ｈは全て同時に入出力ポート機能に切り替わ
る。また、モード選択レジスタ１に“Ｈ”を書き込んだ
場合、図６の機能選択回路Ａの部分で機能１が選択され
る。その結果、多機能兼用入出力端子群２ａ〜２ｈは全
て同時に機能１側に切り替わる。
て述べる。図５，図６に示すように、ここでは二機能兼
用入出力機能端子群を例にとって説明する。まず、図５
において、モード選択レジスタ１に“Ｌ”を書き込んだ
場合、その出力信号が図５及び図６に示す機能選択回路
Ａに入力され、機能の選択が行われる。モード選択レジ
スタ１からの信号が“Ｌ”なので、図５の入出力ポート
機能が選択される。その結果、多機能兼用入出力端子群
２ａ〜２ｈは全て同時に入出力ポート機能に切り替わ
る。また、モード選択レジスタ１に“Ｈ”を書き込んだ
場合、図６の機能選択回路Ａの部分で機能１が選択され
る。その結果、多機能兼用入出力端子群２ａ〜２ｈは全
て同時に機能１側に切り替わる。
【０００４】次に、他の多機能兼用入出力端子の例を図
７から図９を用いて説明する。図７は従来の集積回路装
置の一例を示す概略構成図である。図７において、１５
は内部論理回路、２１は従来の集積回路装置としてのＭ
ＯＳ集積回路装置、２４はこのＭＯＳ集積回路装置の動
作に必要な種々の信号を入力するための複数かつ所定数
設けられた入力端子、２３は内部論理回路１５の演算結
果のデータを出力するための出力端子、２は双方向端子
すなわち多機能兼用入出力端子、２５は入力端子２４に
接続された入力バッファ、２６は出力端子に接続された
第１出力バッファ２６ａを有する出力回路、２７は入力
バッファ２７ｂとともに共通の多機能兼用入出力端子２
に接続された第２出力バッファ２７ａを有する機能選択
回路、２８は第１，第２出力バッファ２６ａ，２７ａに
接続されこの第１，第２出力バッファ２６ａ，２７ａの
出力状態を制御する信号を供給するための出力制御信号
線、１４はこの第１，第２出力バッファ２６ａ，２７ａ
に内部論理回路１５の演算結果のデータ信号を供給する
ための出力データ信号線である。ここで、上記多機能兼
用入出力兼用端子２の第２出力回路２７は、図８に示す
ように、外部から印加される信号を内部回路へ伝えるた
めの入力バッファ２７ｂと内部回路からの信号を外部へ
伝えるための出力バッファ２７ａとから成る。また、上
記第１，第２の出力バッファ２６ａ，２７ａは、例え
ば、相補型ＭＯＳトランジスタで図９に示すように構成
される。図９において、３９はインバータ、３０はＮＡ
ＮＤゲート、３１はＮＯＲゲート、３２は最終段のＰＭ
ＯＳトランジスタ、３３は最終段のＮＭＯＳトランジス
タである。
７から図９を用いて説明する。図７は従来の集積回路装
置の一例を示す概略構成図である。図７において、１５
は内部論理回路、２１は従来の集積回路装置としてのＭ
ＯＳ集積回路装置、２４はこのＭＯＳ集積回路装置の動
作に必要な種々の信号を入力するための複数かつ所定数
設けられた入力端子、２３は内部論理回路１５の演算結
果のデータを出力するための出力端子、２は双方向端子
すなわち多機能兼用入出力端子、２５は入力端子２４に
接続された入力バッファ、２６は出力端子に接続された
第１出力バッファ２６ａを有する出力回路、２７は入力
バッファ２７ｂとともに共通の多機能兼用入出力端子２
に接続された第２出力バッファ２７ａを有する機能選択
回路、２８は第１，第２出力バッファ２６ａ，２７ａに
接続されこの第１，第２出力バッファ２６ａ，２７ａの
出力状態を制御する信号を供給するための出力制御信号
線、１４はこの第１，第２出力バッファ２６ａ，２７ａ
に内部論理回路１５の演算結果のデータ信号を供給する
ための出力データ信号線である。ここで、上記多機能兼
用入出力兼用端子２の第２出力回路２７は、図８に示す
ように、外部から印加される信号を内部回路へ伝えるた
めの入力バッファ２７ｂと内部回路からの信号を外部へ
伝えるための出力バッファ２７ａとから成る。また、上
記第１，第２の出力バッファ２６ａ，２７ａは、例え
ば、相補型ＭＯＳトランジスタで図９に示すように構成
される。図９において、３９はインバータ、３０はＮＡ
ＮＤゲート、３１はＮＯＲゲート、３２は最終段のＰＭ
ＯＳトランジスタ、３３は最終段のＮＭＯＳトランジス
タである。
【０００５】
【発明が解決しようとする課題】従来の多機能兼用入出
力回路では、例えばモード選択レジスタ１に“Ｈ”を書
き込んで多機能兼用入出力端子群２ａ〜２ｈを機能１に
切り替えても、機能１として使用する端子が多機能兼用
入出力２ａ〜２ｈ全てではない場合（つまり機能１とし
て一部の端子しか使用しない場合）、残りの端子が有効
に使用できないという欠点があった。このように、従来
のマイコン内蔵の複数個から成る多機能兼用入出力端子
群において、ある機能１を選択するとその多機能兼用入
出力端子群は全て同時に機能１用の端子に切り替わるの
で、例えばその多機能兼用入出力端子群のうち一部の端
子しか機能１として使用しない場合、残りの端子は切り
替えられても有効に使用できなかった。
力回路では、例えばモード選択レジスタ１に“Ｈ”を書
き込んで多機能兼用入出力端子群２ａ〜２ｈを機能１に
切り替えても、機能１として使用する端子が多機能兼用
入出力２ａ〜２ｈ全てではない場合（つまり機能１とし
て一部の端子しか使用しない場合）、残りの端子が有効
に使用できないという欠点があった。このように、従来
のマイコン内蔵の複数個から成る多機能兼用入出力端子
群において、ある機能１を選択するとその多機能兼用入
出力端子群は全て同時に機能１用の端子に切り替わるの
で、例えばその多機能兼用入出力端子群のうち一部の端
子しか機能１として使用しない場合、残りの端子は切り
替えられても有効に使用できなかった。
【０００６】この発明は、上記問題点を解決するために
なされたもので、多機能兼用入出力端子群の全てが同時
に一方の機能に切り替えられても、それぞれの多機能兼
用入出力端子を有効に使用できるマイクロコンピュータ
の入出力機能選択装置を提供することを目的とする。
なされたもので、多機能兼用入出力端子群の全てが同時
に一方の機能に切り替えられても、それぞれの多機能兼
用入出力端子を有効に使用できるマイクロコンピュータ
の入出力機能選択装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】この第１の発明に係るマ
イクロコンピュータの入出力機能選択装置は、図１で示
すように、複数の多機能兼用入出力端子のそれぞれに対
応して設けられ、かつ第１，第２の機能回路のうちのい
ずれかを接続する機能選択回路Ａ0〜Ａ7と、この機能選
択回路の切替えを設定する機能選択設定手段（モード選
択レジスタ１）とを備えた入出力回路において、上記機
能選択設定手段が上記各機能選択回路に対応して設けら
れ、かつ上記機能選択回路の切替えを設定する複数のビ
ット信号を出力するように構成した。この第２の発明に
係るマイクロコンピュータの入出力機能選択装置は、上
記機能選択手段をデコーダより構成し、このデコーダに
切替え設定データを出力する複数ビットから成る。
イクロコンピュータの入出力機能選択装置は、図１で示
すように、複数の多機能兼用入出力端子のそれぞれに対
応して設けられ、かつ第１，第２の機能回路のうちのい
ずれかを接続する機能選択回路Ａ0〜Ａ7と、この機能選
択回路の切替えを設定する機能選択設定手段（モード選
択レジスタ１）とを備えた入出力回路において、上記機
能選択設定手段が上記各機能選択回路に対応して設けら
れ、かつ上記機能選択回路の切替えを設定する複数のビ
ット信号を出力するように構成した。この第２の発明に
係るマイクロコンピュータの入出力機能選択装置は、上
記機能選択手段をデコーダより構成し、このデコーダに
切替え設定データを出力する複数ビットから成る。
【０００８】
【作用】この第１の発明によるマイクロコンピュータの
入出力機能選択装置は、多機能兼用入出力端子群の機能
を機能選択設定手段で選択し、全てを同時に第１の機能
に切り替えた後、任意の端子を端子毎に第２の機能回路
に切り替えることができる。この第２の発明によるマイ
クロコンピュータの入出力機能選択装置は、上記機能選
択手段のデコーダにより、多機能兼用入出力端子をビッ
ト信号ではなく、切り替え設定データで指定できる。
入出力機能選択装置は、多機能兼用入出力端子群の機能
を機能選択設定手段で選択し、全てを同時に第１の機能
に切り替えた後、任意の端子を端子毎に第２の機能回路
に切り替えることができる。この第２の発明によるマイ
クロコンピュータの入出力機能選択装置は、上記機能選
択手段のデコーダにより、多機能兼用入出力端子をビッ
ト信号ではなく、切り替え設定データで指定できる。
【０００９】
【実施例】以下、この発明の一実施例を図について説明
する。図１は、この第１の発明の一実施例（実施例１）
を具体的に示す入出力端子周辺の回路図である。図１に
おいて、２は、２ａ〜２ｈの多機能兼用入出力端子群、
３は多機能兼用入出力端子群２ａ〜２ｈの機能選択を各
端子毎に行うための書き込み専用のポート制御レジスタ
を示し、３ａ〜３ｈはその各ビットを表している。ま
た、６ａ〜６ｈはポート制御レジスタ３ａ〜３ｈの出力
及び機能選択設定手段としてのモード選択レジスタ１の
出力を入力とする２入力ＡＮＤ回路である。ここで、２
入力ＡＮＤ回路６ａ〜６ｈの出力信号線はそれぞれに対
応する端子の内部回路４へ伸びており、内部回路４中の
機能選択回路Ａ0 〜Ａ7 に接続されている。なお、１，
２ａ〜２ｈ，４，５ａ〜５ｈについては従来例で説明済
みなので省略する。図２，図３は図１の入出力端子周辺
回路を、一端子に注目して示した図である。図２におい
て、２入力ＡＮＤ回路６ａの出力は内部回路４内の機能
選択回路Ａ0 と接続されており、ポート制御レジスタ３
ａの出力とモード選択レジスタ１の出力とのＡＮＤ信号
を機能選択回路Ａ0 に出力している。機能選択回路Ａ0
は、機能１または入出力ポート機能のいずれかを多機能
兼用入出力端子２ａに接続する。また、機能選択回路Ａ
0 は、図３のように、３つのインバータ９〜１１が組み
合わされて構成されている。
する。図１は、この第１の発明の一実施例（実施例１）
を具体的に示す入出力端子周辺の回路図である。図１に
おいて、２は、２ａ〜２ｈの多機能兼用入出力端子群、
３は多機能兼用入出力端子群２ａ〜２ｈの機能選択を各
端子毎に行うための書き込み専用のポート制御レジスタ
を示し、３ａ〜３ｈはその各ビットを表している。ま
た、６ａ〜６ｈはポート制御レジスタ３ａ〜３ｈの出力
及び機能選択設定手段としてのモード選択レジスタ１の
出力を入力とする２入力ＡＮＤ回路である。ここで、２
入力ＡＮＤ回路６ａ〜６ｈの出力信号線はそれぞれに対
応する端子の内部回路４へ伸びており、内部回路４中の
機能選択回路Ａ0 〜Ａ7 に接続されている。なお、１，
２ａ〜２ｈ，４，５ａ〜５ｈについては従来例で説明済
みなので省略する。図２，図３は図１の入出力端子周辺
回路を、一端子に注目して示した図である。図２におい
て、２入力ＡＮＤ回路６ａの出力は内部回路４内の機能
選択回路Ａ0 と接続されており、ポート制御レジスタ３
ａの出力とモード選択レジスタ１の出力とのＡＮＤ信号
を機能選択回路Ａ0 に出力している。機能選択回路Ａ0
は、機能１または入出力ポート機能のいずれかを多機能
兼用入出力端子２ａに接続する。また、機能選択回路Ａ
0 は、図３のように、３つのインバータ９〜１１が組み
合わされて構成されている。
【００１０】次に、実施例１の動作について説明する。
まず、多機能兼用入出力端子群２（２ａ〜２ｈ）を入出
力ポートとして使用する場合は、モード選択レジスタ１
に“Ｌ”を書き込む。モード選択レジスタ１及びポート
制御レジスタ３（３ａ〜３ｈ）からの出力信号は、それ
ぞれ論理回路の２入力ＡＮＤゲート６ａ〜６ｈに入力さ
れる。ここで２入力ＡＮＤゲート６ａ〜６ｈからの出力
信号は全て“Ｌ”なので、図３に示す機能選択回路Ａ0
によって入出力ポート機能が選択される。これにより多
機能兼用入出力端子群２ａ〜２ｈは従来通り入出力ポー
トとなる。次に、多機能兼用入出力端子群２ａ〜２ｈを
機能１として使用する場合は、モード選択レジスタ１に
“Ｈ”を書き込み、さらにポート制御レジスタ３の各ビ
ット３ａ〜３ｈに全て“Ｈ”を書き込む。モード選択レ
ジスタ１及びポート制御レジスタ３からの出力信号は論
理手段である２入力ＡＮＤゲート６ａ〜６ｈに入力され
る。ここで２入力ＡＮＤゲート６ａ〜６ｈからの出力信
号は“Ｈ”なので、図３に示す機能選択回路Ａ0 によっ
て多機能兼用入出力端子群２ａ〜２ｈは従来例通り機能
１用の端子となる。
まず、多機能兼用入出力端子群２（２ａ〜２ｈ）を入出
力ポートとして使用する場合は、モード選択レジスタ１
に“Ｌ”を書き込む。モード選択レジスタ１及びポート
制御レジスタ３（３ａ〜３ｈ）からの出力信号は、それ
ぞれ論理回路の２入力ＡＮＤゲート６ａ〜６ｈに入力さ
れる。ここで２入力ＡＮＤゲート６ａ〜６ｈからの出力
信号は全て“Ｌ”なので、図３に示す機能選択回路Ａ0
によって入出力ポート機能が選択される。これにより多
機能兼用入出力端子群２ａ〜２ｈは従来通り入出力ポー
トとなる。次に、多機能兼用入出力端子群２ａ〜２ｈを
機能１として使用する場合は、モード選択レジスタ１に
“Ｈ”を書き込み、さらにポート制御レジスタ３の各ビ
ット３ａ〜３ｈに全て“Ｈ”を書き込む。モード選択レ
ジスタ１及びポート制御レジスタ３からの出力信号は論
理手段である２入力ＡＮＤゲート６ａ〜６ｈに入力され
る。ここで２入力ＡＮＤゲート６ａ〜６ｈからの出力信
号は“Ｈ”なので、図３に示す機能選択回路Ａ0 によっ
て多機能兼用入出力端子群２ａ〜２ｈは従来例通り機能
１用の端子となる。
【００１１】ここで、多機能兼用入出力端子群２（２ａ
〜２ｈ）を機能１用として使用はするが、一部任意に機
能１用の端子として使用しない（入出力ポートとして残
す）端子がある場合は、まず、モード選択レジスタ１に
“Ｈ”を書き込む。そしてさらにポート制御レジスタ３
のその端子に対応するビットのみに“Ｌ”を書き込み、
それ以外のビットには“Ｈ”を書き込む。ポート制御レ
ジスタ３に“Ｌ”を書き込んだビットは機能選択動作の
際、その出力信号“Ｌ”を対応する２入力ＡＮＤゲート
６ａ〜６ｈに入力し、モード選択レジスタ１は出力信号
“Ｈ”を同ゲートに入力する。従ってポート制御レジス
タ３に“Ｈ”を書き込んだビットのみ、２入力ＡＮＤゲ
ート６ａ〜６ｈの出力信号が“Ｌ”になり、機能選択回
路Ａ0 によって入出力ポートが選択される。その結果、
多機能兼用入出力端子群２ａ〜２ｈのうち必要な端子の
みを機能１用の端子にでき、機能１用として使用しない
端子を入出力ポートとして残すことができる。
〜２ｈ）を機能１用として使用はするが、一部任意に機
能１用の端子として使用しない（入出力ポートとして残
す）端子がある場合は、まず、モード選択レジスタ１に
“Ｈ”を書き込む。そしてさらにポート制御レジスタ３
のその端子に対応するビットのみに“Ｌ”を書き込み、
それ以外のビットには“Ｈ”を書き込む。ポート制御レ
ジスタ３に“Ｌ”を書き込んだビットは機能選択動作の
際、その出力信号“Ｌ”を対応する２入力ＡＮＤゲート
６ａ〜６ｈに入力し、モード選択レジスタ１は出力信号
“Ｈ”を同ゲートに入力する。従ってポート制御レジス
タ３に“Ｈ”を書き込んだビットのみ、２入力ＡＮＤゲ
ート６ａ〜６ｈの出力信号が“Ｌ”になり、機能選択回
路Ａ0 によって入出力ポートが選択される。その結果、
多機能兼用入出力端子群２ａ〜２ｈのうち必要な端子の
みを機能１用の端子にでき、機能１用として使用しない
端子を入出力ポートとして残すことができる。
【００１２】次に、この第２の発明の一実施例（実施例
２）を図について説明する。図４において、７はレジス
タ７ａ〜７ｃより成るポート制御レジスタを示し、８は
ポート制御レジスタ７からの信号をデコードするデコー
ド回路を示している。上記実施例１では、ポート制御レ
ジスタ７をそれぞれのビットごとに設定したが、多機能
兼用入出力端子群２（２ａ〜２ｈ）を構成する端子の数
が多い場合には、図４のようにポート制御レジスタと論
理回路の間にデコード回路８を設置して３ビットのポー
ト制御レジスタ７ａ〜７ｃを設定し、それらの出力信号
をデコード回路８で８ビットにデコードすることによっ
て入出力ポート機能に戻す端子を指定することができ
る。
２）を図について説明する。図４において、７はレジス
タ７ａ〜７ｃより成るポート制御レジスタを示し、８は
ポート制御レジスタ７からの信号をデコードするデコー
ド回路を示している。上記実施例１では、ポート制御レ
ジスタ７をそれぞれのビットごとに設定したが、多機能
兼用入出力端子群２（２ａ〜２ｈ）を構成する端子の数
が多い場合には、図４のようにポート制御レジスタと論
理回路の間にデコード回路８を設置して３ビットのポー
ト制御レジスタ７ａ〜７ｃを設定し、それらの出力信号
をデコード回路８で８ビットにデコードすることによっ
て入出力ポート機能に戻す端子を指定することができ
る。
【００１３】なお、上記実施例１及び実施例２におい
て、モード選択レジスタ１にデータの書き込みを行う場
合、多機能兼用入出力端子群２ａ〜２ｈ及びポート制御
レジスタ７の全ビットがクリアされるようにすればよ
い。
て、モード選択レジスタ１にデータの書き込みを行う場
合、多機能兼用入出力端子群２ａ〜２ｈ及びポート制御
レジスタ７の全ビットがクリアされるようにすればよ
い。
【００１４】
【発明の効果】この発明におけるマイクロコンピュータ
の入出力機能選択装置は、機能選択設定手段が各機能選
択回路に対応して設けられ、かつこの機能選択回路の切
り替えを設定する複数のビット信号を出力するように構
成したため、多機能兼用入出力端子群の機能をモード制
御手段で選択した後、その機能で使用する一部の端子以
外をポート制御手段で別の機能端子に切り替えることが
できる効果がある。
の入出力機能選択装置は、機能選択設定手段が各機能選
択回路に対応して設けられ、かつこの機能選択回路の切
り替えを設定する複数のビット信号を出力するように構
成したため、多機能兼用入出力端子群の機能をモード制
御手段で選択した後、その機能で使用する一部の端子以
外をポート制御手段で別の機能端子に切り替えることが
できる効果がある。
【図１】この第１の発明の一実施例を示す入出力端子周
辺の回路図である。
辺の回路図である。
【図２】図１の機能選択回路周辺を示す模式図である。
【図３】図１の選択回路の詳細な回路図である。
【図４】この第２の発明の一実施例を示す入出力端子周
辺の回路図である。
辺の回路図である。
【図５】従来の入出力端子周辺の回路図である。
【図６】図５の機能選択回路周辺を示す模式図である。
【図７】図５の他の従来の例を示す回路図である。
【図８】図７を詳細に示す回路図である。
【図９】図８をさらに詳細に示す回路図である。
１ モード選択レジスタ ２ａ〜２ｈ 多機能兼用入出力端子 ３ａ〜３ｈ ポート制御レジスタ ４ 内部回路 ５ａ〜５ｈ 信号線 ６ａ〜６ｈ ２入力ＡＮＤゲート ７ ポート制御レジスタ ８ デコード回路 ９〜１１ インバータ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年９月１８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】従来のマイクロコンピュータ等で使用さ
れる入出力端子の内、同一端子で複数の機能を兼用して
いる多機能兼用端子を図５について以下説明する。図５
は、従来のシングルチップマイクロコンピュータ（以
下、マイコンという。）の多機能兼用入出力端子群の概
要を示している。１は機能を切り替えるためのモード選
択レジスタであり、２（２ａ〜２ｈ）はそれぞれ多機能
兼用入出力端子群を表している。４は多機能兼用入出力
端子の内部回路であり、５ａ〜５ｈは多機能兼用入出力
機端子２ａ〜２ｈからの入力信号の信号線である。Ａ
は、次に述べる図６に示す機能選択回路である。図６
は、図５の内部回路４を詳細に示す図であり、多機能兼
用入出力端子一端子分について示してある。ここでは、
二機能兼用入出力端子を例とした。また、図６中の機能
１は、多機能兼用入出力端子が持つ機能のうちの任意の
機能（例えば、周辺機能の出力機能）を示し、入出力ポ
ートに接続する機能（入出力ポート機能）と合わせて２
つの機能をもつ。
れる入出力端子の内、同一端子で複数の機能を兼用して
いる多機能兼用端子を図５について以下説明する。図５
は、従来のシングルチップマイクロコンピュータ（以
下、マイコンという。）の多機能兼用入出力端子群の概
要を示している。１は機能を切り替えるためのモード選
択レジスタであり、２（２ａ〜２ｈ）はそれぞれ多機能
兼用入出力端子群を表している。４は多機能兼用入出力
端子の内部回路であり、５ａ〜５ｈは多機能兼用入出力
機端子２ａ〜２ｈからの入力信号の信号線である。Ａ
は、次に述べる図６に示す機能選択回路である。図６
は、図５の内部回路４を詳細に示す図であり、多機能兼
用入出力端子一端子分について示してある。ここでは、
二機能兼用入出力端子を例とした。また、図６中の機能
１は、多機能兼用入出力端子が持つ機能のうちの任意の
機能（例えば、周辺機能の出力機能）を示し、入出力ポ
ートに接続する機能（入出力ポート機能）と合わせて２
つの機能をもつ。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】次に、この多機能入出力端子の動作につい
て述べる。図５，図６に示すように、ここでは二機能兼
用入出力端子群を例にとって説明する。まず、図５にお
いて、モード選択レジスタ１に“Ｌ”を書き込んだ場
合、その出力信号が図５及び図６に示す機能選択回路Ａ
に入力され、機能の選択が行われる。モード選択レジス
タ１からの信号が“Ｌ”なので、図５の入出力ポート機
能が選択される。その結果、多機能兼用入出力端子群２
ａ〜２ｈは全て同時に入出力ポート機能に切り替わる。
また、モード選択レジスタ１に“Ｈ”を書き込んだ場
合、図６の機能選択回路Ａの部分で機能１が選択され
る。その結果、多機能兼用入出力端子群２ａ〜２ｈは全
て同時に機能１側に切り替わる。
て述べる。図５，図６に示すように、ここでは二機能兼
用入出力端子群を例にとって説明する。まず、図５にお
いて、モード選択レジスタ１に“Ｌ”を書き込んだ場
合、その出力信号が図５及び図６に示す機能選択回路Ａ
に入力され、機能の選択が行われる。モード選択レジス
タ１からの信号が“Ｌ”なので、図５の入出力ポート機
能が選択される。その結果、多機能兼用入出力端子群２
ａ〜２ｈは全て同時に入出力ポート機能に切り替わる。
また、モード選択レジスタ１に“Ｈ”を書き込んだ場
合、図６の機能選択回路Ａの部分で機能１が選択され
る。その結果、多機能兼用入出力端子群２ａ〜２ｈは全
て同時に機能１側に切り替わる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】次に、他の多機能兼用入出力端子の例を図
７から図９を用いて説明する。図７は従来の集積回路装
置の一例を示す概略構成図である。図７において、１５
は内部論理回路、２１は従来の集積回路装置としてのＭ
ＯＳ集積回路装置、２４はこのＭＯＳ集積回路装置の動
作に必要な種々の信号を入力するための複数かつ所定数
設けられた入力端子、２３は内部論理回路１５の演算結
果のデータを出力するための出力端子、２は双方向端子
すなわち多機能兼用入出力端子、２５は入力端子２４に
接続された入力バッファ、２６は出力端子に接続された
第１出力バッファ２６ａを有する出力回路、２７は入力
バッファ２７ｂとともに共通の多機能兼用入出力端子２
に接続された第２出力バッファ２７ａを有する機能選択
回路、２８は第１，第２出力バッファ２６ａ，２７ａに
接続されこの第１，第２出力バッファ２６ａ，２７ａの
出力状態を制御する信号を供給するための出力制御信号
線、１４はこの第１，第２出力バッファ２６ａ，２７ａ
に内部論理回路１５の演算結果のデータ信号を供給する
ための出力データ信号線である。ここで、上記多機能兼
用入出力端子２の第２出力回路２７は、図８に示すよう
に、外部から印加される信号を内部回路へ伝えるための
入力バッファ２７ｂと内部回路からの信号を外部へ伝え
るための出力バッファ２７ａとから成る。また、上記第
１，第２の出力バッファ２６ａ，２７ａは、例えば、相
補型ＭＯＳトランジスタで図９に示すように構成され
る。図９において、３９はインバータ、３０はＮＡＮＤ
ゲート、３１はＮＯＲゲート、３２は最終段のＰＭＯＳ
トランジスタ、３３は最終段のＮＭＯＳトランジスタで
ある。
７から図９を用いて説明する。図７は従来の集積回路装
置の一例を示す概略構成図である。図７において、１５
は内部論理回路、２１は従来の集積回路装置としてのＭ
ＯＳ集積回路装置、２４はこのＭＯＳ集積回路装置の動
作に必要な種々の信号を入力するための複数かつ所定数
設けられた入力端子、２３は内部論理回路１５の演算結
果のデータを出力するための出力端子、２は双方向端子
すなわち多機能兼用入出力端子、２５は入力端子２４に
接続された入力バッファ、２６は出力端子に接続された
第１出力バッファ２６ａを有する出力回路、２７は入力
バッファ２７ｂとともに共通の多機能兼用入出力端子２
に接続された第２出力バッファ２７ａを有する機能選択
回路、２８は第１，第２出力バッファ２６ａ，２７ａに
接続されこの第１，第２出力バッファ２６ａ，２７ａの
出力状態を制御する信号を供給するための出力制御信号
線、１４はこの第１，第２出力バッファ２６ａ，２７ａ
に内部論理回路１５の演算結果のデータ信号を供給する
ための出力データ信号線である。ここで、上記多機能兼
用入出力端子２の第２出力回路２７は、図８に示すよう
に、外部から印加される信号を内部回路へ伝えるための
入力バッファ２７ｂと内部回路からの信号を外部へ伝え
るための出力バッファ２７ａとから成る。また、上記第
１，第２の出力バッファ２６ａ，２７ａは、例えば、相
補型ＭＯＳトランジスタで図９に示すように構成され
る。図９において、３９はインバータ、３０はＮＡＮＤ
ゲート、３１はＮＯＲゲート、３２は最終段のＰＭＯＳ
トランジスタ、３３は最終段のＮＭＯＳトランジスタで
ある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【発明が解決しようとする課題】従来の多機能兼用入出
力回路では、例えばモード選択レジスタ１に“Ｈ”を書
き込んで多機能兼用入出力端子群２ａ〜２ｈを機能１に
切り替えても、機能１として使用する端子が多機能兼用
入出力端子群２ａ〜２ｈ全てではない場合（つまり機能
１として一部の端子しか使用しない場合）、残りの端子
が有効に使用できないという欠点があった。このよう
に、従来のマイコン内蔵の複数個から成る多機能兼用入
出力端子群において、ある機能１を選択するとその多機
能兼用入出力端子群は全て同時に機能１用の端子に切り
替わるので、例えばその多機能兼用入出力端子群のうち
一部の端子しか機能１として使用しない場合、残りの端
子は切り替えられても有効に使用できなかった。
力回路では、例えばモード選択レジスタ１に“Ｈ”を書
き込んで多機能兼用入出力端子群２ａ〜２ｈを機能１に
切り替えても、機能１として使用する端子が多機能兼用
入出力端子群２ａ〜２ｈ全てではない場合（つまり機能
１として一部の端子しか使用しない場合）、残りの端子
が有効に使用できないという欠点があった。このよう
に、従来のマイコン内蔵の複数個から成る多機能兼用入
出力端子群において、ある機能１を選択するとその多機
能兼用入出力端子群は全て同時に機能１用の端子に切り
替わるので、例えばその多機能兼用入出力端子群のうち
一部の端子しか機能１として使用しない場合、残りの端
子は切り替えられても有効に使用できなかった。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【課題を解決するための手段】この第１の発明に係るマ
イクロコンピュータの入出力機能選択装置は、図１で示
すように、複数の多機能兼用入出力端子のそれぞれに対
応して設けられ、かつ第１，第２の機能回路のうちのい
ずれかを接続する機能選択回路Ａ0〜Ａ7と、この機能選
択回路の切替えを設定する書き込み専用レジスタからな
る機能選択設定手段（モード選択レジスタ１）とを備え
た入出力回路において、上記機能選択設定手段が上記各
機能選択回路に対応して設けられ、かつ上記機能選択回
路の切替えを設定する複数のビット信号を出力するよう
に構成した。この第２の発明に係るマイクロコンピュー
タの入出力機能選択装置は、上記機能選択手段をデコー
ダより構成し、このデコーダに切替え設定データを出力
する複数ビットから成る。
イクロコンピュータの入出力機能選択装置は、図１で示
すように、複数の多機能兼用入出力端子のそれぞれに対
応して設けられ、かつ第１，第２の機能回路のうちのい
ずれかを接続する機能選択回路Ａ0〜Ａ7と、この機能選
択回路の切替えを設定する書き込み専用レジスタからな
る機能選択設定手段（モード選択レジスタ１）とを備え
た入出力回路において、上記機能選択設定手段が上記各
機能選択回路に対応して設けられ、かつ上記機能選択回
路の切替えを設定する複数のビット信号を出力するよう
に構成した。この第２の発明に係るマイクロコンピュー
タの入出力機能選択装置は、上記機能選択手段をデコー
ダより構成し、このデコーダに切替え設定データを出力
する複数ビットから成る。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【作用】この第１の発明によるマイクロコンピュータの
入出力機能選択装置は、多機能兼用入出力端子群の機能
を書き込み専用レジスタからなる機能選択設定手段で選
択し、全てを同時に第１の機能に切り替えた後、任意の
端子を端子毎に第２の機能回路に切り替えることができ
る。この第２の発明によるマイクロコンピュータの入出
力機能選択装置は、上記機能選択手段のデコーダによ
り、多機能兼用入出力端子をビット信号ではなく、切り
替え設定データで指定できる。
入出力機能選択装置は、多機能兼用入出力端子群の機能
を書き込み専用レジスタからなる機能選択設定手段で選
択し、全てを同時に第１の機能に切り替えた後、任意の
端子を端子毎に第２の機能回路に切り替えることができ
る。この第２の発明によるマイクロコンピュータの入出
力機能選択装置は、上記機能選択手段のデコーダによ
り、多機能兼用入出力端子をビット信号ではなく、切り
替え設定データで指定できる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】ここで、多機能兼用入出力端子群２（２ａ
〜２ｈ）を機能１用として使用するが、一部任意に機能
１用の端子として使用しない（入出力ポートとして残
す）端子がある場合は、まず、モード選択レジスタ１に
“Ｈ”を書き込む。そしてさらにポート制御レジスタ３
のその端子に対応するビットのみに“Ｌ”を書き込み、
それ以外のビットには“Ｈ”を書き込む。ポート制御レ
ジスタ３に“Ｌ”を書き込んだビットは機能選択動作の
際、その出力信号“Ｌ”を対応する２入力ＡＮＤゲート
６ａ〜６ｈに入力し、モード選択レジスタ１は出力信号
“Ｈ”を同ゲートに入力する。従ってポート制御レジス
タ３に“Ｈ”を書き込んだビットのみ、２入力ＡＮＤゲ
ート６ａ〜６ｈの出力信号が“Ｌ”になり、機能選択回
路Ａ0 によって入出力ポートが選択される。その結果、
多機能兼用入出力端子群２ａ〜２ｈのうち必要な端子の
みを機能１用の端子にでき、機能１用として使用しない
端子を入出力ポートとして残すことができる。
〜２ｈ）を機能１用として使用するが、一部任意に機能
１用の端子として使用しない（入出力ポートとして残
す）端子がある場合は、まず、モード選択レジスタ１に
“Ｈ”を書き込む。そしてさらにポート制御レジスタ３
のその端子に対応するビットのみに“Ｌ”を書き込み、
それ以外のビットには“Ｈ”を書き込む。ポート制御レ
ジスタ３に“Ｌ”を書き込んだビットは機能選択動作の
際、その出力信号“Ｌ”を対応する２入力ＡＮＤゲート
６ａ〜６ｈに入力し、モード選択レジスタ１は出力信号
“Ｈ”を同ゲートに入力する。従ってポート制御レジス
タ３に“Ｈ”を書き込んだビットのみ、２入力ＡＮＤゲ
ート６ａ〜６ｈの出力信号が“Ｌ”になり、機能選択回
路Ａ0 によって入出力ポートが選択される。その結果、
多機能兼用入出力端子群２ａ〜２ｈのうち必要な端子の
みを機能１用の端子にでき、機能１用として使用しない
端子を入出力ポートとして残すことができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】
【発明の効果】この発明におけるマイクロコンピュータ
の入出力機能選択装置は、書き込み専用レジスタからな
る機能選択設定手段が各機能選択回路に対応して設けら
れ、かつこの機能選択回路の切り替えを設定する複数の
ビット信号を出力するように構成したため、多機能兼用
入出力端子群の機能をモード制御手段で選択した後、そ
の機能で使用する一部の端子以外をポート制御手段で別
の機能端子に切り替えることができる効果がある。
の入出力機能選択装置は、書き込み専用レジスタからな
る機能選択設定手段が各機能選択回路に対応して設けら
れ、かつこの機能選択回路の切り替えを設定する複数の
ビット信号を出力するように構成したため、多機能兼用
入出力端子群の機能をモード制御手段で選択した後、そ
の機能で使用する一部の端子以外をポート制御手段で別
の機能端子に切り替えることができる効果がある。
Claims (2)
- 【請求項１】 複数の多機能兼用入出力端子のそれぞれ
に対応して設けられ、かつ第１，第２の機能回路のうち
のいずれかを接続する機能選択回路と、この機能選択回
路の切替えを設定する機能選択設定手段とを備えた入出
力回路において、上記機能選択設定手段が上記各機能選
択回路に対応して設けられ、かつ上記機能選択回路の切
替えを設定する複数のビット信号を出力するように構成
したことを特徴とするマイクロコンピュータの入出力機
能選択装置。 - 【請求項２】上記機能選択手段をデコーダより構成し、
このデコーダに切替え設定データを出力する複数ビット
から成るポート制御レジスタを接続したことを特徴とす
る請求項第１項記載のマイクロコンピュータの入出力機
能選択装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4083478A JPH05250497A (ja) | 1992-03-05 | 1992-03-05 | マイクロコンピュータの入出力機能選択装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4083478A JPH05250497A (ja) | 1992-03-05 | 1992-03-05 | マイクロコンピュータの入出力機能選択装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250497A true JPH05250497A (ja) | 1993-09-28 |
Family
ID=13803579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4083478A Pending JPH05250497A (ja) | 1992-03-05 | 1992-03-05 | マイクロコンピュータの入出力機能選択装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250497A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005331560A (ja) * | 2004-05-18 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 画像信号処理装置 |
| JP2006247432A (ja) * | 2006-06-23 | 2006-09-21 | Daiichi Shokai Co Ltd | パチンコ機における入出力制御装置 |
| JP2013210810A (ja) * | 2012-03-30 | 2013-10-10 | Lapis Semiconductor Co Ltd | 汎用入出力ポート接続制御回路、半導体装置、及び汎用入出力ポート接続制御方法 |
-
1992
- 1992-03-05 JP JP4083478A patent/JPH05250497A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005331560A (ja) * | 2004-05-18 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 画像信号処理装置 |
| JP2006247432A (ja) * | 2006-06-23 | 2006-09-21 | Daiichi Shokai Co Ltd | パチンコ機における入出力制御装置 |
| JP2013210810A (ja) * | 2012-03-30 | 2013-10-10 | Lapis Semiconductor Co Ltd | 汎用入出力ポート接続制御回路、半導体装置、及び汎用入出力ポート接続制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6116088B2 (ja) | ||
| JPH03130994A (ja) | 連想メモリ装置およびそれを用いたマイクロコンピュータ | |
| JPH0197016A (ja) | 半導体集積回路装置 | |
| JPS59200326A (ja) | データ処理装置 | |
| US5729482A (en) | Microprocessor shifter using rotation and masking operations | |
| JPH05250497A (ja) | マイクロコンピュータの入出力機能選択装置 | |
| US5577215A (en) | Data transmission circuit for digital signal processor chip and method therefor | |
| US5084635A (en) | Function selector circuit | |
| US5606709A (en) | Register group circuit for data processing system | |
| JP2761326B2 (ja) | マルチプロセッサ型ワンチップマイクロコンピュータ | |
| US5442801A (en) | Arithmetic and logic unit | |
| US6373287B1 (en) | Input/output control circuit and microcomputer | |
| US7058842B2 (en) | Microcontroller with multiple function blocks and clock signal control | |
| JP3057710B2 (ja) | 半導体メモリ装置 | |
| JPH07161186A (ja) | 情報伝播用ダイナミック回路 | |
| US6167418A (en) | Byte-switching arithmetic unit | |
| JPH0198046A (ja) | キャッシュメモリ制御用集積回路 | |
| JPH07170171A (ja) | 半導体集積回路装置 | |
| JPS62173557A (ja) | マイクロプロセツサ | |
| JPH01135224A (ja) | ラッチ回路 | |
| JPS62297916A (ja) | デ−タ入力回路 | |
| KR200155047Y1 (ko) | 어드레스 디코더 회로 | |
| JPH05334075A (ja) | ディジタルプロセッサ | |
| JPH05274257A (ja) | マイクロコンピュータ | |
| KR19990040389A (ko) | 버스 장치 |