JPH05251689A - 静電誘導デバイス - Google Patents
静電誘導デバイスInfo
- Publication number
- JPH05251689A JPH05251689A JP4081374A JP8137492A JPH05251689A JP H05251689 A JPH05251689 A JP H05251689A JP 4081374 A JP4081374 A JP 4081374A JP 8137492 A JP8137492 A JP 8137492A JP H05251689 A JPH05251689 A JP H05251689A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- impurity density
- conductivity type
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/676—Combinations of only thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
- H10D12/212—Gated diodes having PN junction gates, e.g. field controlled diodes
Landscapes
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 主サイリスタをノーマリオフにし、且つｐＭ
ＯＳトランジスタのパンチスルー電流等のリーク電流を
減少させることができるようにする。 【構成】 カソード領域２３と，アノード領域２１及び
ゲート領域３１と，チャンネル領域２２とから成る静電
誘導サイリスタと、チャンネル領域２２の表面のウェル
領域５９と，ウェル領域５９の内部のドレイン領域３２
と，ゲート領域３１と，ウエル領域５９の上部のゲート
絶縁膜２６と，ゲート絶縁膜２６の上部のゲート電極２
５とから成る絶縁ゲート型トランジスタと、ゲート領域
３１と，ゲート領域３１の上部のゲート絶縁膜２６と，
ゲート電極２５とから成るコンデンサと、が同一基板上
に集積化され、カソード領域２３とドレイン領域３２と
がカソード電極２３１を介して接続された構造を少なく
とも共有する。
ＯＳトランジスタのパンチスルー電流等のリーク電流を
減少させることができるようにする。 【構成】 カソード領域２３と，アノード領域２１及び
ゲート領域３１と，チャンネル領域２２とから成る静電
誘導サイリスタと、チャンネル領域２２の表面のウェル
領域５９と，ウェル領域５９の内部のドレイン領域３２
と，ゲート領域３１と，ウエル領域５９の上部のゲート
絶縁膜２６と，ゲート絶縁膜２６の上部のゲート電極２
５とから成る絶縁ゲート型トランジスタと、ゲート領域
３１と，ゲート領域３１の上部のゲート絶縁膜２６と，
ゲート電極２５とから成るコンデンサと、が同一基板上
に集積化され、カソード領域２３とドレイン領域３２と
がカソード電極２３１を介して接続された構造を少なく
とも共有する。
Description
【０００１】
【産業上の利用分野】本発明は、静電誘導サイリスタ
（以下、ＳＩサイリスタと称する。）等の静電誘導デバ
イスの新規な構造に関するものであり、特にゲート駆動
回路を簡略化できるＭＯＳ制御ＳＩサイリスタの構造に
関するものである。
（以下、ＳＩサイリスタと称する。）等の静電誘導デバ
イスの新規な構造に関するものであり、特にゲート駆動
回路を簡略化できるＭＯＳ制御ＳＩサイリスタの構造に
関するものである。
【０００２】
【従来の技術】近年、ＭＧＴ，ＭＣＴ，ＥＳＴ，ＤＭＴ
等、種々のＭＯＳ複合デバイスが提案されているが、こ
れらのＭＯＳ複合デバイスはＧＴＯ等の従来型サイリス
タを主デバイスとして、これと同一基板にＭＯＳトラン
ジスタを集積化して成るものである。ところが、これら
のＭＯＳ複合デバイスのオン電圧は最終的には主デバイ
スの特性により決定されるようになっているので、従来
型サイリスタを主デバイスとする上記ＭＯＳ複合デバイ
スは、オン電圧が高くて導通時の損失が大きいという欠
点を有し、更に高周波化が困難であるという欠点があっ
た。
等、種々のＭＯＳ複合デバイスが提案されているが、こ
れらのＭＯＳ複合デバイスはＧＴＯ等の従来型サイリス
タを主デバイスとして、これと同一基板にＭＯＳトラン
ジスタを集積化して成るものである。ところが、これら
のＭＯＳ複合デバイスのオン電圧は最終的には主デバイ
スの特性により決定されるようになっているので、従来
型サイリスタを主デバイスとする上記ＭＯＳ複合デバイ
スは、オン電圧が高くて導通時の損失が大きいという欠
点を有し、更に高周波化が困難であるという欠点があっ
た。
【０００３】一方、ＳＩサイリスタは、本質的にオン電
圧が低く、高速スイッチングが可能なデバイスであるた
め、これをデバイスとするＭＯＳ複合デバイスは高効率
・高速動作が期待され、既に特開平３−２９２７７０号
公報（特願平２−９５２５１号）により、図２２及び図
２３（図２２のＡ−Ａ線断面図）に示したような、ＭＯ
Ｓ制御ＳＩサイリスタの構造が知られている。
圧が低く、高速スイッチングが可能なデバイスであるた
め、これをデバイスとするＭＯＳ複合デバイスは高効率
・高速動作が期待され、既に特開平３−２９２７７０号
公報（特願平２−９５２５１号）により、図２２及び図
２３（図２２のＡ−Ａ線断面図）に示したような、ＭＯ
Ｓ制御ＳＩサイリスタの構造が知られている。
【０００４】図２２は平面図、図２３は図２２Ａ−Ａ線
断面図であって、両図に示したように、ｎ+ 領域２３を
カソードとし、ｐ+ 領域２１をアノードとし、フローテ
ィング状態のｐ+ 領域３１をゲートとし、ｎ- 領域２２
をチャンネルとするＳＩサイリスタが構成され、該ｐ+
領域３１は、同時に、ｐ+ 領域３２をドレインとし、多
結晶シリコン層等の高導電層２５をゲート電極とするｐ
ＭＯＳトランジスタのソースを兼ねている。
断面図であって、両図に示したように、ｎ+ 領域２３を
カソードとし、ｐ+ 領域２１をアノードとし、フローテ
ィング状態のｐ+ 領域３１をゲートとし、ｎ- 領域２２
をチャンネルとするＳＩサイリスタが構成され、該ｐ+
領域３１は、同時に、ｐ+ 領域３２をドレインとし、多
結晶シリコン層等の高導電層２５をゲート電極とするｐ
ＭＯＳトランジスタのソースを兼ねている。
【０００５】このＭＯＳ制御ＳＩサイリスタのターンオ
ンは、ｐ+ ゲート領域３１の上部の絶縁膜である酸化膜
２６と高導電層２５とで形成されるコンデンサに正の電
位を印加してｎ- チャンネル領域２２中に形成される電
位障壁の高さを容量結合（静電誘導効果）で下げること
により実現され、ターンオフは、前記ｐＭＯＳトランジ
スタを導通してｐ+ ゲート領域３１とｎ+ カソード領域
２３とを短絡し、正孔をｐ+ ゲート領域３１を介して引
き抜くことにより実現される。
ンは、ｐ+ ゲート領域３１の上部の絶縁膜である酸化膜
２６と高導電層２５とで形成されるコンデンサに正の電
位を印加してｎ- チャンネル領域２２中に形成される電
位障壁の高さを容量結合（静電誘導効果）で下げること
により実現され、ターンオフは、前記ｐＭＯＳトランジ
スタを導通してｐ+ ゲート領域３１とｎ+ カソード領域
２３とを短絡し、正孔をｐ+ ゲート領域３１を介して引
き抜くことにより実現される。
【０００６】
【発明が解決しようとする課題】ところが、このＭＯＳ
制御ＳＩサイリスタにおいて、主サイリスタにノーマリ
オフ特性を持たせるためには、ｎ- チャンネル領域２２
の不純物密度を１０13ｃｍ-3程度とすると、隣接するｐ
+ ゲート領域３１，３１の間隔は約６μｍ以下であるこ
とが要求され、ｎ+ カソード領域２３の拡散幅を２μｍ
とすれば、ｎ+ カソード領域２３とｐ+ ゲート領域３１
との間隔は片側で２μｍと狭くすることが要求される。
従って、ｐＭＯＳトランジスタは、ゲート長Ｌが２μｍ
以下、例えば１μｍ等の値にならざるを得ず、チャンネ
ルの不純物密度が１０13ｃｍ-3となり、ｐ+ ソース領域
３１とｐ+ ドレイン領域３２の間をゲート電極２５で制
御できないパンチスルー電流が常時流れることになるの
で、主サイリスタをターンオンできなくなるという欠点
があった。特にＳＩサイリスタのｐ+ ゲート領域３１は
通常５〜１５μｍと深いので、通常の単体のＭＯＳトラ
ンジスタに比べてパンチスルー電流が流れやすいという
欠点があった。通常のＭＯＳトランジスタのソース領域
及びドレイン領域の拡散深さは、ゲート長に比べ高々２
倍以下であるが、ＭＯＳ制御ＳＩサイリスタにおいて
は、ｐ+ ソース領域３１の拡散深さはｐＭＯＳトランジ
スタのゲート長の３〜１５倍以上の深さとなり、パンチ
スルー電流が極めて流れ易い欠点があった。
制御ＳＩサイリスタにおいて、主サイリスタにノーマリ
オフ特性を持たせるためには、ｎ- チャンネル領域２２
の不純物密度を１０13ｃｍ-3程度とすると、隣接するｐ
+ ゲート領域３１，３１の間隔は約６μｍ以下であるこ
とが要求され、ｎ+ カソード領域２３の拡散幅を２μｍ
とすれば、ｎ+ カソード領域２３とｐ+ ゲート領域３１
との間隔は片側で２μｍと狭くすることが要求される。
従って、ｐＭＯＳトランジスタは、ゲート長Ｌが２μｍ
以下、例えば１μｍ等の値にならざるを得ず、チャンネ
ルの不純物密度が１０13ｃｍ-3となり、ｐ+ ソース領域
３１とｐ+ ドレイン領域３２の間をゲート電極２５で制
御できないパンチスルー電流が常時流れることになるの
で、主サイリスタをターンオンできなくなるという欠点
があった。特にＳＩサイリスタのｐ+ ゲート領域３１は
通常５〜１５μｍと深いので、通常の単体のＭＯＳトラ
ンジスタに比べてパンチスルー電流が流れやすいという
欠点があった。通常のＭＯＳトランジスタのソース領域
及びドレイン領域の拡散深さは、ゲート長に比べ高々２
倍以下であるが、ＭＯＳ制御ＳＩサイリスタにおいて
は、ｐ+ ソース領域３１の拡散深さはｐＭＯＳトランジ
スタのゲート長の３〜１５倍以上の深さとなり、パンチ
スルー電流が極めて流れ易い欠点があった。
【０００７】また、前述した特開平３−２９２７７０号
公報には、図２４及び図２５（図２４のＹ−Ｙ線断面
図）に示したように、カソード領域２３の長手方向にｐ
+ ソース領域３１とｐ+ ドレイン領域３２とゲート電極
２５とから成るｐＭＯＳトランジスタを形成する構造が
提案されており、この場合はｐＭＯＳトランジスタのゲ
ート長Ｌを主サイリスタのｐ+ ゲート領域３１，３１の
間隔とは独立に選べるという利点がある。しかしなが
ら、ｐＭＯＳトランジスタのパンチスルー電流を防ぐた
めにゲート長Ｌを長くすると、ｐＭＯＳトランジスタの
オン抵抗が高くなり、主サイリスタをターンオフできな
くなるという欠点があった。図２４及び図２５に示した
構造でｐＭＯＳトランジスタのゲート幅ｗを長くするこ
とは、主サイリスタのｐ+ ゲート領域３１，３１の間隔
の制約があるため限度があり、主サイリスタをノーマリ
オフにする条件とｐＭＯＳトランジスタのオン抵抗を小
さくする条件は互いにトレードオフの関係にあり、両者
の条件を同時に満足することは困難であるという欠点が
あった。
公報には、図２４及び図２５（図２４のＹ−Ｙ線断面
図）に示したように、カソード領域２３の長手方向にｐ
+ ソース領域３１とｐ+ ドレイン領域３２とゲート電極
２５とから成るｐＭＯＳトランジスタを形成する構造が
提案されており、この場合はｐＭＯＳトランジスタのゲ
ート長Ｌを主サイリスタのｐ+ ゲート領域３１，３１の
間隔とは独立に選べるという利点がある。しかしなが
ら、ｐＭＯＳトランジスタのパンチスルー電流を防ぐた
めにゲート長Ｌを長くすると、ｐＭＯＳトランジスタの
オン抵抗が高くなり、主サイリスタをターンオフできな
くなるという欠点があった。図２４及び図２５に示した
構造でｐＭＯＳトランジスタのゲート幅ｗを長くするこ
とは、主サイリスタのｐ+ ゲート領域３１，３１の間隔
の制約があるため限度があり、主サイリスタをノーマリ
オフにする条件とｐＭＯＳトランジスタのオン抵抗を小
さくする条件は互いにトレードオフの関係にあり、両者
の条件を同時に満足することは困難であるという欠点が
あった。
【０００８】さらに、図２２乃至図２５に示した構造で
は、主サイリスタのｐ+ ゲート領域３１はフローティン
グ状態になっているため、通常の表面ゲート型ＳＩサイ
リスタのようにｐ+ 拡散領域となっているｐ+ ゲート領
域３１の上部に直接金属電極を接触させるようなことは
できず、その結果該拡散領域の抵抗でｐ+ ゲート領域３
１の抵抗値が決定され、低抵抗化が困難であるという欠
点があった。そして、ｐ+ ゲート領域３１の抵抗値が高
いため、主サイリスタのターンオフ可能なアノード電流
や順方向阻止電圧が小さく、ターンオフ時間が遅くなる
という欠点もあった。
は、主サイリスタのｐ+ ゲート領域３１はフローティン
グ状態になっているため、通常の表面ゲート型ＳＩサイ
リスタのようにｐ+ 拡散領域となっているｐ+ ゲート領
域３１の上部に直接金属電極を接触させるようなことは
できず、その結果該拡散領域の抵抗でｐ+ ゲート領域３
１の抵抗値が決定され、低抵抗化が困難であるという欠
点があった。そして、ｐ+ ゲート領域３１の抵抗値が高
いため、主サイリスタのターンオフ可能なアノード電流
や順方向阻止電圧が小さく、ターンオフ時間が遅くなる
という欠点もあった。
【０００９】この発明は、上記問題点に鑑み、主サイリ
スタをノーマリオフにし且つｐＭＯＳトランジスタのパ
ンチスルー電流等のリーク電流を減少させることができ
る、新規構造のＭＯＳ制御ＳＩサイリスタ等の静電誘導
デバイスを提供することを目的としている。また、この
発明の他の目的は、主サイリスタをノーマリオフにする
条件とｐＭＯＳトランジスタのオン抵抗を低減する条件
とを同時に満足することができる、新規構造のＭＯＳ制
御ＳＩサイリスタ等の静電誘導デバイスを提供すること
にある。更に、この発明の別の目的は、主サイリスタの
ゲート抵抗を低減し且つターンオンするためにゲートに
接続するコンデンサの容量を大きくすることが可能な、
新規構造のＭＯＳ制御ＳＩサイリスタ等の静電誘導デバ
イスを提供することにある。
スタをノーマリオフにし且つｐＭＯＳトランジスタのパ
ンチスルー電流等のリーク電流を減少させることができ
る、新規構造のＭＯＳ制御ＳＩサイリスタ等の静電誘導
デバイスを提供することを目的としている。また、この
発明の他の目的は、主サイリスタをノーマリオフにする
条件とｐＭＯＳトランジスタのオン抵抗を低減する条件
とを同時に満足することができる、新規構造のＭＯＳ制
御ＳＩサイリスタ等の静電誘導デバイスを提供すること
にある。更に、この発明の別の目的は、主サイリスタの
ゲート抵抗を低減し且つターンオンするためにゲートに
接続するコンデンサの容量を大きくすることが可能な、
新規構造のＭＯＳ制御ＳＩサイリスタ等の静電誘導デバ
イスを提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、この発明による静電誘導デバイスは、第１導電型高
不純物密度のカソード領域と、第２導電型高不純物密度
のアノード領域及びゲート領域と、第１導電型低不純物
密度のチャンネル領域とから少なくとも構成される静電
誘導サイリスタと、前記チャンネル領域の表面の一部に
形成された第１導電型で前記チャンネル領域よりも高不
純物密度のウェル領域と、前記ウェル領域の内部に形成
された第２導電型高不純物密度のドレイン領域と、前記
ゲート領域と同一の領域もしくは前記ゲート領域と電気
的に接続された第２導電型高不純物密度領域であるソー
ス領域と、前記ウエル領域の上部に形成されたゲート絶
縁膜と、前記ゲート絶縁膜の上部に形成されたゲート電
極とから少なくとも構成される絶縁ゲート型トランジス
タと、前記ゲート領域と、前記ゲート領域の上部に形成
された前記ゲート絶縁膜と、前記ゲート電極とから構成
されるコンデンサと、が同一基板上に集積化され、前記
カソード領域と前記ドレイン領域とがカソード電極を介
して接続された構造を少なくとも共有することを特徴と
している。
め、この発明による静電誘導デバイスは、第１導電型高
不純物密度のカソード領域と、第２導電型高不純物密度
のアノード領域及びゲート領域と、第１導電型低不純物
密度のチャンネル領域とから少なくとも構成される静電
誘導サイリスタと、前記チャンネル領域の表面の一部に
形成された第１導電型で前記チャンネル領域よりも高不
純物密度のウェル領域と、前記ウェル領域の内部に形成
された第２導電型高不純物密度のドレイン領域と、前記
ゲート領域と同一の領域もしくは前記ゲート領域と電気
的に接続された第２導電型高不純物密度領域であるソー
ス領域と、前記ウエル領域の上部に形成されたゲート絶
縁膜と、前記ゲート絶縁膜の上部に形成されたゲート電
極とから少なくとも構成される絶縁ゲート型トランジス
タと、前記ゲート領域と、前記ゲート領域の上部に形成
された前記ゲート絶縁膜と、前記ゲート電極とから構成
されるコンデンサと、が同一基板上に集積化され、前記
カソード領域と前記ドレイン領域とがカソード電極を介
して接続された構造を少なくとも共有することを特徴と
している。
【００１１】また、この発明による静電誘導デバイスの
他の一つは、上記静電誘導デバイスの前記ドレイン領域
と前記ゲート領域との間の前記絶縁ゲート型トランジス
タのチャンネル領域とはならない領域の少なくとも一部
に分離領域を形成した構造を少なくとも共有することを
特徴としている。また、本発明による静電誘導デバイス
の更に他の一つは、上記の静電誘導デバイスの前記ゲー
ト電極と、前記ゲート電極の上部もしくは側部の少なく
とも一部に形成された第２のゲート絶縁膜と、前記ゲー
ト領域に直接接して形成されしかも前記第２のゲート絶
縁膜の上部もしくは側部にまで伸延して形成されたフロ
ーティングゲート電極とから構成される別のコンデンサ
を少なくとも共有することを特徴としている。
他の一つは、上記静電誘導デバイスの前記ドレイン領域
と前記ゲート領域との間の前記絶縁ゲート型トランジス
タのチャンネル領域とはならない領域の少なくとも一部
に分離領域を形成した構造を少なくとも共有することを
特徴としている。また、本発明による静電誘導デバイス
の更に他の一つは、上記の静電誘導デバイスの前記ゲー
ト電極と、前記ゲート電極の上部もしくは側部の少なく
とも一部に形成された第２のゲート絶縁膜と、前記ゲー
ト領域に直接接して形成されしかも前記第２のゲート絶
縁膜の上部もしくは側部にまで伸延して形成されたフロ
ーティングゲート電極とから構成される別のコンデンサ
を少なくとも共有することを特徴としている。
【００１２】
【作用】上記構成によれば、ＳＩサイリスタのチャンネ
ルの不純物密度と絶縁ゲート型トランジスタのチャンネ
ルの不純物密度を互いに独立に選定できるので、ＳＩサ
イリスタのノーマリオフ特性を保ったまま、絶縁ゲート
型トランジスタのソース領域とドレイン領域との間のパ
ンチスルー電流の流れるのを防ぐことができる。特に、
ＳＩサイリスタのｐ+ ゲート領域が絶縁ゲート型トラン
ジスタのゲート長の３〜１５倍と深くてもパンチスルー
電流を確実に防ぐことができる。更に、上記構成によれ
ば、ウェル領域の不純物密度をパンチスルー電流を防ぐ
のに十分な値に保ったまま、ＳＩサイリスタの不純物密
度を１０12ｃｍ-3以下の低不純物密度とすることが可能
であり、その結果、ＳＩサイリスタのゲート領域相互の
間隔を１０μｍ以上と大きくすることができ、平面パタ
ーンのリソグラフィ上の余裕が大きくなる。
ルの不純物密度と絶縁ゲート型トランジスタのチャンネ
ルの不純物密度を互いに独立に選定できるので、ＳＩサ
イリスタのノーマリオフ特性を保ったまま、絶縁ゲート
型トランジスタのソース領域とドレイン領域との間のパ
ンチスルー電流の流れるのを防ぐことができる。特に、
ＳＩサイリスタのｐ+ ゲート領域が絶縁ゲート型トラン
ジスタのゲート長の３〜１５倍と深くてもパンチスルー
電流を確実に防ぐことができる。更に、上記構成によれ
ば、ウェル領域の不純物密度をパンチスルー電流を防ぐ
のに十分な値に保ったまま、ＳＩサイリスタの不純物密
度を１０12ｃｍ-3以下の低不純物密度とすることが可能
であり、その結果、ＳＩサイリスタのゲート領域相互の
間隔を１０μｍ以上と大きくすることができ、平面パタ
ーンのリソグラフィ上の余裕が大きくなる。
【００１３】また、上記他の構成によれば、絶縁ゲート
型トランジスタのドレイン領域とＳＩサイリスタのゲー
ト領域の間の不必要な領域は分離領域で分離することが
できるので、ＳＩサイリスタをノーマリオフにすべくＳ
Ｉサイリスタのゲート相互の間隔を十分狭くしても、絶
縁ゲート型トランジスタのゲート幅を大きくできる構造
を設計することができる。
型トランジスタのドレイン領域とＳＩサイリスタのゲー
ト領域の間の不必要な領域は分離領域で分離することが
できるので、ＳＩサイリスタをノーマリオフにすべくＳ
Ｉサイリスタのゲート相互の間隔を十分狭くしても、絶
縁ゲート型トランジスタのゲート幅を大きくできる構造
を設計することができる。
【００１４】更に、上記別の構成によれば、金属等の高
導電性フローティングゲート電極をＳＩサイリスタのゲ
ート拡散層に接触させることができるので、ゲートがフ
ローティング状態であっても、ゲート抵抗を十分に低減
することが可能である。しかも、ＳＩサイリスタのｐ+
ゲート拡散領域に接続されたコンデンサの容量を十分大
きな値に保つことができる。
導電性フローティングゲート電極をＳＩサイリスタのゲ
ート拡散層に接触させることができるので、ゲートがフ
ローティング状態であっても、ゲート抵抗を十分に低減
することが可能である。しかも、ＳＩサイリスタのｐ+
ゲート拡散領域に接続されたコンデンサの容量を十分大
きな値に保つことができる。
【００１５】
【実施例】以下、図示した実施例に基づき本発明を詳細
に説明する。図１は本発明による静電誘導デバイスの第
１実施例のＭＯＳ制御ＳＩサイリスタを集積化した具体
的構造を示す平面図、図２は図１Ａ−Ａ線に沿う断面図
である。
に説明する。図１は本発明による静電誘導デバイスの第
１実施例のＭＯＳ制御ＳＩサイリスタを集積化した具体
的構造を示す平面図、図２は図１Ａ−Ａ線に沿う断面図
である。
【００１６】図において、ｎ+ 領域２３，ｐ+ 領域２
１，ｐ+ 領域３１及びｎ- 領域２２はそれぞれＳＩサイ
リスタ１のカソード領域，アノード領域，ゲート領域及
びチャンネル領域である。ｎ+ 領域２３とｐ+ 領域３１
との間にチャンネル領域より高不純物密度のｎウェル領
域５９が形成され、このウェル領域５９の内部にｐＭＯ
Ｓトランジスタのｐ+ ドレイン領域３２が形成され、ｐ
+ 領域３１がｐＭＯＳトランジスタのソース領域となっ
ている。ｎウェル領域５９の表面は、ｐＭＯＳトランジ
スタがディプリーション型（ノーマリオン型）となるよ
うにチャンネルドープ等が施されている。
１，ｐ+ 領域３１及びｎ- 領域２２はそれぞれＳＩサイ
リスタ１のカソード領域，アノード領域，ゲート領域及
びチャンネル領域である。ｎ+ 領域２３とｐ+ 領域３１
との間にチャンネル領域より高不純物密度のｎウェル領
域５９が形成され、このウェル領域５９の内部にｐＭＯ
Ｓトランジスタのｐ+ ドレイン領域３２が形成され、ｐ
+ 領域３１がｐＭＯＳトランジスタのソース領域となっ
ている。ｎウェル領域５９の表面は、ｐＭＯＳトランジ
スタがディプリーション型（ノーマリオン型）となるよ
うにチャンネルドープ等が施されている。
【００１７】多結晶シリコンやＷＳｉ2 やＴｉＳｉ2 等
の高融点金属のシリサイド膜もしくはＷ，Ｍｏ等の高融
点金属から成るゲート電極２５は、ｐＭＯＳトランジス
タのゲート電極と、ターンオン用のコンデンサの片方の
電極を兼ねている。即ち、ゲート電極２５と酸化膜等の
絶縁膜２６とｐ+ 領域３１とでコンデサが形成されてい
る。このコンデンサの容量値が大きい程ＳＩサイリスタ
のターンオン時間が短くなるが、あまり大きくするとＳ
Ｉサイリスタのゲートに蓄積された容量が増大し、ター
ンオフ時間が長くなる。従って、このコンデンサの容量
には、ターンオン時間及びターンオフ時間を共に短くす
るための最適値が存在し、それはＳＩサイリスタのゲー
ト領域自身の有する容量（ゲート・カソード間容量
ＣGK）の１０〜８０倍程度が良い。従って、ｐ+ ゲート
拡散領域３１の上部の絶縁膜として用いる薄い酸化膜の
厚みは，、１０００Å以下の値、望ましくは７０〜２０
０Åの厚みが良い。
の高融点金属のシリサイド膜もしくはＷ，Ｍｏ等の高融
点金属から成るゲート電極２５は、ｐＭＯＳトランジス
タのゲート電極と、ターンオン用のコンデンサの片方の
電極を兼ねている。即ち、ゲート電極２５と酸化膜等の
絶縁膜２６とｐ+ 領域３１とでコンデサが形成されてい
る。このコンデンサの容量値が大きい程ＳＩサイリスタ
のターンオン時間が短くなるが、あまり大きくするとＳ
Ｉサイリスタのゲートに蓄積された容量が増大し、ター
ンオフ時間が長くなる。従って、このコンデンサの容量
には、ターンオン時間及びターンオフ時間を共に短くす
るための最適値が存在し、それはＳＩサイリスタのゲー
ト領域自身の有する容量（ゲート・カソード間容量
ＣGK）の１０〜８０倍程度が良い。従って、ｐ+ ゲート
拡散領域３１の上部の絶縁膜として用いる薄い酸化膜の
厚みは，、１０００Å以下の値、望ましくは７０〜２０
０Åの厚みが良い。
【００１８】２３１はＡｌ等の金属から成るカソード電
極であって、ｎ+ カソード領域２３とｐ+ ドレイン領域
３２とを接続している。２１１はＡｌ等から成るアノー
ド電極である。ｎ- 領域２２の不純物密度は１０11〜１
０13ｃｍ-3程度の低不純物密度とし、ｎウェル領域５９
の不純物密度を１０16ｃｍ-3程度とすれば、ＳＩサイリ
スタをノーマリオフ型としてゲート長Ｌが２μｍ以下の
ｐＭＯＳトランジスタを構成しても、ｐＭＯＳトランジ
スタのソース・ドレイン間にパンチスルー電流は流れな
い。ｎウェル領域５９の不純物密度を１０18ｃｍ-3程度
とすれば、サブミクロンゲート長のｐＭＯＳトランジス
タを構成できるので、オン抵抗が極めて低減され、しか
もｐＭＯＳトランジスタのパンチスルー電流によるリー
ク電流は小さくなる。ｐ+ 領域２１，３１，３２の不純
物密度は１０18〜１０20ｃｍ-3であり、ｎ+ 領域２３の
不純物密度は１０18〜１０21ｃｍ-3である。
極であって、ｎ+ カソード領域２３とｐ+ ドレイン領域
３２とを接続している。２１１はＡｌ等から成るアノー
ド電極である。ｎ- 領域２２の不純物密度は１０11〜１
０13ｃｍ-3程度の低不純物密度とし、ｎウェル領域５９
の不純物密度を１０16ｃｍ-3程度とすれば、ＳＩサイリ
スタをノーマリオフ型としてゲート長Ｌが２μｍ以下の
ｐＭＯＳトランジスタを構成しても、ｐＭＯＳトランジ
スタのソース・ドレイン間にパンチスルー電流は流れな
い。ｎウェル領域５９の不純物密度を１０18ｃｍ-3程度
とすれば、サブミクロンゲート長のｐＭＯＳトランジス
タを構成できるので、オン抵抗が極めて低減され、しか
もｐＭＯＳトランジスタのパンチスルー電流によるリー
ク電流は小さくなる。ｐ+ 領域２１，３１，３２の不純
物密度は１０18〜１０20ｃｍ-3であり、ｎ+ 領域２３の
不純物密度は１０18〜１０21ｃｍ-3である。
【００１９】本実施例において、ＳＩサイリスタのター
ンオンを行うには、ゲート電極２５に正の電荷を印加し
てｐ+ ゲート領域３１の上部に接続されたコンデンサを
介してｎ- チャンネル領域２２中に形成される電位障壁
の高さを容量結合（静電誘導効果）で下げ、ｎ+ カソー
ド領域２３から電子が注入されるようにする。注入され
た電子はｎ- チャンネル領域２２とｐ+ アノード領域２
１との界面近傍に蓄積され、その結果、アノード電極２
１１側のホールに対する電位障壁が消滅し、アノード領
域２１からホールの注入が起こり、このホールがカソー
ド領域２３からの電子の注入をさらに促進し、ＳＩサイ
リスタはターンオンする。この時、ディプリーション型
のｐＭＯＳトランジスタは、ゲート電極２５に正の電圧
が印加されるために、遮断状態になる。一方、ゲート電
極２５に印加する電圧を零ボルトにすると、ｐＭＯＳト
ランジスタは導通状態となり、ｐ+ 領域３１を介してホ
ールがカソード電極２３１側に引き抜かれ、カソード領
域２３の前面の電子に対する電位障壁が高くなり、ＳＩ
サイリスタはターンオフする。
ンオンを行うには、ゲート電極２５に正の電荷を印加し
てｐ+ ゲート領域３１の上部に接続されたコンデンサを
介してｎ- チャンネル領域２２中に形成される電位障壁
の高さを容量結合（静電誘導効果）で下げ、ｎ+ カソー
ド領域２３から電子が注入されるようにする。注入され
た電子はｎ- チャンネル領域２２とｐ+ アノード領域２
１との界面近傍に蓄積され、その結果、アノード電極２
１１側のホールに対する電位障壁が消滅し、アノード領
域２１からホールの注入が起こり、このホールがカソー
ド領域２３からの電子の注入をさらに促進し、ＳＩサイ
リスタはターンオンする。この時、ディプリーション型
のｐＭＯＳトランジスタは、ゲート電極２５に正の電圧
が印加されるために、遮断状態になる。一方、ゲート電
極２５に印加する電圧を零ボルトにすると、ｐＭＯＳト
ランジスタは導通状態となり、ｐ+ 領域３１を介してホ
ールがカソード電極２３１側に引き抜かれ、カソード領
域２３の前面の電子に対する電位障壁が高くなり、ＳＩ
サイリスタはターンオフする。
【００２０】図３は第２実施例のＭＯＳ制御ＳＩサイリ
スタを集積化した具体的構造を示す平面図、図４は図３
のＹ−Ｙ線に沿う断面図、図５は図３のＸ−Ｘ線に沿う
断面図であって、これらは大電流化のためにユニットセ
ルが多数並列に並んだマルチチャンネル構造のＳＩサイ
リスタの一部を示している。
スタを集積化した具体的構造を示す平面図、図４は図３
のＹ−Ｙ線に沿う断面図、図５は図３のＸ−Ｘ線に沿う
断面図であって、これらは大電流化のためにユニットセ
ルが多数並列に並んだマルチチャンネル構造のＳＩサイ
リスタの一部を示している。
【００２１】ここで、ｐＭＯＳトランジスタは、ｎ+ カ
ソード領域２３の長手方向に形成されている。この構造
にすると、図５に示したｐ+ ゲート領域３１，３１の相
互の間隔を狭めても、ｐＭＯＳトランジスタのゲート長
は図４に示したように独立のパラメータとして選ぶこと
ができるので、平面パターンのマスクの寸法に余裕がで
きて、製造が容易になる。
ソード領域２３の長手方向に形成されている。この構造
にすると、図５に示したｐ+ ゲート領域３１，３１の相
互の間隔を狭めても、ｐＭＯＳトランジスタのゲート長
は図４に示したように独立のパラメータとして選ぶこと
ができるので、平面パターンのマスクの寸法に余裕がで
きて、製造が容易になる。
【００２２】図３及び図５に示したように、ｐ+ ゲート
領域３１とｐ+ ドレイン領域３２との間にはＵ溝が形成
され、該Ｕ溝の内部には酸化膜等の絶縁膜２６９が埋め
込まれて、分離領域が形成されている。該Ｕ溝の内部は
完全に埋め込まれなくて、中空の部分等があっても良い
こと言うまでもない。このように、分離領域があるの
で、ｐ+ ドレイン領域３２とｐ+ ゲート領域３１との間
隔は、サブミクロン程度の小さな値にすることも容易に
できる。
領域３１とｐ+ ドレイン領域３２との間にはＵ溝が形成
され、該Ｕ溝の内部には酸化膜等の絶縁膜２６９が埋め
込まれて、分離領域が形成されている。該Ｕ溝の内部は
完全に埋め込まれなくて、中空の部分等があっても良い
こと言うまでもない。このように、分離領域があるの
で、ｐ+ ドレイン領域３２とｐ+ ゲート領域３１との間
隔は、サブミクロン程度の小さな値にすることも容易に
できる。
【００２３】必要ならば、Ｕ溝の底部にｎ+ 領域から成
るチャンネルストップ領域を形成することも有効であ
る。この構造により、ｐ+ ゲート相互の間隔に比べ、相
対的にｐＭＯＳトランジスタのゲート幅ｗを大きくする
ことができ、従ってＳＩサイリスタをノーマリオフ型に
し、しかもＰＭＯＳトランジスタのオン抵抗を小さくす
ことができる。
るチャンネルストップ領域を形成することも有効であ
る。この構造により、ｐ+ ゲート相互の間隔に比べ、相
対的にｐＭＯＳトランジスタのゲート幅ｗを大きくする
ことができ、従ってＳＩサイリスタをノーマリオフ型に
し、しかもＰＭＯＳトランジスタのオン抵抗を小さくす
ことができる。
【００２４】図６は第３実施例のＭＯＳ制御ＳＩサイリ
スタを集積化した具体的構造を示す平面図、図７は図６
Ａ−Ａ線に沿う断面図である。ｎウェル領域５９の内部
には、ｐ+ ソース領域３１２とｐ+ ドレイン領域３２と
が形成されている。第１実施例及び第２実施例に示した
深いｐ+ ゲート領域３１から成るソース領域とは異な
り、この実施例はドレイン領域３２と同じ拡散深さの浅
いソース領域３１２が用いられており、ゲート電極２５
はｐＭＯＳトランジスタのチャンネル上部のみに設けら
れており、通常のｐＭＯＳトランジスタと全く同じ構造
となっている。ｐＭＯＳトランジスタのソース領域，ド
レイン領域となるｐ+ 領域３１２，３２の拡散深さは
０．５〜１μｍ、ｎウェル領域５９の不純物密度は５×
１０15ｃｍ-3〜１×１０16ｃｍ-3、ｎウェル領域の拡散
深さは２〜５μｍである。ｐＭＯＳトランジスタのゲー
ト長は、１〜２μｍで良い。ｎ+ カソード領域２３の不
純物密度は４×１０19ｃｍ-3〜１×１０21ｃｍ-3であ
り、拡散深さは１〜２μｍである。ｐ+ ゲート領域３１
の不純物密度は１×１０18ｃｍ-3〜２×１０19ｃｍ-3で
あり、拡散深さは６〜１５μｍである。
スタを集積化した具体的構造を示す平面図、図７は図６
Ａ−Ａ線に沿う断面図である。ｎウェル領域５９の内部
には、ｐ+ ソース領域３１２とｐ+ ドレイン領域３２と
が形成されている。第１実施例及び第２実施例に示した
深いｐ+ ゲート領域３１から成るソース領域とは異な
り、この実施例はドレイン領域３２と同じ拡散深さの浅
いソース領域３１２が用いられており、ゲート電極２５
はｐＭＯＳトランジスタのチャンネル上部のみに設けら
れており、通常のｐＭＯＳトランジスタと全く同じ構造
となっている。ｐＭＯＳトランジスタのソース領域，ド
レイン領域となるｐ+ 領域３１２，３２の拡散深さは
０．５〜１μｍ、ｎウェル領域５９の不純物密度は５×
１０15ｃｍ-3〜１×１０16ｃｍ-3、ｎウェル領域の拡散
深さは２〜５μｍである。ｐＭＯＳトランジスタのゲー
ト長は、１〜２μｍで良い。ｎ+ カソード領域２３の不
純物密度は４×１０19ｃｍ-3〜１×１０21ｃｍ-3であ
り、拡散深さは１〜２μｍである。ｐ+ ゲート領域３１
の不純物密度は１×１０18ｃｍ-3〜２×１０19ｃｍ-3で
あり、拡散深さは６〜１５μｍである。
【００２５】この構造により、自己整合的にソース領域
とドレイン領域とが形成され、マスク合わせ工程でずれ
が生じても、ｐＭＯＳトランジスタのゲート長Ｌはマス
クの寸法のみによって決定されるので変動せず、その結
果歩留り良く製造できる。第１及び第２実施例おいて
は、ｐ+ ゲート領域３１，ｐ+ ドレイン領域３２相互の
マスク合わせ工程おけるずれによってｐＭＯＳトランジ
スタのゲート長が変動し、そのためｐＭＯＳトランジス
タのオン電圧が変動してターンオフ特性が変動する虞が
あるが、本実施例では確実にゲート長を制御できる。
とドレイン領域とが形成され、マスク合わせ工程でずれ
が生じても、ｐＭＯＳトランジスタのゲート長Ｌはマス
クの寸法のみによって決定されるので変動せず、その結
果歩留り良く製造できる。第１及び第２実施例おいて
は、ｐ+ ゲート領域３１，ｐ+ ドレイン領域３２相互の
マスク合わせ工程おけるずれによってｐＭＯＳトランジ
スタのゲート長が変動し、そのためｐＭＯＳトランジス
タのオン電圧が変動してターンオフ特性が変動する虞が
あるが、本実施例では確実にゲート長を制御できる。
【００２６】図７において、ゲート電極２５は、不純物
を添加した多結晶シリコン（ドープドポリシリコン：Ｄ
ＯＰＯＳ）もしくはＷ，Ｔｉ，Ｍｏ等の高融点金属類も
しくはこれらのシリサイドで形成されている。３１１は
Ａｌ等の金属から成るフローティングゲート電極であっ
て、ｐ+ 拡散領域３１に直接接触していて、ＳＩサイリ
スタのゲート抵抗を低減化し、ターンオフ特性を改善
し、しかも順方向阻止電圧を増大させている。図６に示
したように、フローティングゲート電極３１１はＳＩサ
イリスタのゲート抵抗を低減化する目的のものであるか
ら、ボンディングパッド等には接続されていず、外部か
らは電気的に駆動できるようにはなっていないが、必要
ならばボンディングパッドを付けた構造も可能である。
フローティングゲート電極３１１とｐ+ ゲート領域３１
との接触部は、ｐ+ 再拡散して高濃度領域を形成するこ
とが望ましい。更に、接触部にシリサイド膜を形成して
コンタクト抵抗を低減することが望ましい。
を添加した多結晶シリコン（ドープドポリシリコン：Ｄ
ＯＰＯＳ）もしくはＷ，Ｔｉ，Ｍｏ等の高融点金属類も
しくはこれらのシリサイドで形成されている。３１１は
Ａｌ等の金属から成るフローティングゲート電極であっ
て、ｐ+ 拡散領域３１に直接接触していて、ＳＩサイリ
スタのゲート抵抗を低減化し、ターンオフ特性を改善
し、しかも順方向阻止電圧を増大させている。図６に示
したように、フローティングゲート電極３１１はＳＩサ
イリスタのゲート抵抗を低減化する目的のものであるか
ら、ボンディングパッド等には接続されていず、外部か
らは電気的に駆動できるようにはなっていないが、必要
ならばボンディングパッドを付けた構造も可能である。
フローティングゲート電極３１１とｐ+ ゲート領域３１
との接触部は、ｐ+ 再拡散して高濃度領域を形成するこ
とが望ましい。更に、接触部にシリサイド膜を形成して
コンタクト抵抗を低減することが望ましい。
【００２７】２６１は熱酸化膜等の第１ゲート絶縁膜で
あり、２６２はＤＯＰＯＳの酸化膜や高融点金属もしく
はそれらのシリサイドの酸化膜もしくはＣＶＤＳｉＯ2
等から成る第２のゲート絶縁膜である。上述したよう
に、ＳＩサイリスタのゲート領域３１に接続されるコン
デンサの容量値をＳＩサイリスタのゲート領域３１自身
の容量値（１ＣGK）の１０〜８０倍程度の最適値にする
必要があるが、ゲート電極２５と第１のゲート絶縁膜２
６１とｐ+ ゲート領域３１とで第１のコンデンサを、フ
ローティングゲート電極３１１と第２のゲート絶縁膜２
６２，ゲート電極２５とで第２のコンデンサをそれぞれ
形成し、ＳＩサイリスタのゲート抵抗を低減しつつ、同
時にＳＩサイリスタのゲート領域に接続されるコンデン
サ容量を増大して最適値にし、ターンオン特性及びター
ンオフ特性を改善することが可能である。第１実施例及
び第２実施例の場合は、面積利用効率の点からｐ+ 領域
上部のコデンサの占める面積には限界があるので、通常
このコンデンサの容量値は最適値よりも小さくならざる
を得ない。ＳＩサイリスタのゲート領域３１には、第１
のコンデンサと第２のコンデンサが並列接続されたこと
になるが、第１のゲート絶縁膜２６１と第２のゲート絶
縁膜２６２をそれぞれ酸化膜で形成する場合は、該酸化
膜の厚みは１０００Å以下、望ましくは１００〜２００
Åの値が良い。
あり、２６２はＤＯＰＯＳの酸化膜や高融点金属もしく
はそれらのシリサイドの酸化膜もしくはＣＶＤＳｉＯ2
等から成る第２のゲート絶縁膜である。上述したよう
に、ＳＩサイリスタのゲート領域３１に接続されるコン
デンサの容量値をＳＩサイリスタのゲート領域３１自身
の容量値（１ＣGK）の１０〜８０倍程度の最適値にする
必要があるが、ゲート電極２５と第１のゲート絶縁膜２
６１とｐ+ ゲート領域３１とで第１のコンデンサを、フ
ローティングゲート電極３１１と第２のゲート絶縁膜２
６２，ゲート電極２５とで第２のコンデンサをそれぞれ
形成し、ＳＩサイリスタのゲート抵抗を低減しつつ、同
時にＳＩサイリスタのゲート領域に接続されるコンデン
サ容量を増大して最適値にし、ターンオン特性及びター
ンオフ特性を改善することが可能である。第１実施例及
び第２実施例の場合は、面積利用効率の点からｐ+ 領域
上部のコデンサの占める面積には限界があるので、通常
このコンデンサの容量値は最適値よりも小さくならざる
を得ない。ＳＩサイリスタのゲート領域３１には、第１
のコンデンサと第２のコンデンサが並列接続されたこと
になるが、第１のゲート絶縁膜２６１と第２のゲート絶
縁膜２６２をそれぞれ酸化膜で形成する場合は、該酸化
膜の厚みは１０００Å以下、望ましくは１００〜２００
Åの値が良い。
【００２８】図７において、２６６は絶縁膜であり、こ
れがｎ+ カソード領域２３とｐ+ ゲート領域との耐圧の
低下を防ぎ、且つＳＩサイリスタのゲート間隔の微細化
を容易にしている。ｎ+ カソード領域２３はチャンネル
の中央部ではなく片側にずれて配置されているが、ｎ-
チャンネル領域２２の不純物密度を１０12ｃｍ-3以下の
十分低い値にすれば、ｐ+ ゲート領域３１，３１相互の
間隔は１０μｍ以上にできるので、この場合はｎ+ カソ
ード領域２３の位置はチャンネルの中央部でも良く、絶
縁膜２６６が無くても良い。尚、ｎ- チャンネル領域２
２の不純物密度を１．５×１０13ｃｍ-3〜２×１０13ｃ
ｍ-3とする場合、ｐ+ ゲート領域３１，３１相互の間隔
を４．５μｍ以下にしないとＳＩサイリスタはノーマリ
オフ特性にならないので、図７に示したように、ｎ+ カ
ソード領域２３を片側にずらすと良い。
れがｎ+ カソード領域２３とｐ+ ゲート領域との耐圧の
低下を防ぎ、且つＳＩサイリスタのゲート間隔の微細化
を容易にしている。ｎ+ カソード領域２３はチャンネル
の中央部ではなく片側にずれて配置されているが、ｎ-
チャンネル領域２２の不純物密度を１０12ｃｍ-3以下の
十分低い値にすれば、ｐ+ ゲート領域３１，３１相互の
間隔は１０μｍ以上にできるので、この場合はｎ+ カソ
ード領域２３の位置はチャンネルの中央部でも良く、絶
縁膜２６６が無くても良い。尚、ｎ- チャンネル領域２
２の不純物密度を１．５×１０13ｃｍ-3〜２×１０13ｃ
ｍ-3とする場合、ｐ+ ゲート領域３１，３１相互の間隔
を４．５μｍ以下にしないとＳＩサイリスタはノーマリ
オフ特性にならないので、図７に示したように、ｎ+ カ
ソード領域２３を片側にずらすと良い。
【００２９】図８は第４実施例の断面図であり、これは
第３実施例と同様に、ｐ+ ゲート領域３１に高導電性金
属膜から成るフローティングゲート電極３１１が形成さ
れている。図８には示されてはいないが、フローティン
グゲート電極３１１とｐ+ ゲート領域３１と接触部にｐ
+ 再拡散等により薄いｐ++領域を形成するとコンタクト
抵抗が低減され、更にこのｐ++領域とフローティングゲ
ート電極３１１との間にＷＳｉ2 やＭｏＳｉ2 等の高融
点金属のシリサイド膜を形成するとＳＩサイリスタのゲ
ート抵抗は１／４〜１／１００に低減される。第３実施
例及び第４実施例において上記の薄いｐ++領域や高融点
金属のシリサイド膜を、フローティングゲート電極３１
１とｐ+ ゲート領域３１との接触部だけでなく、ｐ+ ゲ
ート領域３１の表面部分全域に形成するとなお良いのは
言うまでもない。
第３実施例と同様に、ｐ+ ゲート領域３１に高導電性金
属膜から成るフローティングゲート電極３１１が形成さ
れている。図８には示されてはいないが、フローティン
グゲート電極３１１とｐ+ ゲート領域３１と接触部にｐ
+ 再拡散等により薄いｐ++領域を形成するとコンタクト
抵抗が低減され、更にこのｐ++領域とフローティングゲ
ート電極３１１との間にＷＳｉ2 やＭｏＳｉ2 等の高融
点金属のシリサイド膜を形成するとＳＩサイリスタのゲ
ート抵抗は１／４〜１／１００に低減される。第３実施
例及び第４実施例において上記の薄いｐ++領域や高融点
金属のシリサイド膜を、フローティングゲート電極３１
１とｐ+ ゲート領域３１との接触部だけでなく、ｐ+ ゲ
ート領域３１の表面部分全域に形成するとなお良いのは
言うまでもない。
【００３０】本実施例では、ｐ+ 埋め込みゲート領域３
１９，３１９相互の間の領域がチャンネルの最も狭い部
分となっており、これによりノーマリオフ特性が実現し
易い構造となっている。図８においては、ｐ+ 領域３１
はむしろｐ+ 埋め込みゲート領域３１９からフローティ
ングゲート電極３１１へのゲート電極取り出し領域の役
割を果たしており、主サイリスタの動作は埋め込みゲー
ト型ＳＩサイリスタに近い動作となる。
１９，３１９相互の間の領域がチャンネルの最も狭い部
分となっており、これによりノーマリオフ特性が実現し
易い構造となっている。図８においては、ｐ+ 領域３１
はむしろｐ+ 埋め込みゲート領域３１９からフローティ
ングゲート電極３１１へのゲート電極取り出し領域の役
割を果たしており、主サイリスタの動作は埋め込みゲー
ト型ＳＩサイリスタに近い動作となる。
【００３１】図９は第３実施例及び第４実施例における
フローティングゲート電極３１１の効果を示す図であ
り、ＭＯＳ制御ＳＩサイリスタのターンオフ可能なアノ
ード電流とｐＭＯＳトランジスタのオン抵抗との関係を
示している。▲は従来のＭＯＳ制御ＳＩサイリスタの場
合を示し、■は本発明の場合を示している。これによれ
ば、本発明の場合、従来例の場合に比べてターンオフ可
能なアノード電流が２倍程度に増大していることが明ら
かである。
フローティングゲート電極３１１の効果を示す図であ
り、ＭＯＳ制御ＳＩサイリスタのターンオフ可能なアノ
ード電流とｐＭＯＳトランジスタのオン抵抗との関係を
示している。▲は従来のＭＯＳ制御ＳＩサイリスタの場
合を示し、■は本発明の場合を示している。これによれ
ば、本発明の場合、従来例の場合に比べてターンオフ可
能なアノード電流が２倍程度に増大していることが明ら
かである。
【００３２】図１０は第５実施例の断面図であり、この
場合、ダブルゲート型ＳＩサイリスタのｐ+ アノード領
域２１とｎ+ 第２ゲート領域４２との間にｐウェル領域
５８を形成し、この中にｎ+ ドレイン領域４３，ｎ+ ソ
ース領域４２，第２ゲート電極５１とから成るｎＭＯＳ
トランジスタが構成されている。ｐ+ 領域３１は第１ゲ
ート領域、ｎ+ 領域２３はカソード領域である。第２ゲ
ート電極５１に負の電位を印加し、ｎ- チャンネル領域
２２中のホールに対するポテンシャル障壁を低下させる
ことによりｐ+ アノード領域２１からホールを注入して
ターンオンし、第２ゲート電極５１の電位を零とするこ
とでｎＭＯＳトランジスタを導通させ、電子を第２ゲー
ト領域４２からｎＭＯＳトランジスタを介してアノード
電極２１１に引き抜くことによりターンオフするように
なっている。尚、ｐ+ ゲート領域３１である第１ゲート
領域を省略しても、倒立動作のシングルゲート型ＳＩサ
イリスタとして動作する。
場合、ダブルゲート型ＳＩサイリスタのｐ+ アノード領
域２１とｎ+ 第２ゲート領域４２との間にｐウェル領域
５８を形成し、この中にｎ+ ドレイン領域４３，ｎ+ ソ
ース領域４２，第２ゲート電極５１とから成るｎＭＯＳ
トランジスタが構成されている。ｐ+ 領域３１は第１ゲ
ート領域、ｎ+ 領域２３はカソード領域である。第２ゲ
ート電極５１に負の電位を印加し、ｎ- チャンネル領域
２２中のホールに対するポテンシャル障壁を低下させる
ことによりｐ+ アノード領域２１からホールを注入して
ターンオンし、第２ゲート電極５１の電位を零とするこ
とでｎＭＯＳトランジスタを導通させ、電子を第２ゲー
ト領域４２からｎＭＯＳトランジスタを介してアノード
電極２１１に引き抜くことによりターンオフするように
なっている。尚、ｐ+ ゲート領域３１である第１ゲート
領域を省略しても、倒立動作のシングルゲート型ＳＩサ
イリスタとして動作する。
【００３３】図１１は第６実施例のＭＯＳ制御ＳＩサイ
リスタを集積化した具体的構造を示す平面図、図１２は
図１１Ｃ−Ｃ線に沿う断面図である。ｎウェル領域５９
はＳＩサイリスタのｐ+ ゲート領域３１に接してはいる
が、ｎ+ カソード領域２３とｐ+ ゲート領域３１との間
には形成されていない点が第１実施例図乃至第５実施例
と異なっている点である。即ち、ｎウェル領域５９は主
デバイスであるＳＩサイリスタのカソード領域２３とア
ノード領域２１との間の主電流が流れる領域の外側に設
けられており、このｎウェル領域５９の中にｐＭＯＳト
ランジスタが形成されている。
リスタを集積化した具体的構造を示す平面図、図１２は
図１１Ｃ−Ｃ線に沿う断面図である。ｎウェル領域５９
はＳＩサイリスタのｐ+ ゲート領域３１に接してはいる
が、ｎ+ カソード領域２３とｐ+ ゲート領域３１との間
には形成されていない点が第１実施例図乃至第５実施例
と異なっている点である。即ち、ｎウェル領域５９は主
デバイスであるＳＩサイリスタのカソード領域２３とア
ノード領域２１との間の主電流が流れる領域の外側に設
けられており、このｎウェル領域５９の中にｐＭＯＳト
ランジスタが形成されている。
【００３４】３２，３１２はそれぞれｐＭＯＳトランジ
スタｐ+ ドレイン領域，ｐ+ ソース領域であり、ｐＭＯ
Ｓトランジスタの上部のみにゲート電極２５が形成され
ており、これらのドレイン領域，ソース領域，ゲート領
域は通常のｐＭＯＳトランジスタの製造方法で用いられ
る自己整合工程で形成できるので、ゲート長Ｌのバラツ
キを十分小さく制御できるようになっている。ｎ+ カソ
ード領域２３とｐ+ ドレイン領域３２はカソード電極２
３１を介して電気的に接続されている。２６３はフィー
ルド絶縁膜であって、周知のＬＯＣＯＳプロセス等を用
いて厚い熱酸化膜等として形成されている。
スタｐ+ ドレイン領域，ｐ+ ソース領域であり、ｐＭＯ
Ｓトランジスタの上部のみにゲート電極２５が形成され
ており、これらのドレイン領域，ソース領域，ゲート領
域は通常のｐＭＯＳトランジスタの製造方法で用いられ
る自己整合工程で形成できるので、ゲート長Ｌのバラツ
キを十分小さく制御できるようになっている。ｎ+ カソ
ード領域２３とｐ+ ドレイン領域３２はカソード電極２
３１を介して電気的に接続されている。２６３はフィー
ルド絶縁膜であって、周知のＬＯＣＯＳプロセス等を用
いて厚い熱酸化膜等として形成されている。
【００３５】図１１及び図１２に示した構造によれば、
ｐＭＯＳトランジスタの設計パラメータとＳＩサイリス
タの設計パラメータが独立に選べるので、集積化構造全
体としての設計の自由度が大きく、製造が容易になると
いう利点を有している。特に、ＳＩサイリスタのｐ+ ゲ
ート領域３１，３１相互の間隔を十分小さくしても、ｐ
ＭＯＳトランジスタのゲート長Ｌ，ゲート幅ｗを自由に
選べるので、ＳＩサイリスタの特性をノーマリオフと
し、ｐＭＯＳトランジスタのオン抵抗を低減させること
ができる。
ｐＭＯＳトランジスタの設計パラメータとＳＩサイリス
タの設計パラメータが独立に選べるので、集積化構造全
体としての設計の自由度が大きく、製造が容易になると
いう利点を有している。特に、ＳＩサイリスタのｐ+ ゲ
ート領域３１，３１相互の間隔を十分小さくしても、ｐ
ＭＯＳトランジスタのゲート長Ｌ，ゲート幅ｗを自由に
選べるので、ＳＩサイリスタの特性をノーマリオフと
し、ｐＭＯＳトランジスタのオン抵抗を低減させること
ができる。
【００３６】図１１及び図１２のはｎ+ カソード領域２
３が一個の場合の単一のユニットの構造を示している
が、これらのユニットを多数並列に並べてマルチチャン
ネル構造にすることにより大電流用のＭＯＳ制御ＳＩサ
イリスタを実現することができるのはいうまでもない。
この場合、ｎウェル領域５９をそれぞれのカソード電極
２３１が集合されるカソード配線層の下に形成すれば、
全体のチップ面積に対するｐＭＯＳトランジスタの面積
をそれ程大きくしなくても良いので、面積効率は第１実
施例乃至第５実施例とほとんど変わらなくなる。
３が一個の場合の単一のユニットの構造を示している
が、これらのユニットを多数並列に並べてマルチチャン
ネル構造にすることにより大電流用のＭＯＳ制御ＳＩサ
イリスタを実現することができるのはいうまでもない。
この場合、ｎウェル領域５９をそれぞれのカソード電極
２３１が集合されるカソード配線層の下に形成すれば、
全体のチップ面積に対するｐＭＯＳトランジスタの面積
をそれ程大きくしなくても良いので、面積効率は第１実
施例乃至第５実施例とほとんど変わらなくなる。
【００３７】図１３は第７実施例の断面図、図１４は図
１３のＺ−Ｚ線に沿う断面図であって、これは切込みゲ
ート型ＳＩサイリスタの場合を示している。ｐ+ ゲート
領域３１は切り込んだ溝部底部に形成され、ｎバッファ
層７１がｐ+ アノード領域２１の近傍に形成されてい
る。ｎバッファ層４２の不純物密度を１×１０15〜１×
１０17ｃｍ-3とすれば、ｎ- 領域２２の不純物密度を１
０11〜１０13ｃｍ-3の極めて低不純物密度とすることが
可能であり、これによりｐ+ ゲート領域３１とｐ + アノ
ード領域２１間の電界強度が均一で、しかもｐ+ アノー
ド領域２１までゲート領域３１からの空乏層が到達しな
いようにできるので、最大順方向阻止電圧を大きくで
き、スイッチング速度も速くでき、且つ導通時の電圧降
下も小さくできる。
１３のＺ−Ｚ線に沿う断面図であって、これは切込みゲ
ート型ＳＩサイリスタの場合を示している。ｐ+ ゲート
領域３１は切り込んだ溝部底部に形成され、ｎバッファ
層７１がｐ+ アノード領域２１の近傍に形成されてい
る。ｎバッファ層４２の不純物密度を１×１０15〜１×
１０17ｃｍ-3とすれば、ｎ- 領域２２の不純物密度を１
０11〜１０13ｃｍ-3の極めて低不純物密度とすることが
可能であり、これによりｐ+ ゲート領域３１とｐ + アノ
ード領域２１間の電界強度が均一で、しかもｐ+ アノー
ド領域２１までゲート領域３１からの空乏層が到達しな
いようにできるので、最大順方向阻止電圧を大きくで
き、スイッチング速度も速くでき、且つ導通時の電圧降
下も小さくできる。
【００３８】図１３では、ｐ+ アノード領域２１が分割
され、その間にｎ+ ショート領域２４を挿入したＳＩア
ノードショート構造が用いられている。電子を、ｐ+ ア
ノード領域２１とｎ+ ショート領域２４の間のポテンシ
ャルにより、ｎ+ ショート領域２４に引き抜くことがで
きるので、ＳＩサイリスタのターンオフ時のテイル電流
が小さくなり、より高速のスイッチングが可能となる。
され、その間にｎ+ ショート領域２４を挿入したＳＩア
ノードショート構造が用いられている。電子を、ｐ+ ア
ノード領域２１とｎ+ ショート領域２４の間のポテンシ
ャルにより、ｎ+ ショート領域２４に引き抜くことがで
きるので、ＳＩサイリスタのターンオフ時のテイル電流
が小さくなり、より高速のスイッチングが可能となる。
【００３９】図１４に示したように、ｎウェル領域５９
は溝部と溝部との間の凸部の長手方向の端の方に形成さ
れ、このｎウェル領域５９の内部にｐチャンネルＭＯＳ
トランジスタのｐ+ ドレイン領域３２とｐ+ ソース領域
３１２とが形成されている。ｐ+ ドレイン領域３２とｎ
+ カソード領域２３はカソード電極２３１により接続さ
れている。Ｕ溝底部でｐ+ 拡散領域３１とフローティン
グゲート電極３１１とが接しており、ＳＩサイリスタの
ゲート抵抗は極めて小さい。ｐ+ ゲート領域３１と第１
のゲート絶縁膜２６１とゲート電極２５とで第１のコン
デンサが形成され、ゲート電極２５と第２のゲート絶縁
膜２６２とフローティングゲート電極３１１とで第２の
コンデンサが形成され、ゲートに接続されるゲート容量
が大きくなるので、ターンオン時間が短くなる。ｐ+ ソ
ース領域３１２はフローティングゲート電極３１１によ
ってｐ+ ゲート領域３１と電気的に接続されている。
は溝部と溝部との間の凸部の長手方向の端の方に形成さ
れ、このｎウェル領域５９の内部にｐチャンネルＭＯＳ
トランジスタのｐ+ ドレイン領域３２とｐ+ ソース領域
３１２とが形成されている。ｐ+ ドレイン領域３２とｎ
+ カソード領域２３はカソード電極２３１により接続さ
れている。Ｕ溝底部でｐ+ 拡散領域３１とフローティン
グゲート電極３１１とが接しており、ＳＩサイリスタの
ゲート抵抗は極めて小さい。ｐ+ ゲート領域３１と第１
のゲート絶縁膜２６１とゲート電極２５とで第１のコン
デンサが形成され、ゲート電極２５と第２のゲート絶縁
膜２６２とフローティングゲート電極３１１とで第２の
コンデンサが形成され、ゲートに接続されるゲート容量
が大きくなるので、ターンオン時間が短くなる。ｐ+ ソ
ース領域３１２はフローティングゲート電極３１１によ
ってｐ+ ゲート領域３１と電気的に接続されている。
【００４０】本発明は、以上の第１実施例乃至第７実施
例に限定されるものではなく、これらのいくつかの組み
合わせから成るものでも良い。また、導電型を全く逆に
構成したものでも良いことは言うまでもない。また、主
サイリスタをＧａＡｓで形成し、ゲート絶縁膜をＡｌＧ
ａＡｓを用いて形成しても良い。
例に限定されるものではなく、これらのいくつかの組み
合わせから成るものでも良い。また、導電型を全く逆に
構成したものでも良いことは言うまでもない。また、主
サイリスタをＧａＡｓで形成し、ゲート絶縁膜をＡｌＧ
ａＡｓを用いて形成しても良い。
【００４１】図１５乃至図２１は上記第３実施例とほぼ
同様な構造を有する第８実施例の製造方法を示す図であ
る。本実施例は、完成状態を示す第２１図から明らかな
ように、カソード電極２３１とフローティングゲート電
極３１１との間に絶縁膜２６が構成された、より微細化
が容易な構造となっており、以下に示す製造工程により
製造される。
同様な構造を有する第８実施例の製造方法を示す図であ
る。本実施例は、完成状態を示す第２１図から明らかな
ように、カソード電極２３１とフローティングゲート電
極３１１との間に絶縁膜２６が構成された、より微細化
が容易な構造となっており、以下に示す製造工程により
製造される。
【００４２】（１） 不純物密度１×１０13ｃｍ-3，厚
み４００μｍ程度のｎ型Ｓｉ基板の裏面に拡散等の方法
により１×１０19ｃｍ-3，深さ１０〜３０μｍのｐ+ ア
ノード領域を２１を形成し、その後このｎ型Ｓｉ基板の
表面に窒化シリコン膜２９をＣＶＤ法により１３００〜
２０００Åの厚さに形成する。尚、窒化シリコン膜２９
の下には薄い５００Å程度のパッド酸化膜を前以って形
成しておくのが良い。続いて、標準的なＭＯＳトランジ
スタの製造工程におけるＬＯＣＯＳと同様に、フォトリ
ソグラフィとプラズマエッチングを用いて本発明の静電
誘導デバイスを形成する部分（デバイス領域）に窒化シ
リコン膜２９を残し且つ他の窒化シリコン膜２９を除去
し、残った窒化シリコン膜２９をマスクとしてｎ型Ｓｉ
基板の表面を選択熱酸化し、６０００〜１５０００Åの
厚いフィールド酸化膜２７を形成する（図１５参照）。
み４００μｍ程度のｎ型Ｓｉ基板の裏面に拡散等の方法
により１×１０19ｃｍ-3，深さ１０〜３０μｍのｐ+ ア
ノード領域を２１を形成し、その後このｎ型Ｓｉ基板の
表面に窒化シリコン膜２９をＣＶＤ法により１３００〜
２０００Åの厚さに形成する。尚、窒化シリコン膜２９
の下には薄い５００Å程度のパッド酸化膜を前以って形
成しておくのが良い。続いて、標準的なＭＯＳトランジ
スタの製造工程におけるＬＯＣＯＳと同様に、フォトリ
ソグラフィとプラズマエッチングを用いて本発明の静電
誘導デバイスを形成する部分（デバイス領域）に窒化シ
リコン膜２９を残し且つ他の窒化シリコン膜２９を除去
し、残った窒化シリコン膜２９をマスクとしてｎ型Ｓｉ
基板の表面を選択熱酸化し、６０００〜１５０００Åの
厚いフィールド酸化膜２７を形成する（図１５参照）。
【００４３】（２） 次に、窒化シリコン膜２９を除去
し、フォトレジスト膜３９をマスクとして11Ｂ+ のイオ
ン注入を行い（図１６参照）、その後熱処理（ドライブ
イン）し、不純物密度２×１０18〜３×１０19ｃｍ-3，
深さ４〜１１５μｍのＳＩサイリスタのｐ+ ゲート領域
３１を形成する。フォトレジスト３９の代わりに熱酸化
膜を形成して、熱拡散によりｐ+ ゲート領域３１を形成
しても良い。又、ｐ+ ゲート領域３１の形成後ＬＯＣＯ
Ｓ工程でフィールド酸化膜２７を形成しても良い。
し、フォトレジスト膜３９をマスクとして11Ｂ+ のイオ
ン注入を行い（図１６参照）、その後熱処理（ドライブ
イン）し、不純物密度２×１０18〜３×１０19ｃｍ-3，
深さ４〜１１５μｍのＳＩサイリスタのｐ+ ゲート領域
３１を形成する。フォトレジスト３９の代わりに熱酸化
膜を形成して、熱拡散によりｐ+ ゲート領域３１を形成
しても良い。又、ｐ+ ゲート領域３１の形成後ＬＯＣＯ
Ｓ工程でフィールド酸化膜２７を形成しても良い。
【００４４】次に、同様にフォトレジスト膜３９をマス
クとして31Ｐ+ のイオン注入を行い、ドライブインを行
い、不純物密度５×１０15〜５×１０16ｃｍ-3，深さ２
〜５μｍのｎウェル領域５９を形成する。第２実施例の
Ｕ溝を形成し、酸化膜２６９でＵ溝を埋め込む場合は、
ＳＩサイリスタのゲート領域３１及びｎウェル領域５９
を形成した後、更に５００〜７００Åのパッド酸化膜と
１３００〜２０００Åの窒化シリコン膜を形成し、フォ
トレジスト膜３９をマスクとしてＵ溝となる部分の窒化
膜，パッド酸化膜，ｎ型Ｓｉ基板を順にエッチングして
Ｕ溝を形成する。更に、この上から、フォトレジスト膜
３９をマスクとしてＵ溝の底部のみに31Ｐ+ のイオン注
入を行い、ｎ+ チャンネルストッパ領域を形成し、その
後熱酸化（第２ＬＯＣＯＳ）を行うと、Ｕ溝の底部及び
側壁にも酸化膜が形成される。この第２ＬＯＣＯＳを行
った場合は、窒化膜を除去した後フォトレジスト膜３９
をマスクとして31Ｐ+ もしくは75Ａｓ+ のイオン注入を
行い（図１７参照）、その後ドライブインして、不純物
密度４×１０19〜１×１０21ｃｍ-3，深さ１〜２μｍの
ｎ+カソード領域２３を形成する。
クとして31Ｐ+ のイオン注入を行い、ドライブインを行
い、不純物密度５×１０15〜５×１０16ｃｍ-3，深さ２
〜５μｍのｎウェル領域５９を形成する。第２実施例の
Ｕ溝を形成し、酸化膜２６９でＵ溝を埋め込む場合は、
ＳＩサイリスタのゲート領域３１及びｎウェル領域５９
を形成した後、更に５００〜７００Åのパッド酸化膜と
１３００〜２０００Åの窒化シリコン膜を形成し、フォ
トレジスト膜３９をマスクとしてＵ溝となる部分の窒化
膜，パッド酸化膜，ｎ型Ｓｉ基板を順にエッチングして
Ｕ溝を形成する。更に、この上から、フォトレジスト膜
３９をマスクとしてＵ溝の底部のみに31Ｐ+ のイオン注
入を行い、ｎ+ チャンネルストッパ領域を形成し、その
後熱酸化（第２ＬＯＣＯＳ）を行うと、Ｕ溝の底部及び
側壁にも酸化膜が形成される。この第２ＬＯＣＯＳを行
った場合は、窒化膜を除去した後フォトレジスト膜３９
をマスクとして31Ｐ+ もしくは75Ａｓ+ のイオン注入を
行い（図１７参照）、その後ドライブインして、不純物
密度４×１０19〜１×１０21ｃｍ-3，深さ１〜２μｍの
ｎ+カソード領域２３を形成する。
【００４５】（３） 次に、フォトレジスト膜３９とパ
ッド酸化膜を除去した後、厚さ７０〜１０００Åの第１
のゲート酸化膜２６１を形成し、更にフォトレジストを
マスクとして11Ｂ+ のイオン注入を行ってｐＭＯＳトラ
ンジスタのチャンネルドープを行う。このチャンネルド
ープの条件は、ディプリーション型ｐＭＯＳトランジス
タとするために、例えばゲート長Ｌ＝２μｍの場合には
加速電圧Ｖac＝３０〜５０ｋｅＶ，ドープ量Φ＝５×１
０12〜２×１０13ｃｍ-2とする。次に、このフォトレジ
ストを除去し、ゲート酸化膜上に厚さ３５００〜５００
０Åの不純物添加ポリシリコン（ドープドポリシリコ
ン：ＤＯＰＯＳ）をＣＶＤ法より形成し、フォトレジス
トをマスクとしてＲＩＥ等の異方性プラズマエッチング
によってｐＭＯＳトランジスタのゲート電極２５を形成
する（図１８参照）。このゲート電極２５は、その上に
シリサイド膜を形成した複合膜にすれば、更にゲート抵
抗が下がって良い。
ッド酸化膜を除去した後、厚さ７０〜１０００Åの第１
のゲート酸化膜２６１を形成し、更にフォトレジストを
マスクとして11Ｂ+ のイオン注入を行ってｐＭＯＳトラ
ンジスタのチャンネルドープを行う。このチャンネルド
ープの条件は、ディプリーション型ｐＭＯＳトランジス
タとするために、例えばゲート長Ｌ＝２μｍの場合には
加速電圧Ｖac＝３０〜５０ｋｅＶ，ドープ量Φ＝５×１
０12〜２×１０13ｃｍ-2とする。次に、このフォトレジ
ストを除去し、ゲート酸化膜上に厚さ３５００〜５００
０Åの不純物添加ポリシリコン（ドープドポリシリコ
ン：ＤＯＰＯＳ）をＣＶＤ法より形成し、フォトレジス
トをマスクとしてＲＩＥ等の異方性プラズマエッチング
によってｐＭＯＳトランジスタのゲート電極２５を形成
する（図１８参照）。このゲート電極２５は、その上に
シリサイド膜を形成した複合膜にすれば、更にゲート抵
抗が下がって良い。
【００４６】その後、改めてフォトレジスト膜３９でｎ
+ カソード領域２３の一部を被覆し、11Ｂ+ もしくは49
ＢＦ2 + のイオン注入を行って（図１９参照）、不純物
密度３×１０19〜８×１０19ｃｍ-3，深さ０．３〜０．
７μｍのｐＭＯＳトランジスタのソース領域３１２及び
ドレイン領域３２を、通常のＭＯＳトランジスタの標準
プロセスと同様に自己整合（セルフアライメント）工程
によって形成する。その後、多結晶シリコン（ＤＯＰＯ
Ｓ）のゲート電極２５を熱酸化するか、もしくはＣＶＤ
法を用いることにより、５００〜１０００Åの第２の第
２のゲート酸化膜２６２を形成する（図２０参照）。
+ カソード領域２３の一部を被覆し、11Ｂ+ もしくは49
ＢＦ2 + のイオン注入を行って（図１９参照）、不純物
密度３×１０19〜８×１０19ｃｍ-3，深さ０．３〜０．
７μｍのｐＭＯＳトランジスタのソース領域３１２及び
ドレイン領域３２を、通常のＭＯＳトランジスタの標準
プロセスと同様に自己整合（セルフアライメント）工程
によって形成する。その後、多結晶シリコン（ＤＯＰＯ
Ｓ）のゲート電極２５を熱酸化するか、もしくはＣＶＤ
法を用いることにより、５００〜１０００Åの第２の第
２のゲート酸化膜２６２を形成する（図２０参照）。
【００４７】（４） 続いてＰ+ ゲート領域３１の上部
にコンタクトホールを開孔し、Ｍｏ，Ｔａ，Ｔｉ，Ｗ等
の高融点金属もしくはこれらのシリサイド膜をＣＶＤ
法，スパッタリングもしくは蒸着法により形成し、フォ
トレジストをマスクとしたプラズマエッチングによりフ
ローティングゲート電極３１１を形成する。更にその
後、全面にＰＳＧ膜やポリイミド膜等の絶縁膜２６を形
成した後、カソード電極２３１を取り出すためのコンタ
クトホールをプラズマエッチング等により開孔し、表面
全面にＡＬ等の高導電性金属膜を３５００〜４０００Å
蒸着した後、プラズマエッチングとを用いてカソード電
極２３１を形成する（図２１参照）。その後、真空中も
しくは不活性ガス中にてシンタリングを行うことにより
完成する。表面の平面パターン寸法に余裕がある場合
は、絶縁膜２６を省略し、フローティングゲート電極３
１１とカソード電極２３１とをＡｌで同時に形成しても
良い。以上述べたように、本発明による静電誘導デバイ
スは、標準的なＭＯＳトランジスタの工程を応用して極
めて容易に製造することができる。
にコンタクトホールを開孔し、Ｍｏ，Ｔａ，Ｔｉ，Ｗ等
の高融点金属もしくはこれらのシリサイド膜をＣＶＤ
法，スパッタリングもしくは蒸着法により形成し、フォ
トレジストをマスクとしたプラズマエッチングによりフ
ローティングゲート電極３１１を形成する。更にその
後、全面にＰＳＧ膜やポリイミド膜等の絶縁膜２６を形
成した後、カソード電極２３１を取り出すためのコンタ
クトホールをプラズマエッチング等により開孔し、表面
全面にＡＬ等の高導電性金属膜を３５００〜４０００Å
蒸着した後、プラズマエッチングとを用いてカソード電
極２３１を形成する（図２１参照）。その後、真空中も
しくは不活性ガス中にてシンタリングを行うことにより
完成する。表面の平面パターン寸法に余裕がある場合
は、絶縁膜２６を省略し、フローティングゲート電極３
１１とカソード電極２３１とをＡｌで同時に形成しても
良い。以上述べたように、本発明による静電誘導デバイ
スは、標準的なＭＯＳトランジスタの工程を応用して極
めて容易に製造することができる。
【００４８】
【発明の効果】上述のように、本発明による静電誘導デ
バイスは、主デバイスのＳＩサイリスタのノーマリオフ
特性を良好にし得、しかもターンオフ用の絶縁ゲート型
トランジスタのソース・ドレイン間パンチスルー電流を
防止することができ、より小さなゲート電圧でターンオ
ンすることが可能であり、高効率で高速な良好なスイッ
ンチングが可能となるという利点を有している。また、
本発明による静電誘導デバイスは、主デバイスのＳＩサ
イリスタのチャンネルの不純物密度を十分低くしても、
絶縁ゲート型トランジスタのパンチスルー電流を防止で
きるので、ＳＩサイリスタのゲート領域相互の間隔を大
きくすることが可能となり、平面パターンの余裕度が増
え、製造が容易で歩留りが向上する利点を有する。
バイスは、主デバイスのＳＩサイリスタのノーマリオフ
特性を良好にし得、しかもターンオフ用の絶縁ゲート型
トランジスタのソース・ドレイン間パンチスルー電流を
防止することができ、より小さなゲート電圧でターンオ
ンすることが可能であり、高効率で高速な良好なスイッ
ンチングが可能となるという利点を有している。また、
本発明による静電誘導デバイスは、主デバイスのＳＩサ
イリスタのチャンネルの不純物密度を十分低くしても、
絶縁ゲート型トランジスタのパンチスルー電流を防止で
きるので、ＳＩサイリスタのゲート領域相互の間隔を大
きくすることが可能となり、平面パターンの余裕度が増
え、製造が容易で歩留りが向上する利点を有する。
【００４９】本発明よる静電誘導デバイスは、また、Ｓ
Ｉサイリスタのノーマリオフ特性を得ることと、絶縁ゲ
ート型トランジスタのオン抵抗を下げることが同時にで
きるので、ＭＯＳ制御ＳＩサイリスタのターンオフ特性
が改善される。加えて、この発明による静電誘導デバイ
スは、ＳＩサイリスタのゲート抵抗が１／２〜１／１０
０に低減されるので、ＭＯＳ制御ＳＩサイリスタのより
高速スイッチングが可能であり、しかも順方向阻止電圧
及びターンオフ可能なアノード電流を増大させることが
できるとうい利点を有している。しかも、本発明による
静電誘導デバイスは、ＳＩサイリスタのゲートに接続さ
れるコンデンサの容量を、ターンオン時間及びターンオ
フ時間が共に短くなる最適値に近い十分な値にできるの
で、高速スイッンチングが可能となるという利点を有し
ている。更に、本発明による静電誘導デバイスは、ＳＩ
サイリスタのゲートに接続されるコンデンサを形成する
部分の面積を小さくできるので、チップ全体に占めるゲ
ート部分の面積を小さくして、相対的に主電流が流れる
チャンネルの面積を大きくすることができ、その結果単
位チップ面積当たりの電流値が増大し、オン抵抗が減少
するという利点も有している。
Ｉサイリスタのノーマリオフ特性を得ることと、絶縁ゲ
ート型トランジスタのオン抵抗を下げることが同時にで
きるので、ＭＯＳ制御ＳＩサイリスタのターンオフ特性
が改善される。加えて、この発明による静電誘導デバイ
スは、ＳＩサイリスタのゲート抵抗が１／２〜１／１０
０に低減されるので、ＭＯＳ制御ＳＩサイリスタのより
高速スイッチングが可能であり、しかも順方向阻止電圧
及びターンオフ可能なアノード電流を増大させることが
できるとうい利点を有している。しかも、本発明による
静電誘導デバイスは、ＳＩサイリスタのゲートに接続さ
れるコンデンサの容量を、ターンオン時間及びターンオ
フ時間が共に短くなる最適値に近い十分な値にできるの
で、高速スイッンチングが可能となるという利点を有し
ている。更に、本発明による静電誘導デバイスは、ＳＩ
サイリスタのゲートに接続されるコンデンサを形成する
部分の面積を小さくできるので、チップ全体に占めるゲ
ート部分の面積を小さくして、相対的に主電流が流れる
チャンネルの面積を大きくすることができ、その結果単
位チップ面積当たりの電流値が増大し、オン抵抗が減少
するという利点も有している。
【図１】本発明による静電誘導デバイスの第１実施例の
ＭＯＳ制御ＳＩサイリスタを集積化した具体的構造を示
す平面図である。
ＭＯＳ制御ＳＩサイリスタを集積化した具体的構造を示
す平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】本発明の第２実施例のＭＯＳ制御ＳＩサイリス
タを集積化した具体的構造を示す平面図である。
タを集積化した具体的構造を示す平面図である。
【図４】図３のＹ−Ｙ線に沿う断面図第２実施例の断面
図である。
図である。
【図５】図３のＸ−Ｘ線に沿う断面図である。
【図６】本発明の第３実施例のＭＯＳ制御ＳＩサイリス
タを集積化した具体的構造を示す平面図である。
タを集積化した具体的構造を示す平面図である。
【図７】図６のＡ−Ａ線に沿う断面図である。
【図８】本発明の第４実施例の断面図である。
【図９】第３実施例及び第４実施例におけるフローティ
ングゲート電極の効果を示す図である。
ングゲート電極の効果を示す図である。
【図１０】本発明の第５実施例の断面図である。
【図１１】本発明による第６実施例のＭＯＳ制御ＳＩサ
イリスタを集積化した具体的構造を示す平面図である。
イリスタを集積化した具体的構造を示す平面図である。
【図１２】図１１のＣ−Ｃ線に沿う断面図である。
【図１３】本発明の第７実施例の断面図である。
【図１４】図１３のＺ−Ｚ線に沿う断面図である。
【図１５】本発明による第８実施例の製造方法の第１段
階を示す断面図である。
階を示す断面図である。
【図１６】第８実施例の製造方法の第２段階を示す断面
図である。
図である。
【図１７】第８実施例の製造方法の第３段階を示す断面
図である。
図である。
【図１８】第８実施例の製造方法の第４段階を示す断面
図である。
図である。
【図１９】第８実施例の製造方法の第５段階を示す断面
図である。
図である。
【図２０】第８実施例の製造方法の第６段階を示す断面
図である。
図である。
【図２１】第８実施例の製造方法の最終段階を示す断面
図である。
図である。
【図２２】従来例の平面図である。
【図２３】図２２のＡ−Ａ線断面図である。
【図２４】他の従来例の平面図であるである。
【図２５】図２４のＹ−Ｙ線断面図である。
２１ アノード領域 ２１１ アノード電極 ２２ ＳＩサイリスタのチャンネル領域 ２３ カソード領域 ２３１ カソード電極 ２４ ｎ+ ショート領域 ２５，５１ ＭＯＳトランジスタのゲート電極 ２６，２７，２６１，２６２，２６３，２６６，２６９
絶縁膜 ２９ 窒化シリコン膜 ３１，３１９ ＳＩサイリスタのゲート領域（第１ゲ
ート領域） ３１１ フローティングゲート電極 ３１２ ｐ+ ソース領域 ３２ ｐ+ ドレイン領域 ３９ フォトレジスト膜 ４２ 第２ゲート領域 ４３ ｎ+ ドレイン領域 ５８ ｐウエル領域 ５９ ｎウエル領域 ７１ ｎバッファ層
絶縁膜 ２９ 窒化シリコン膜 ３１，３１９ ＳＩサイリスタのゲート領域（第１ゲ
ート領域） ３１１ フローティングゲート電極 ３１２ ｐ+ ソース領域 ３２ ｐ+ ドレイン領域 ３９ フォトレジスト膜 ４２ 第２ゲート領域 ４３ ｎ+ ドレイン領域 ５８ ｐウエル領域 ５９ ｎウエル領域 ７１ ｎバッファ層
Claims (3)
- 【請求項１】 第１導電型高不純物密度のカソード領域
（２３）と、第２導電型高不純物密度のアノード領域
（２１）及びゲート領域（３１）と、第１導電型低不純
物密度のチャンネル領域（２２）とから少なくとも構成
される静電誘導サイリスタと、 前記チャンネル領域（２２）の表面の一部に形成された
第１導電型で前記チャンネル領域（２２）よりも高不純
物密度のウェル領域（５９）と、前記ウェル領域（５
９）の内部に形成された第２導電型高不純物密度のドレ
イン領域（３２）と、前記ゲート領域と同一の領域（３
１）もしくは前記ゲート領域（３１）と電気的に接続さ
れた第２導電型高不純物密度領域であるソース領域（３
１２）と、前記ウエル領域（５９）の上部に形成された
ゲート絶縁膜（２６）と、前記ゲート絶縁膜（２６）の
上部に形成されたゲート電極（２５）とから少なくとも
構成される絶縁ゲート型トランジスタと、 前記ゲート領域（３１）と、前記ゲート領域（３１）の
上部に形成された前記ゲート絶縁膜（２６）と、前記ゲ
ート電極（２５）とから構成されるコンデンサと、が同
一基板上に集積化され、 前記カソード領域（２３）と前記ドレイン領域（３２）
とがカソード電極（２３１）を介して接続された構造を
少なくとも共有する、静電誘導デバイス。 - 【請求項２】 第１導電型高不純物密度のカソード領域
（２３）と、第２導電型高不純物密度のアノード領域
（２１）及びゲート領域（３１）と、第１導電型低不純
物密度のチャンネル領域（２２）とから少なくとも構成
される静電誘導サイリスタと、 前記チャンネル領域（２２）の表面の一部に形成された
第１導電型で前記チャンネル領域（２２）よりも高不純
物密度のウェル領域（５９）と、前記ウェル領域（５
９）の内部に形成された第２導電型高不純物密度のドレ
イン領域（３２）と、前記ゲート領域と同一の領域（３
１）もしくは前記ゲート領域（３１）と電気的に接続さ
れた第２導電型高不純物密度領域であるソース領域（３
１２）と、前記ウエル領域（５９）の上部に形成された
ゲート絶縁膜（２６）と、前記ゲート絶縁膜（２６）の
上部に形成されたゲート電極（２５）とから少なくとも
構成される絶縁ゲート型トランジスタと、 前記ゲート領域（３１）と、前記ゲート領域（３１）の
上部に形成された前記ゲート絶縁膜（２６）と、前記ゲ
ート電極（２５）とから構成されるコンデンサと、が同
一基板上に集積化され、 前記カソード領域（２３）と前記ドレイン領域（３２）
とが高導電性のカソード電極（２３１）を介して接続さ
れ、前記ドレイン領域（３２）と前記ゲート領域（３
１）との間の前記絶縁ゲート型トランジスタのチャンネ
ル領域とはならない領域の少なくとも一部に分離領域
（２６９）を形成した構造を少なくとも共有する、静電
誘導デバイス。 - 【請求項３】 第１導電型高不純物密度のカソード領域
（２３）と、第２導電型高不純物密度のアノード領域
（２１）及びゲート領域（３１）と、前記ゲート領域
（３１）に接して形成されたフローティングゲート電極
（３１１）と、第１導電型低不純物密度のチャンネル領
域（２２）とから少なくとも構成される静電誘導サイリ
スタと、 前記チャンネル領域（２２）の表面の一部に形成された
第１導電型で前記チャンネル領域（２２）よりも高不純
物密度のウェル領域（５９）と、前記ウェル領域（５
９）の内部に形成された第２導電型高不純物密度のドレ
イン領域（３２）と、前記ゲート領域と同一の領域（３
１）もしくは前記ゲート領域（３１）と電気的に接続さ
れた第２導電型高不純物密度領域であるソース領域（３
１２）と、前記ウエル領域（５９）の上部に形成された
第１のゲート絶縁膜（２６１）と、前記第１のゲート絶
縁膜（２６１）の上部に形成されたゲート電極（２５）
とから少なくとも構成される絶縁ゲート型トランジスタ
と、 前記ゲート領域（３１）と、前記ゲート領域（３１）の
上部に形成された前記第１のゲート絶縁膜（２６１）
と、第１のゲート絶縁膜（２６１）の上部に形成された
前記ゲート電極（２５）とから構成される第１のコンデ
ンサと、 前記ゲート電極（２５）と、前記ゲート電極（２５）の
上部もしくは側部の少なくとも一部に形成された第２の
ゲート絶縁膜（２６２）と、前記第２のゲート絶縁膜
（２６２）の上部もしくは側部に形成された前記フロー
ティングゲート電極（３１１）とから構成される第２の
コンデンサと、 が同一基板上に集積化され、 前記カソード領域（２３）と前記ドレイン領域（３２）
とがカソード電極（２３１）を介して接続された構造を
少なくとも共有する、静電誘導デバイス。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081374A JP2509127B2 (ja) | 1992-03-04 | 1992-03-04 | 静電誘導デバイス |
| US08/024,780 US5323029A (en) | 1992-03-04 | 1993-03-02 | Static induction device |
| EP93103283A EP0559133B1 (en) | 1992-03-04 | 1993-03-02 | Static induction thyristor |
| EP02017719A EP1261034A3 (en) | 1992-03-04 | 1993-03-02 | Static induction thyristor |
| DE69333544T DE69333544T2 (de) | 1992-03-04 | 1993-03-02 | Statischer Induktionsthyristor |
| CN93103674.7A CN1054703C (zh) | 1992-03-04 | 1993-03-04 | 静电感应器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081374A JP2509127B2 (ja) | 1992-03-04 | 1992-03-04 | 静電誘導デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251689A true JPH05251689A (ja) | 1993-09-28 |
| JP2509127B2 JP2509127B2 (ja) | 1996-06-19 |
Family
ID=13744537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4081374A Expired - Lifetime JP2509127B2 (ja) | 1992-03-04 | 1992-03-04 | 静電誘導デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5323029A (ja) |
| EP (2) | EP1261034A3 (ja) |
| JP (1) | JP2509127B2 (ja) |
| CN (1) | CN1054703C (ja) |
| DE (1) | DE69333544T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663582A (en) * | 1995-05-22 | 1997-09-02 | Zaidan Hojin Handotai Kenkyu Shinkokai | High frequency static induction transistor having high output |
| US6750477B2 (en) * | 1998-09-30 | 2004-06-15 | Hitachi, Ltd. | Static induction transistor |
| WO2000025364A2 (de) * | 1998-10-26 | 2000-05-04 | Infineon Technologies Ag | Bipolares hochvolt-leistungsbauelement |
| US6737731B1 (en) * | 2000-06-26 | 2004-05-18 | Fairchild Semiconductor Corporation | Soft recovery power diode |
| DE10207522B4 (de) | 2001-02-23 | 2018-08-02 | Fuji Electric Co., Ltd. | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US6906354B2 (en) * | 2001-06-13 | 2005-06-14 | International Business Machines Corporation | T-RAM cell having a buried vertical thyristor and a pseudo-TFT transfer gate and method for fabricating the same |
| JP7280213B2 (ja) | 2020-03-04 | 2023-05-23 | 株式会社東芝 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03292770A (ja) * | 1990-04-10 | 1991-12-24 | Semiconductor Res Found | 静電誘導サイリスタ |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985738A (en) * | 1978-01-06 | 1991-01-15 | Zaidan Hojin Handotai Kenkyu Shinkokai | Semiconductor switching device |
| JPS54112157A (en) * | 1978-02-23 | 1979-09-01 | Hitachi Ltd | Control circuit for field effect thyristor |
| US4364072A (en) * | 1978-03-17 | 1982-12-14 | Zaidan Hojin Handotai Kenkyu Shinkokai | Static induction type semiconductor device with multiple doped layers for potential modification |
| JPS54144183A (en) * | 1978-05-01 | 1979-11-10 | Handotai Kenkyu Shinkokai | Insulated gate type electrostatic induction transistor and semiconductor integrated circuit |
| JPS5599774A (en) * | 1979-01-26 | 1980-07-30 | Semiconductor Res Found | Electrostatic induction type thyristor |
| JPS5775464A (en) * | 1980-10-28 | 1982-05-12 | Semiconductor Res Found | Semiconductor device controlled by tunnel injection |
| JPS58105672A (ja) * | 1981-12-17 | 1983-06-23 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
| JPS59107569A (ja) * | 1982-12-13 | 1984-06-21 | Fuji Photo Film Co Ltd | 一次元半導体撮像装置 |
| JPS62247566A (ja) * | 1986-08-21 | 1987-10-28 | Semiconductor Res Found | 静電誘導サイリスタ |
| JPS6384066A (ja) * | 1986-09-26 | 1988-04-14 | Semiconductor Res Found | 集積化光トリガ・光クエンチ静電誘導サイリスタ及びその製造方法 |
| JPH07109882B2 (ja) * | 1988-02-26 | 1995-11-22 | 三菱電機株式会社 | バイポーラ型半導体スイッチング装置 |
| GB2243021A (en) * | 1990-04-09 | 1991-10-16 | Philips Electronic Associated | Mos- gated thyristor |
-
1992
- 1992-03-04 JP JP4081374A patent/JP2509127B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-02 US US08/024,780 patent/US5323029A/en not_active Expired - Lifetime
- 1993-03-02 DE DE69333544T patent/DE69333544T2/de not_active Expired - Fee Related
- 1993-03-02 EP EP02017719A patent/EP1261034A3/en not_active Withdrawn
- 1993-03-02 EP EP93103283A patent/EP0559133B1/en not_active Expired - Lifetime
- 1993-03-04 CN CN93103674.7A patent/CN1054703C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03292770A (ja) * | 1990-04-10 | 1991-12-24 | Semiconductor Res Found | 静電誘導サイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69333544D1 (de) | 2004-07-15 |
| EP1261034A2 (en) | 2002-11-27 |
| EP0559133B1 (en) | 2004-06-09 |
| EP1261034A3 (en) | 2003-04-16 |
| JP2509127B2 (ja) | 1996-06-19 |
| EP0559133A1 (en) | 1993-09-08 |
| CN1081536A (zh) | 1994-02-02 |
| US5323029A (en) | 1994-06-21 |
| CN1054703C (zh) | 2000-07-19 |
| DE69333544T2 (de) | 2005-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6025237A (en) | Methods of forming field effect transistors having graded drain region doping profiles therein | |
| US6825531B1 (en) | Lateral DMOS transistor with a self-aligned drain region | |
| JP3348911B2 (ja) | トップ・ドレイン・トレンチ形ｒｅｓｕｒｆ ｄｍｏｓトランジスタ構造体 | |
| JP4326606B2 (ja) | 半導体装置およびその製造方法 | |
| US6833586B2 (en) | LDMOS transistor with high voltage source and drain terminals | |
| US5970329A (en) | Method of forming power semiconductor devices having insulated gate electrodes | |
| CN1855544B (zh) | 具有屏蔽电极的半导体器件及其方法 | |
| JP2000299464A (ja) | パワートレンチｍｏｓゲート装置およびその製造方法 | |
| US7768078B2 (en) | Power semiconductor device having improved performance and method | |
| EP1190453A2 (en) | Field-effect semiconductor devices | |
| JPH08227999A (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法 | |
| US5918114A (en) | Method of forming vertical trench-gate semiconductor devices having self-aligned source and body regions | |
| JP2899122B2 (ja) | 絶縁ゲートトランジスタ及び半導体集積回路 | |
| JPH08241985A (ja) | Ｌｄ−ｍｏｓトランジスタ | |
| JP3103159B2 (ja) | 半導体装置 | |
| JP3831615B2 (ja) | 半導体装置とその製造方法 | |
| US7732862B2 (en) | Power semiconductor device having improved performance and method | |
| CN110164822A (zh) | 半导体集成电路的制造方法 | |
| JP2509127B2 (ja) | 静電誘導デバイス | |
| JP2941823B2 (ja) | 半導体装置及びその製造方法 | |
| US5670396A (en) | Method of forming a DMOS-controlled lateral bipolar transistor | |
| US6284582B1 (en) | MOS-gate tunneling-injection bipolar transistor | |
| JP2003051594A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN117913130A (zh) | 辅助栅极横向绝缘栅双极型晶体管及其制造方法 | |
| JPH10107269A (ja) | 電界効果によって制御可能な半導体デバイス及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |