JPS58105672A

JPS58105672A - 半導体撮像装置

Info

Publication number: JPS58105672A
Application number: JP56204656A
Authority: JP
Inventors: Junichi Nishizawa; 潤一西澤
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1981-12-17
Filing date: 1981-12-17
Publication date: 1983-06-23
Also published as: EP0096725A1; EP0096725B1; EP0096725A4; WO1983002198A1; DE3278551D1; US4562474A; US4631592A; JPH0444465B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は静電誘導トランジスタを光検出及びスイッチン
グ用子としてひとつのセルを構成したことを特徴とする
半導体撮像装置に関する。

従来の半導体撮像装置は光検出用のダイオードとスイッ
チ用のＭｏＳトランジスタにより１つのセルが構成され
ていて、光検出をダイオードで行なう為に感度が悪いと
いう欠点を有している。ＭＯＳ　トランジスタをスイッ
チング用に使用している為にスイッチングに伴なう雑音
が光の信号よりも大きく雑音の除去が困難である。

上述の理由から光検出用のダイオードとＭＯＳトラン・
プスタのセルでは感度の点からは集積度を高める限界が
ある。

本発明の半導体撮像装置は光検出に光感度の大きい静電
誘導トランジスタ、スイッチ用に光検出と同じ静電誘導
トランジスタを使った、１セル１トランジスタ方式の半
導体撮像装置を提供する。光検出を光感度の高い静電誘
導トランジスタを使うことにより、感度の高いセルが実
現でき、感度の分たけ、セルの寸法は小さくできること
と、スイッチングも同じトランジスタテ行ナウので、セ
ル部分の構成が簡単で非常１こ製作が容易であるという
利点を有する新規な半導体撮像装置を提供する。更に本
発明の半導体撮像装置は静電誘導トランジスタのうちゲ
ート電圧がＯｖのときに電流が流れＩこくい静電誘導ト
ランジスタ乃至はゲートに逆バイアス電圧を加えて電流
が流れない状態の静電誘導トランジスタを用いる。

以下図面を参照して本発明を詳述する。

第１図（イ）、（ロ）はそれぞれ本発明の半導体撮像装
置のセル部のトランジスタ及び１セル部分での回路構成
を示す実施例である。

第１図（イ）はゲートにコンデンサを接続したｎチャン
ネルの静電誘導トランジスタで、ゲート電圧がＯＶても
電流が流れにくいいわゆるノーマリオフ特性を有するも
のである。ドレイン・ソース間に順方向電圧が印加され
て光入力３０か照射されたとき、チャンネルに生起した
電子、正孔対のうち正孔はゲート領域に蓄積される。

ゲート・ソース間に順方向電圧を加えると、ドレイン・
ソース間に電流がよく流れ、光に対する増幅が起こる。

光増幅率は１０３以上となり、従来のバイポーラトラン
ジスタによるフォトトランジスタよりも１桁以上高感度
である。ゲートに接続したコンデンサは直流カットの作
用と光信号の蓄積用である。

第１図（ロ）は本発明の基本的な構成を示していて、３
１は第１図（イ）に示された静電誘導トランジスタ、２
２はスイッチ用のトランジスタ、２３は負荷抵抗、２４
は３１のビデオ電圧電源、２５はスイッチ用トランジス
タ２２と負荷抵抗までの配線（ビデオライン）、φＳは
スイッチ用トランジスタのゲートに加わるパルス電圧、
φＧは３１のトランジスタのゲートに加わる読み出しパ
ルス電圧をそれぞれ示している。

２２のトランジスタのゲートにφＳというパルス電圧が
加わり、トランジスタ２２が導通してビデオ電圧源２４
の電圧が３１のフォトトランジスタにかかると光入力３
０により光信号の書き込みが行なわれる。このときφＧ
は印加されていない。φＧが印加され、３１のフォトト
ランジスタが導通スると、光入力に対応してドレイン電
流が生じ出力端子２６より光出力信号が得られる。

光入力３０の強弱によって出力端子２６の光出力は変化
し、ダイナミックレンジが大きいというであり、セルの
半導体装置の断面図と動作に必要な回路図を示している
。１はＳｉのｎ＋基板、２は高抵抗なｎ一層ないしは真
性半導体領域でチャンネルとなるべき領域、３はソース
領域となる高不純物密度なｎ＋領領域４はチャンネル領
域を塞がない形状に、したゲートとなるへき高不純物密
度なｐ＋層領域、６はＳｉＯ２のような絶縁物、７．８
．１０はそれぞれゲート、ソース、ドレイン電極である
。９はＳｉＯ２膜である。

２０は第１図（ｃ＋＋のφＧという読み出し用のゲート
パルス電圧を発生する読み出しアドレス回路、２１は第
１図＋０１のスイッチ用トランジスタ２２を制御するφ
Ｓというビデオライン選択用のパルス電圧を発生させる
回路である。

ｐ＋アゲートと６と７によりゲートに接続されるコンデ
ンサが形成されている。６の絶縁物はＳｉＯ２に限らす
５ｉａＮ４、Ａ１２０Ｂ、酸化タンタルあるいはそれら
の複合膜で、も良い。

動作は第１図（ロ）と同様である。

静電誘導トランジスタとしてチャンネルの「領域の不純
物密度は、おおよそ１×１０α　以下、ゲート、ソース
、及びドレイン領域の不純物密度は、おおよそｌ　ｘ　
ｌＱ”ｃｌＩ−３以上とする。ゲート電圧がＯｖてもド
レイン電流が流れないためには、拡散電位のみで、ゲー
トとゲートの間及びチャンネルが既に空乏層化するよう
な寸法と不純物密度に選ぶ。ゲートの厚さを厚（して、
ゲート間隔を小さくすればより一層容易となることはい
うまでもない。光増幅をさせるので、各工程では結晶に
転位、欠陥等が導入されないように注意する必要があり
、例えばｐ＋ゲートをポロン拡散するときには、格子歪
みを起さないように■族原子を用いて格子歪の補償をす
る。

チャンネルのｎ−領域は光により励起された電子、正孔
対が容易１ζ再結合しないためには、寿命が長いことが
必要で、工程の最終段階において、重金属に対するゲッ
タリングを施してチャンネル領域の寿命を上げる。２０
の読み出しアドレス回路、２１のビデオライン選択回路
はシフトレジスタで構成することができる。

第１図（ニ）は（ハ）と同様な実施例で、ソースとドレ
イン電極を逆にしたもので、基板電極１０をソースとし
た場合の実施例である。

周辺回路としての２０．２１．２２．２３．２５．２６
等を同一基板上に集積化する際には、第１図（ハ）、（
判の都合のよいほうを選べば良い。周辺回路はη スイッチング用トランジスメ嘆セルと同しノーマリオフ
型の静電誘導トランジスタでも良いしＭＯＳ）ランジス
タ等で良い。２０．２１の読み出しアドレス回路及びビ
デオライン選択回路の形式は、通常のランダムアクセス
メモリ　（ＲＡＭ）と同じような回路構成としても良い
。

第１図（ホ）は本発明の半導体撮像装置の動作を示す実
施例である。スイッチ用のトランジスタはノーマリオフ
型の静電誘導トランジスタを使っている。φＧは読み出
しゲートパルス電圧、φＳはビデオライン選択パルス電
圧である。（ホ）は光が照射され、φＳが加わ葛時に書
き込まれ、φＳ、φＧが同時に加わったときにのみ出力
信号が発生することかわかる。このときのφＳは２Ｖ、
φＧは２ｖ、ビデオ電圧は６．１０　Ｖであるが、２■
程度でも動作し、非常に小さな電圧で動作することが明
らかになっている。また、読み出しのスピードは１セル
当り１００　ｎ５ｅｃ以下であり、大容量化が可能であ
る。ノーマリオフ型の静電誘導トランジスタを使用して
いるので、電源はφＳ、φＧ、ドレイン電源は同一極性
で済むことになる。

第１図（へ）は光のダイナミック特性の一例である。フ
ォトセルの大きさは５０μｘ　５５μである。

光の照射されている時間は２５　ｍｓｗである。

φＳ、φＧともに１ｖ印加していて、ビデオ電圧は６．
１■、負荷抵抗ＲＬは１にΩ、ゲートｌこ接続されてい
るコンデンサの容量は約５　ｐＦである。

入射光強度と出力電圧の関係から極めて高感度である。

特に微弱光側で２桁以上のリニアリティーがあることが
わかる。ゲート電圧を印加してドレイン電流が流れない
状態の静電誘導トランジスタをフォトセルのトランジス
タとした場合にも同様な結果が得られている。

第２図（イ）乃至（ロ）は本発明の更に別な実施例を示
す。フォトセルは２つのゲート領域を有している他は第
１図（ハ）乃至（ニ）に示す実施例と同一である。ｐ＋
領域４は制御用のゲートであって、６の絶縁物、７の電
極１こよるコンデンサが形成されている。１３はフロー
ティングゲートで制御用のｐ＋アゲート及びｎ＋ソース
領域３を囲っている形状をしており、制御用ゲート４と
フローティングゲート１３により、チャンネル中に電位
障壁が形成されている。光入力３０によって生じた電子
、正孔対のうち電子は接地電位に流入するが正孔はゲー
ト領域４及び１３に蓄積される。

図では、１個のフォトセルしか示していないが、沢山の
フォトセルを形成したときに各セルを空乏層て分離する
という働きをｐ＋フローティングゲート１３はもってい
る。１３のフローティングゲートは場合によってはある
電位をソースとの間１こ加えても良いし、ソースと同電
位にしても良例である。

第３図（イ）乃至（ニ）は本発明を画像処理用の半導体
撮像装置とした実施例を示している。

第３図（イ）は第３図（ロ）におけるＡ　−Ａ’線に沿
う切断面におけるフォトセル部分の断面図である。

（寸法は対応していない）１はＳｉのｎ＋基板、２は高
抵抗なｎ一層乃至は真性半導体領域、３は高不純物密度
なｎ＋領領域ソース乃至はドレイン領域、４は制御用の
ゲート領域で高不純物密度なＰ十領域、１３はフローテ
ィングゲートである。ここまでは第２図の実施例と同一
である。表面は制御用ゲート電極８とソース乃至はドレ
インとなるべくされたｎ十領域３の電極１６を配線して
いる。１４は薄い５ｉＯｚなどの絶縁物でゲート電極８
と制御用のゲート領域４との間にコンデンサを形成して
いる。９はＳ　ｉ　Ｏ２膜、１５はリンを添加した多結
晶５ｉで各フォ十セルのソース領域を接続している。１
６はリンを添加したリンガラス（Ｐ　Ｓ　Ｇ）層で、ゲ
ート電極８とソース領域の多結晶Ｓｉ　１５の絶縁の為
に設けである。

第３図（ロ）は（イ）の上面図であって８はゲート電極
のＡｌ線を示している。ｎ十領域及び７０−ティングの
ゲート領域は点線で示されたところである。表面はＰＳ
Ｇ膜である。制御用のｐ＋ゲート領域とコンデンサ用の
薄い絶縁膜１４は８のゲート電極の下に位置している。

第３図（ハ）は第３図（イ）、（ロ）に示す静電誘導ト
ランジスタ３１をマトリクスにした３２により構成され
た２次元の画像検出のできる本発明の実施例である。２
２はビデオライン選択スイッチ用のトランジスタでノー
マリオフ型の静電誘導トランジスタの例を示す。２１は
φＳを与えるビデオライン選択回路であり、２０はφＧ
を与える読み出しアドレス回路であり、２３は負荷抵抗
、２４はビデオ電圧源である。

光入力３０が照射され、ビデオライン選択回路と読み出
しアドレス回路により、行と列の要素となるフォトセル
の信号が順次出力端子２６に出てくる。２６の出力を順
次、ディスプレイ回路へ伝送することにより画像出力を
得ることができる。

第３図（ニ）は第３図（イ）においてｎ＋領域３をドレ
インとしてｎ＋基板をソース領域にした外は第３図（ハ
）と同様である。フォトセルのマトリクスと周辺回路を
含めて集積化することもできる。カラー表示を得たいと
きには、フォトセルのアレイ３２を色フィルタで分離し
、例えば赤（Ｒ１、緑ｆＧｌ、青ＦＢ＋のセルを設けて
、Ｒ，Ｇ、Ｂの信号を取り出せば、カラー表示の半導体
撮像装置となることはいうまでもない。

第４図（イ）乃至（ハ）は本発明の別の実施例であり、
各フォトセル部の分離について示している。

第４図（イ）は第１図（判、第４図（ｏｌは第２図（ロ
）の本発明の実施例のフォトセル間を絶縁物４ｏで分離
したものである。ここて絶縁物としては５ｉ０２等を用
いる。

第４図（ハ）はｐ基板４１を用いて、第２図（Ｏｌに示
す実施例のフォトセルをｐ　−ｎ　接合分離きしたもの
である。４２はＰないしはｐ＋領領域Ｐ基板４１と接続
する。４３はｎ＋領領域ソースないしはドレイン領域で
ある。４４はフォトセルの外部で表面上まで４３のソー
ス領域をｎ領域で接続したソース電極である。ｐ（ｐ”
）領域４２、ｐ基板４１、ｐ基板の電極４５、ソース領
域４３、ソース電極４４は接続して図のように接地して
も良い。

読み出しアドレス回路、ビデオライン選択回路等をフォ
トセルのマトリクスと共存させて、同一基板上に集積化
するためには、上述の分離法以外の公知の集積回路技術
を用いて行なうことができるのはいうまでもない。

本発明により静電誘導トランジスタにょる１セル１トラ
ンジスタ、１コンデンサのフォトセル形式による半導体
撮像装置を実現できる。

実施例においてはｎチャンネルで説明してきたが、もち
ろんＰチャンネルでも良いことは説明するまでもない。

また、チャンネルが逆導電型のＳＩＴによる構成でも可
能である。ゲートはショットキーバリアゲート又はＭ　
ＯＳ　（ＭＩＳ）ゲートでも良い。材料はＳｉに限らず
、Ｇｅ、ｍ−■族化合物半導体等でも良い。フォトセル
アレイの表面の配線はＡｅ線の二層配線等、従来のディ
ジタルメモリの技術が使えることはいうまでもない。

以上説明してきたように本発明の半導体撮像装置は以下
のような特徴を有している。

＋１１　１つのフォトセルは１トランジスタ、１コンデ
ンサにより構成されていて簡単である。

（２）　　光増幅作用が太き（、雑音に強い。

以上のことから本発明の半導体撮像装置は構造が簡単な
上に光増幅作用もあるので従来の半導体撮像装置では得
られない特性を有することから工業的価値が高いといえ
る。

【図面の簡単な説明】

第１図（イ）乃至（へ）は本発明の実施例で（イ）は本
発明の半導体撮像装置に用いるフォトセル、（ロ）は本
発明の半導体撮像装置の構成、（ハ）及び（町は（ｃ＋
＋に基づく、フォトセルの断面図を含む実施例、（ホ）
は本発明の半導体撮像装置の動作を示す実施例、（へ）
はダイナミック特性の実施例、第２図（イ）、（ロ）は
フローティングゲートを有するフォトセルの断面図を含
む実施例、第３図は多数のフォトセルを配列台した本発
明の半導体撮像装置のフォトセルマトリクスの断面図、
（Ｏ）は（イ）の上面図、（ハ）及び（ニ）は２次元の
画像検出をする本発明の半導体撮像装置の全体の構成図
を示すものである。ｌ、３、・・・・・・・・　ｎ＋領領域主電極領域、２
・・・ｎ−ないしは真性半導体領域、４・・・ゲート領
域、（制御ゲート領域）、６．１４・・・絶縁膜、７・
・・ゲート電極、８・・・ソース乃至はドレイン電極、
１０・・・ドレイン乃至はソース電極、１３・・フロー
ティングゲート領域、１５・・・多結晶Ｓｉ、１６・・
・ＰＳＧ膜、２２・・・書き込み用のスイッチ用トラン
ジスタ、２３・・・負荷抵抗、２４・・・ドレイン電源
、２５・・・ドレイン電源とスイッチ用トランジスタ間
の接続線、２６・・出力端子、３０・・・光入力、３１
・・・本発明のフォトセル、３２・・・本発明の７オト
セルマトリクス。手続補正−（方式）昭和５７年４バ寝乳日特許庁長官　島　１）春　ｍ＊１　事件の表示　　　昭和５６年特許願第２０４６５６
号２　発明の名称　　　半導体撮像装置３　補正をする者事件との関係　　特許出願人住　所　　　宮城県仙台市米ケ袋１丁目６番１６号４　
補正命令の日付　昭和５７年３月５日５　補正の対象　
　　［明細書の図面の簡単な説明の欄］６　補正の内容別紙の通り原明細書第１６頁第５行記載のし構成図・・・る。」を［構成図、第４図（イ）〜（ハ）は本発明の実施例
で各７オトセルの分離を行った断面図であり、第４図（
イ）、（ロ）は絶縁分離、第４図（ハ）はｐ−ｎ接合分
離を行った一実施例である。」と訂正する。

Claims

【特許請求の範囲】（１）複数の行線、複数の列線てマトリクスが構成され
ている半導体撮像装置であって、マトリクスの交点に列
線に接続された一方の主電極と共通に接続された他方の
主電極と、主電極間に配置されたチャンネル領域と、フ
ォトセルとして働（制御領域に接続されたコンデンサが
行線に接続されたことを特徴とする制御電極構造を具備
した静電誘導トランジスタとコンデンサをフォトセルと
して具備して、前記列線の片方にスイッチング用のトラ
ンジスタの一方の主電極が接続され、前記スイッチング
トランジスタの他方の主電極は各列のスイッチング用の
トランジスタとは共通にされ、負荷抵抗を介して電源と
接続されていて、各スイッチ用のトランジスタのゲート
ないしベースはビデオライン選択回路に接続されていて
、各フォトセルのゲートはコンデンサを介して読み出し
アドレス回路に接続されていることを特徴とした半導体
撮像装置。ｆ２）　　ｍ記フォトセルのマトリクス、スイッチング
用のトランジスタ、ビデオライン選択回路及び読み出し
アドレス回路、負荷抵抗を単一の基板に集積化したこと
を特徴とする特許請求範囲第１項記載の半導体撮像装置
。（３）前記ビデオライン選択回路及び読み出しアドレス
回路がシフトレジスタ回路で構成され、同一基板上に集
積化したことを特徴とする前記特許請求の範囲第１項記
載の半導体撮像装置。