JPH05252470A - 中間周波処理装置 - Google Patents
中間周波処理装置Info
- Publication number
- JPH05252470A JPH05252470A JP4046821A JP4682192A JPH05252470A JP H05252470 A JPH05252470 A JP H05252470A JP 4046821 A JP4046821 A JP 4046821A JP 4682192 A JP4682192 A JP 4682192A JP H05252470 A JPH05252470 A JP H05252470A
- Authority
- JP
- Japan
- Prior art keywords
- voltage controlled
- intermediate frequency
- controlled oscillator
- circuit
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】
【目的】 外付部品を削減できる中間周波処理装置を得
る。 【構成】 音声中間周波変換回路２６と同期検出回路と
を同一の集積回路に集積し、同一仕様の第１と第２の電
圧制御発振器１０、１５を設ける。
る。 【構成】 音声中間周波変換回路２６と同期検出回路と
を同一の集積回路に集積し、同一仕様の第１と第２の電
圧制御発振器１０、１５を設ける。
Description
【０００１】
【産業上の利用分野】この発明は、例えばテレビジョン
やＶＴＲの中間周波処理装置に関するものである。
やＶＴＲの中間周波処理装置に関するものである。
【０００２】
【従来の技術】音声中間周波処理回路においては、近
年、マルチスタンダード対応のものが用いられることが
多くなってきた。処理方法はいろいろあるが、5.5MHz、
6.0MHz、6.5MHzを単一の周波数に変換して処理する方法
がある。図３は、従来のマルチスタンダード対応の音声
中間変換回路のブロック図である。図において、１は音
声インターキャリアが入力される入力端子、２は5.5MH
z、6.0MHz、6.5MHzを通すセラミックフィルター、３は
ミキサー、４は局部発振器、５はセラミック共振子、６
は6.0MHzを通すセラミックフィルター、７はＦＭ検波
器、８は音声出力端子である。図４は、近年、ミュート
検出やオートサーチ等で、必要な局検出に用いられる場
合が多くなってきた同期検出器のブロック図である。図
において、１１は同期分離入力端子、１２は同期分離回
路、１３はＡＦＣ検出回路、１４は分周器、１５は３２
ｆＨＶＣＯ（電圧制御発振器）、１７は一致検出回路、
１８、１９はローパスフィルターを構成するコンデンサ
ーと抵抗、２０は同期検出出力端子、２１、２２は同期
検出フィルターを構成する抵抗とコンデンサー、２５は
発振子である。
年、マルチスタンダード対応のものが用いられることが
多くなってきた。処理方法はいろいろあるが、5.5MHz、
6.0MHz、6.5MHzを単一の周波数に変換して処理する方法
がある。図３は、従来のマルチスタンダード対応の音声
中間変換回路のブロック図である。図において、１は音
声インターキャリアが入力される入力端子、２は5.5MH
z、6.0MHz、6.5MHzを通すセラミックフィルター、３は
ミキサー、４は局部発振器、５はセラミック共振子、６
は6.0MHzを通すセラミックフィルター、７はＦＭ検波
器、８は音声出力端子である。図４は、近年、ミュート
検出やオートサーチ等で、必要な局検出に用いられる場
合が多くなってきた同期検出器のブロック図である。図
において、１１は同期分離入力端子、１２は同期分離回
路、１３はＡＦＣ検出回路、１４は分周器、１５は３２
ｆＨＶＣＯ（電圧制御発振器）、１７は一致検出回路、
１８、１９はローパスフィルターを構成するコンデンサ
ーと抵抗、２０は同期検出出力端子、２１、２２は同期
検出フィルターを構成する抵抗とコンデンサー、２５は
発振子である。
【０００３】次に動作について説明する。図３におい
て、入力端子１から入力された音声インターキャリアは
フィルター２で必要なキャリアのみを通し、ミキサー３
で局部発振器４とセラミック共振子５で発振した500kHz
のキャリアを混合し、5.5MHz、6.0MHz、6.5MHzの音声イ
ンターキャリアは周波数変換され、セラミックフィルタ
ー６を通して、全て6.0MHzに変換され、この信号はＦＭ
検波器７で検波されて、音声出力端子８に出力される。
また、図４の同期検出回路においては、同期分離入力端
子１１に映像信号が入力されて、同期分離回路１２で同
期信号が分離される。一方、発振子２５の500kHzを用い
て構成されるＶＣＯ１５のキャリアが、分周器１４で水
平周波数に分周した信号と、同期分離出力とをＡＦＣ検
出回路１３で位相比較し、その出力をローパスフィルタ
ー１８、１９を通して、ＶＣＯ１５にフィードバックさ
れる。これはテレビジョン等で使用されているＡＦＣと
呼ばれるＰＬＬ回路となる。従って、ＶＣＯ１５は入力
の同期信号に周波数、位相ともにロックがかかる。
て、入力端子１から入力された音声インターキャリアは
フィルター２で必要なキャリアのみを通し、ミキサー３
で局部発振器４とセラミック共振子５で発振した500kHz
のキャリアを混合し、5.5MHz、6.0MHz、6.5MHzの音声イ
ンターキャリアは周波数変換され、セラミックフィルタ
ー６を通して、全て6.0MHzに変換され、この信号はＦＭ
検波器７で検波されて、音声出力端子８に出力される。
また、図４の同期検出回路においては、同期分離入力端
子１１に映像信号が入力されて、同期分離回路１２で同
期信号が分離される。一方、発振子２５の500kHzを用い
て構成されるＶＣＯ１５のキャリアが、分周器１４で水
平周波数に分周した信号と、同期分離出力とをＡＦＣ検
出回路１３で位相比較し、その出力をローパスフィルタ
ー１８、１９を通して、ＶＣＯ１５にフィードバックさ
れる。これはテレビジョン等で使用されているＡＦＣと
呼ばれるＰＬＬ回路となる。従って、ＶＣＯ１５は入力
の同期信号に周波数、位相ともにロックがかかる。
【０００４】ここで、分周器１４で同期信号とほぼ一致
するようなパルスを発生させ、一致検出回路１７に同期
信号と同時に入力すると、一致検出回路１７はＡＮＤ回
路の動作をする。すなわち、同期信号期間に分周器１４
で発生させたパルスが一致していれば、出力端子２０を
介してコンデンサ２２を充電し、一致していなければ放
電する。また、同期信号以外の期間にはホールド状態と
なって、抵抗２１でゆっくり放電するように働く。この
ような回路では、ＡＦＣがロックすれば、一致検出出力
はＨｉとなり、ＡＦＣがロックしていなければＬｏとな
る。また、弱電界では徐々に一致検出出力電圧は低下
し、無入力時もしくは空チャンネルではＬｏとなる。以
上のような出力電圧変化を利用して同期検出をし、局検
出Ｐ’ＭＵＴＥ検出に利用している。
するようなパルスを発生させ、一致検出回路１７に同期
信号と同時に入力すると、一致検出回路１７はＡＮＤ回
路の動作をする。すなわち、同期信号期間に分周器１４
で発生させたパルスが一致していれば、出力端子２０を
介してコンデンサ２２を充電し、一致していなければ放
電する。また、同期信号以外の期間にはホールド状態と
なって、抵抗２１でゆっくり放電するように働く。この
ような回路では、ＡＦＣがロックすれば、一致検出出力
はＨｉとなり、ＡＦＣがロックしていなければＬｏとな
る。また、弱電界では徐々に一致検出出力電圧は低下
し、無入力時もしくは空チャンネルではＬｏとなる。以
上のような出力電圧変化を利用して同期検出をし、局検
出Ｐ’ＭＵＴＥ検出に利用している。
【０００５】
【発明が解決しようとする課題】従来の中間周波処理装
置は以上のように構成されているので、マルチスタンダ
ードでオートサーチの場合等では部品点数が多くなると
いう問題点があった。
置は以上のように構成されているので、マルチスタンダ
ードでオートサーチの場合等では部品点数が多くなると
いう問題点があった。
【０００６】この発明は上記のような問題点を解決する
ためになされたもので、外付部品を減少を図るようにし
た中間周波処理装置を得ることを目的とする。
ためになされたもので、外付部品を減少を図るようにし
た中間周波処理装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係わる中間周
波処理装置は、集積回路内に同一の定数をもつ第１と第
２の電圧制御発振器を設けたものである。
波処理装置は、集積回路内に同一の定数をもつ第１と第
２の電圧制御発振器を設けたものである。
【０００８】
【作用】この発明における中間周波処理装置は、一方の
電圧制御発振器を制御すると他方の電圧制御発振器も制
御される。
電圧制御発振器を制御すると他方の電圧制御発振器も制
御される。
【０００９】
【実施例】実施例１．以下、この発明の実施例１を図に
ついて説明する。図１はこの発明の実施例１による中間
周波処理装置のブロック図である。図において、１は音
声インターキャリアが入力される入力端子、２は5.5MH
z、6.0MHz、6.5MHzを通すセラミックフィルター、３は
ミキサー、４は局部発振器、５はセラミック共振子、６
は6.0MHzを通すセラミックフィルター、７はＦＭ検波
器、９は掛算器、１０、１５は500kHz付近で発振するエ
ミッタ結合形マルチバイブレータ形式 の第１と第２
の電圧制御発振器（ＶＣＯ）、１１は同期分離入力端
子、１２は同期分離回路、１３はＡＦＣ検出回路、１４
は分周器、１７は一致検出回路、１８、１９はローパス
フィルターを構成するコンデンサーと抵抗、２０は同期
検出出力端子、２１、２２は同期検出フィルターを構成
する抵抗とコンデンサ、２６は音声中間周波変換器、２
７は同期検出器である。
ついて説明する。図１はこの発明の実施例１による中間
周波処理装置のブロック図である。図において、１は音
声インターキャリアが入力される入力端子、２は5.5MH
z、6.0MHz、6.5MHzを通すセラミックフィルター、３は
ミキサー、４は局部発振器、５はセラミック共振子、６
は6.0MHzを通すセラミックフィルター、７はＦＭ検波
器、９は掛算器、１０、１５は500kHz付近で発振するエ
ミッタ結合形マルチバイブレータ形式 の第１と第２
の電圧制御発振器（ＶＣＯ）、１１は同期分離入力端
子、１２は同期分離回路、１３はＡＦＣ検出回路、１４
は分周器、１７は一致検出回路、１８、１９はローパス
フィルターを構成するコンデンサーと抵抗、２０は同期
検出出力端子、２１、２２は同期検出フィルターを構成
する抵抗とコンデンサ、２６は音声中間周波変換器、２
７は同期検出器である。
【００１０】次に動作について説明する。掛算器９には
局部発振器４の出力と電圧制御発振器１０の出力とが入
力され、これが掛算されてその出力が電圧制御発振器１
０にフィードバックされる。この状態では電圧制御発振
器１０は局部発振器４の出力500kHzに正確にロックす
る。掛算器９の出力にはキャリアを落とすフィルターが
内蔵されている（図示せず）。さて、上記掛算器９の出
力を全く同一の定数、同一のパターンで構成された電圧
制御発振器１５に加えれば、当然のことながら電圧制御
発振器１０と同一の周波数で発振するわけで、正確に50
0kHz発振することになる。従って、従来形式のＶＣＯで
はフリーラン周波数の調整をする必要があったが、図１
の構成では不要となる。但し、電圧制御発振器１５は周
期検出器に用いるため、別のグループで制御させなけれ
ばならず、そのため、ＡＦＣ検出回路１３の出力を加算
器１６で混合することにより、独立に動作し電圧制御発
振器１５の出力は分周器１４に入力され、従来と同様の
動作が行われる。
局部発振器４の出力と電圧制御発振器１０の出力とが入
力され、これが掛算されてその出力が電圧制御発振器１
０にフィードバックされる。この状態では電圧制御発振
器１０は局部発振器４の出力500kHzに正確にロックす
る。掛算器９の出力にはキャリアを落とすフィルターが
内蔵されている（図示せず）。さて、上記掛算器９の出
力を全く同一の定数、同一のパターンで構成された電圧
制御発振器１５に加えれば、当然のことながら電圧制御
発振器１０と同一の周波数で発振するわけで、正確に50
0kHz発振することになる。従って、従来形式のＶＣＯで
はフリーラン周波数の調整をする必要があったが、図１
の構成では不要となる。但し、電圧制御発振器１５は周
期検出器に用いるため、別のグループで制御させなけれ
ばならず、そのため、ＡＦＣ検出回路１３の出力を加算
器１６で混合することにより、独立に動作し電圧制御発
振器１５の出力は分周器１４に入力され、従来と同様の
動作が行われる。
【００１１】実施例２．図２はこの発明の実施例２によ
る中間周波処理装置のブロック図である。図において、
２３は電圧制御発振器調整端子、２４は調整用可変抵抗
である。その他は実施例１の図１と同様である。
る中間周波処理装置のブロック図である。図において、
２３は電圧制御発振器調整端子、２４は調整用可変抵抗
である。その他は実施例１の図１と同様である。
【００１２】次に動作について説明する。ミキサ３に必
要な正確な500kHzは電圧制御発振器１０を調整用可変抵
抗２４で調整される。このとき、全く同一定数、同一パ
ターンで構成された電圧制御発振器１５は、電圧制御発
振器１０に加えられた電圧が印加されているので、500k
Hzで発振することになる。実施例１と同様にＡＦＣ検出
回路１３の出力は、加算器１６で誤差電圧が電圧制御発
振器１５に加えられるので、電圧制御発振器１５は同期
検出用に用いられる。
要な正確な500kHzは電圧制御発振器１０を調整用可変抵
抗２４で調整される。このとき、全く同一定数、同一パ
ターンで構成された電圧制御発振器１５は、電圧制御発
振器１０に加えられた電圧が印加されているので、500k
Hzで発振することになる。実施例１と同様にＡＦＣ検出
回路１３の出力は、加算器１６で誤差電圧が電圧制御発
振器１５に加えられるので、電圧制御発振器１５は同期
検出用に用いられる。
【００１３】
【発明の効果】以上のようにこの発明によれば、音声中
間周波変換回路と同期検出回路を同一の集積回路に集積
し、全く同一仕様の第１と第２の電圧制御発振器を用い
た構成としたので、外付部品を削減できるという効果が
ある。
間周波変換回路と同期検出回路を同一の集積回路に集積
し、全く同一仕様の第１と第２の電圧制御発振器を用い
た構成としたので、外付部品を削減できるという効果が
ある。
【図１】この発明の実施例１による中間周波処理装置を
示すブロック図である。
示すブロック図である。
【図２】この発明の実施例２による中間周波処理装置を
示すブロック図である。
示すブロック図である。
【図３】従来の音声中間周波変換回路を示すブロック図
である。
である。
【図４】従来の同期検出回路を示すブロック図である。
１０ 電圧制御発振器（ＶＣＯ） １５ 電圧制御発振器（ＶＣＯ） １６ 加算器 ２６ 音声中間周波変換回路 ２７ 同期検出回路
Claims (1)
- 【請求項１】 多方式の音声インターキャリアを単一周
波数のインターキャリアに変換して処理する音声中間周
波変換器と同期信号の有無を検出する同期検出器とを備
えた中間周波処理装置において、同一特性を有する第１
と第２の電圧制御発振器を用いて、上記第１の電圧制御
発振器を所望の周波数に調整する手段によって、上記第
２の電圧制御発振器のクリーラン周波数も同時に調整さ
れ、加算器をもって上記第２の電圧制御発振器を同期検
出用の電圧制御発振器として動作させることを特徴とす
る中間周波処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046821A JPH05252470A (ja) | 1992-03-04 | 1992-03-04 | 中間周波処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046821A JPH05252470A (ja) | 1992-03-04 | 1992-03-04 | 中間周波処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05252470A true JPH05252470A (ja) | 1993-09-28 |
Family
ID=12758004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4046821A Pending JPH05252470A (ja) | 1992-03-04 | 1992-03-04 | 中間周波処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05252470A (ja) |
-
1992
- 1992-03-04 JP JP4046821A patent/JPH05252470A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289506A (en) | Automatic frequency control circuit | |
| CA2010176C (en) | Tuner station selecting apparatus | |
| JPH09172584A (ja) | Ｓｉｆ信号処理回路 | |
| JP3356244B2 (ja) | テレビジョン信号受信装置 | |
| JPH05252470A (ja) | 中間周波処理装置 | |
| US6008693A (en) | FM-sound demodulator for TV sound signals and method of detecting sound carriers | |
| JPH06152457A (ja) | Ｐｌｌ選局装置 | |
| KR0180951B1 (ko) | 오토 파인 튜닝을 수행하는 방법 | |
| JPH06291644A (ja) | Ｐｌｌ回路 | |
| JPH0528829Y2 (ja) | ||
| JP2661300B2 (ja) | 画像標本化クロックの制御方法 | |
| KR0141122B1 (ko) | 영상과 음성신호의 분리복조용 장치 | |
| JPH0754906B2 (ja) | 安定した固定周波数を発生する回路装置 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPS6058632B2 (ja) | シンセサイザ方式テレビジョン選局装置 | |
| JP2920030B2 (ja) | 多方式音声中間周波処理装置 | |
| JP3306002B2 (ja) | テレビ信号の選局装置 | |
| JP2811841B2 (ja) | Ｐｌｌを用いた変調器 | |
| JPH03112205A (ja) | Ｆｍ復調器 | |
| Murayama et al. | SPNGLE-CHIP BICMOS MULTISTANDARD VIDEO PROCESSOR | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JPH0678172A (ja) | テレビジョン信号処理回路 | |
| JPH08148998A (ja) | Ｐｌｌ回路 | |
| JPH03284062A (ja) | ビデオ信号処理装置用ｐｌｌ回路 | |
| JPS61111016A (ja) | Ｐｌｌ周波数シンセサイザ方式ｔｖ受像機 |