JPH06291644A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH06291644A JPH06291644A JP5080386A JP8038693A JPH06291644A JP H06291644 A JPH06291644 A JP H06291644A JP 5080386 A JP5080386 A JP 5080386A JP 8038693 A JP8038693 A JP 8038693A JP H06291644 A JPH06291644 A JP H06291644A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- voltage
- frequency divider
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 発振周波数に応じ、収束速度をかえる。
【構成】 入力信号１０と、帰還信号１２間の位相差を
検出し、該位相差に応じた信号を出力する位相比較器１
と、前記位相差に応じた信号を入力し、直流電圧に変換
し出力するとともに、制御信号に基づき伝達特性を変化
させる、例えば、スイッチトキャパシタフィルタでなる
低域フィルタ（ＬＰＦ）２と、前記低域フィルタ２に縦
続接続するとともに、低域フィルタ２が供給する直流電
圧により制御されるとともに、周波数選択信号１５に基
づき所定の出力（クロック）信号１１を発生する電圧制
御発振器（ＶＣＯ）３と、前記電圧制御発振部３の出力
信号を分周するとともに、前記低域フィルタ２および第
二の分周器５とに供給し、周波数選択信号１５に基づき
分周比を変化させる第一の分周器４と、前記第一の分周
器出力信号を入力した後分周し、所定の周波数の帰還信
号１２を生成するとともに、周波数選択信号１５に基づ
き分周比を変化させる第二の分周器５とでなる。
検出し、該位相差に応じた信号を出力する位相比較器１
と、前記位相差に応じた信号を入力し、直流電圧に変換
し出力するとともに、制御信号に基づき伝達特性を変化
させる、例えば、スイッチトキャパシタフィルタでなる
低域フィルタ（ＬＰＦ）２と、前記低域フィルタ２に縦
続接続するとともに、低域フィルタ２が供給する直流電
圧により制御されるとともに、周波数選択信号１５に基
づき所定の出力（クロック）信号１１を発生する電圧制
御発振器（ＶＣＯ）３と、前記電圧制御発振部３の出力
信号を分周するとともに、前記低域フィルタ２および第
二の分周器５とに供給し、周波数選択信号１５に基づき
分周比を変化させる第一の分周器４と、前記第一の分周
器出力信号を入力した後分周し、所定の周波数の帰還信
号１２を生成するとともに、周波数選択信号１５に基づ
き分周比を変化させる第二の分周器５とでなる。
Description
【０００１】
【産業上の利用分野】本発明は、発振周波数に相応して
収束速度を変えるようにしたＰＬＬ（フェーズロックド
ループ）回路に関する。
収束速度を変えるようにしたＰＬＬ（フェーズロックド
ループ）回路に関する。
【０００２】
【従来の技術】クリアビジョン（ＥＤＴＶ）等で、放送
されたカラーテレビ信号の水平同期信号に位相同期する
クロック信号を得るため、例えば、図４に示すＰＬＬ回
路（ブロック図）が使用される。３１は基準信号として
入力した、放送されたカラーテレビ信号の水平同期信号
４０とＶＣＯ（電圧制御発振器）３３が発振し出力する
クロック信号４１を分周器３４で分周して得られる帰還
信号（水平同期信号）４２とを位相比較し、両信号の位
相差に応じた信号を発生する位相比較器である。３２は
前記位相比較器３１から位相差に応じた信号が供給さ
れ、該信号に基づき直流電圧を生成する低域フィルタ
（ＬＰＦ）である。３３は、前記直流電圧に基づき、発
振周波数と位相を制御し、所望のクロック信号４１を生
成し出力する電圧制御発振（ＶＣＯ）器である。３４は
前記クロック信号４１を所定の比率（分周比）で分周
し、帰還信号４２を生成するカウンタ（分周器）であ
る。しかし、クリアビジョン（ＥＤＴＶ）等での利用に
おいては、入力する映像信号により、例えば、非標準の
映像信号を信号処理する場合、発振周波数を切り換える
必要があったが、上記した従来のＰＬＬ回路では、それ
ぞれ異なる周波数の出力信号を有するＰＬＬ回路が複数
個必要であった。
されたカラーテレビ信号の水平同期信号に位相同期する
クロック信号を得るため、例えば、図４に示すＰＬＬ回
路（ブロック図）が使用される。３１は基準信号として
入力した、放送されたカラーテレビ信号の水平同期信号
４０とＶＣＯ（電圧制御発振器）３３が発振し出力する
クロック信号４１を分周器３４で分周して得られる帰還
信号（水平同期信号）４２とを位相比較し、両信号の位
相差に応じた信号を発生する位相比較器である。３２は
前記位相比較器３１から位相差に応じた信号が供給さ
れ、該信号に基づき直流電圧を生成する低域フィルタ
（ＬＰＦ）である。３３は、前記直流電圧に基づき、発
振周波数と位相を制御し、所望のクロック信号４１を生
成し出力する電圧制御発振（ＶＣＯ）器である。３４は
前記クロック信号４１を所定の比率（分周比）で分周
し、帰還信号４２を生成するカウンタ（分周器）であ
る。しかし、クリアビジョン（ＥＤＴＶ）等での利用に
おいては、入力する映像信号により、例えば、非標準の
映像信号を信号処理する場合、発振周波数を切り換える
必要があったが、上記した従来のＰＬＬ回路では、それ
ぞれ異なる周波数の出力信号を有するＰＬＬ回路が複数
個必要であった。
【０００３】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、複数の発振周波数を備えるととも
に、それぞれの発振周波数において、最適の収束特性と
周波数安定性を備えたＰＬＬ回路を提供することを目的
とする。
鑑みなされたもので、複数の発振周波数を備えるととも
に、それぞれの発振周波数において、最適の収束特性と
周波数安定性を備えたＰＬＬ回路を提供することを目的
とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、入力する信号間の位相差を検出し該位相差に応じた
信号を出力する位相比較部と、前記位相比較部が出力す
る信号を入力し直流電圧に変換するとともに制御信号に
基づき伝達特性を変化させる低域フィルタと、前記低域
フィルタに縦続接続するとともに前記直流電圧により制
御され所定の周波数の信号を発生し該信号を出力する電
圧制御発振部と、前記電圧制御発振部の出力信号を分周
する第一の分周器と、前記第一の分周器の出力を分周す
るとともに前記位相比較部に帰還接続する第二の分周器
とからなる。
に、入力する信号間の位相差を検出し該位相差に応じた
信号を出力する位相比較部と、前記位相比較部が出力す
る信号を入力し直流電圧に変換するとともに制御信号に
基づき伝達特性を変化させる低域フィルタと、前記低域
フィルタに縦続接続するとともに前記直流電圧により制
御され所定の周波数の信号を発生し該信号を出力する電
圧制御発振部と、前記電圧制御発振部の出力信号を分周
する第一の分周器と、前記第一の分周器の出力を分周す
るとともに前記位相比較部に帰還接続する第二の分周器
とからなる。
【０００５】
【作用】以上のように構成したので、周波数選択信号の
指示に基づき電圧制御発振部の発振周波数を変えるとと
もに、第一の分周器ならびに第二の分周器は所定の周波
数の信号を得るように、予め記憶している分周比が設定
され。また、前記指示に基づく出力信号の周波数（発振
周波数）に応じ、第一の分周器で分周され所定の周波数
に生成された制御信号を低域フィルタに供給する。前記
低域フィルタは、遮断周波数を始めとし伝達特性を変化
させる。その結果ＰＬＬ回路はループ感度を変化させ、
周波数ロックの収束時間を短くする。
指示に基づき電圧制御発振部の発振周波数を変えるとと
もに、第一の分周器ならびに第二の分周器は所定の周波
数の信号を得るように、予め記憶している分周比が設定
され。また、前記指示に基づく出力信号の周波数（発振
周波数）に応じ、第一の分周器で分周され所定の周波数
に生成された制御信号を低域フィルタに供給する。前記
低域フィルタは、遮断周波数を始めとし伝達特性を変化
させる。その結果ＰＬＬ回路はループ感度を変化させ、
周波数ロックの収束時間を短くする。
【０００６】
【実施例】以下、本発明によるＰＬＬ回路について、図
を用いて詳細に説明する。図１は、本発明によるＰＬＬ
回路の実施例ブロック図である。１は入力信号１０と帰
還信号１２間の位相差を検出し、該位相差に応じた信号
を出力する位相比較器である。２は、前記位相差に応じ
た信号を入力し、直流電圧に変換し出力するとともに、
第一の分周器で分周された所定の周波数（クロック）信
号に基づき伝達特性を変化させる、例えば、スイッチト
キャパシタフィルタでなる低域フィルタ（ＬＰＦ）であ
る。３は、前記低域フィルタ２に縦続接続するととも
に、低域フィルタ２が供給する直流電圧により制御され
るとともに、周波数選択信号１５に基づき所定の出力
（クロック）信号１１を発生する電圧制御発振器（ＶＣ
Ｏ）である。４は、前記電圧制御発振部３の出力信号を
分周するとともに、該分周出力信号を前記低域フィルタ
２および第二の分周器５とに供給し、周波数選択信号１
５に基づき分周比を変化させる第一の分周器である。５
は、前記第一の分周器出力信号を入力して分周し、所定
の周波数の帰還信号１２を生成するとともに、周波数選
択信号１５に基づき分周比を変化させる第二の分周器で
ある。
を用いて詳細に説明する。図１は、本発明によるＰＬＬ
回路の実施例ブロック図である。１は入力信号１０と帰
還信号１２間の位相差を検出し、該位相差に応じた信号
を出力する位相比較器である。２は、前記位相差に応じ
た信号を入力し、直流電圧に変換し出力するとともに、
第一の分周器で分周された所定の周波数（クロック）信
号に基づき伝達特性を変化させる、例えば、スイッチト
キャパシタフィルタでなる低域フィルタ（ＬＰＦ）であ
る。３は、前記低域フィルタ２に縦続接続するととも
に、低域フィルタ２が供給する直流電圧により制御され
るとともに、周波数選択信号１５に基づき所定の出力
（クロック）信号１１を発生する電圧制御発振器（ＶＣ
Ｏ）である。４は、前記電圧制御発振部３の出力信号を
分周するとともに、該分周出力信号を前記低域フィルタ
２および第二の分周器５とに供給し、周波数選択信号１
５に基づき分周比を変化させる第一の分周器である。５
は、前記第一の分周器出力信号を入力して分周し、所定
の周波数の帰還信号１２を生成するとともに、周波数選
択信号１５に基づき分周比を変化させる第二の分周器で
ある。
【０００７】図２は、本発明によるＰＬＬ回路の制御信
号に基づき特性を変化させる低域フィルタの実施例であ
る。２０は位相比較器１の位相差に応じた出力２１を入
力するとともに、電気容量がＣであり、制御信号２３に
より内部スイッチを切り換えるスイッチトキャパシタで
ある。２６は、前記スイッチトキャパシタの等価抵抗に
より、伝達特性を変化させ、直流電圧出力２２を供給す
る低域フィルタを構成したスイッチトキャパシタフィル
タである。尚、スイッチトキャパシタの等価抵抗値ｒ
は、制御信号２３の周波数をｆ、キャパシタンスをＣと
すると、ｒ＝１／（ｆ×Ｃ）である。
号に基づき特性を変化させる低域フィルタの実施例であ
る。２０は位相比較器１の位相差に応じた出力２１を入
力するとともに、電気容量がＣであり、制御信号２３に
より内部スイッチを切り換えるスイッチトキャパシタで
ある。２６は、前記スイッチトキャパシタの等価抵抗に
より、伝達特性を変化させ、直流電圧出力２２を供給す
る低域フィルタを構成したスイッチトキャパシタフィル
タである。尚、スイッチトキャパシタの等価抵抗値ｒ
は、制御信号２３の周波数をｆ、キャパシタンスをＣと
すると、ｒ＝１／（ｆ×Ｃ）である。
【０００８】本発明によるＰＬＬ回路の動作を説明す
る。図３は、本発明によるＰＬＬ回路において、第一の
分周器で分周したクロック信号出力に応じたＰＬＬ回路
の各部の特性の変化を示す図である。図（イ）は、分周
したクロック信号出力に対するスイッチトキャパシタの
等価抵抗値を示すグラフである。２８は出力（クロッ
ク）信号１１を第一の分周器で分周したクロック信号の
周波数を高くするほど等価抵抗値が小さくなる反比例の
特性を表す線である。例えば、前記クロック信号の周波
数が高くなると、Ａ点は反比例の特性を表す線２８の上
を右下に進み、スイッチトキャパシタ２０の等価抵抗値
は小さくなることを示す。図（ロ）は、上記スイッチト
キャパシタ２０の等価抵抗値変化に起因した収束速度の
特性を示すグラフである。２９はクロック信号の周波数
を変えた結果、上記したように、スイッチトキャパシタ
２０の等価抵抗値が変化し、それに対し、低域フィルタ
の伝達特性が変化した結果得られる比例の特性を表す線
である。例えば、クロック信号の周波数が高くなると、
Ｂ点は比例の特性を表す線２９の上を右上に進み、ＰＬ
Ｌ感度が大きくなることを示す。従って、スイッチトキ
ャパシタに供給される制御信号周波数（第一の分周器で
分周したクロック信号の周波数）を高くすると、収束速
度が大きくなり、その結果、ＰＬＬロックに要する収束
時間が短くなるように動作する。尚、制御信号に基づき
電圧制御発振器３が発振周波数を変え、該発振周波数を
制御信号に基づき所定の分周比が与えられたプログラマ
ブルな第一の分周器４で分周して低域フィルタ２に供給
するとともに、制御信号に基づき所定の分周比が与えら
れたプログラマブルな第二の分周器５で分周して位相比
較器１に帰還することにより、複数の発振周波数１１を
発生するＰＬＬ回路であっても良い。
る。図３は、本発明によるＰＬＬ回路において、第一の
分周器で分周したクロック信号出力に応じたＰＬＬ回路
の各部の特性の変化を示す図である。図（イ）は、分周
したクロック信号出力に対するスイッチトキャパシタの
等価抵抗値を示すグラフである。２８は出力（クロッ
ク）信号１１を第一の分周器で分周したクロック信号の
周波数を高くするほど等価抵抗値が小さくなる反比例の
特性を表す線である。例えば、前記クロック信号の周波
数が高くなると、Ａ点は反比例の特性を表す線２８の上
を右下に進み、スイッチトキャパシタ２０の等価抵抗値
は小さくなることを示す。図（ロ）は、上記スイッチト
キャパシタ２０の等価抵抗値変化に起因した収束速度の
特性を示すグラフである。２９はクロック信号の周波数
を変えた結果、上記したように、スイッチトキャパシタ
２０の等価抵抗値が変化し、それに対し、低域フィルタ
の伝達特性が変化した結果得られる比例の特性を表す線
である。例えば、クロック信号の周波数が高くなると、
Ｂ点は比例の特性を表す線２９の上を右上に進み、ＰＬ
Ｌ感度が大きくなることを示す。従って、スイッチトキ
ャパシタに供給される制御信号周波数（第一の分周器で
分周したクロック信号の周波数）を高くすると、収束速
度が大きくなり、その結果、ＰＬＬロックに要する収束
時間が短くなるように動作する。尚、制御信号に基づき
電圧制御発振器３が発振周波数を変え、該発振周波数を
制御信号に基づき所定の分周比が与えられたプログラマ
ブルな第一の分周器４で分周して低域フィルタ２に供給
するとともに、制御信号に基づき所定の分周比が与えら
れたプログラマブルな第二の分周器５で分周して位相比
較器１に帰還することにより、複数の発振周波数１１を
発生するＰＬＬ回路であっても良い。
【０００９】
【発明の効果】以上説明したように、本発明は複数の発
振周波数を備えるとともに、それぞれの発振周波数にお
いて、所望の収束特性と周波数安定性を得られるＰＬＬ
回路を提供する。従って、クリアビジョンなどで、入力
する各種の、例えば、非標準あるいは標準の水平同期信
号に位相同期するクロック信号を、所望の収束特性と周
波数安定性にて供給することができる。また、電圧制御
発振部の発振周波数に応じ、分周比を変えることによ
り、所定の周波数の帰還信号を生成することができる。
振周波数を備えるとともに、それぞれの発振周波数にお
いて、所望の収束特性と周波数安定性を得られるＰＬＬ
回路を提供する。従って、クリアビジョンなどで、入力
する各種の、例えば、非標準あるいは標準の水平同期信
号に位相同期するクロック信号を、所望の収束特性と周
波数安定性にて供給することができる。また、電圧制御
発振部の発振周波数に応じ、分周比を変えることによ
り、所定の周波数の帰還信号を生成することができる。
【図１】本発明によるＰＬＬ回路の実施例ブロック図で
ある。
ある。
【図２】本発明によるＰＬＬ回路の制御信号に基づき特
性を変化させる低域フィルタの実施例である。
性を変化させる低域フィルタの実施例である。
【図３】本発明によるＰＬＬ回路において、第一の分周
器で分周したクロック信号出力に応じたＰＬＬ回路の各
部の特性の変化を示す図である。
器で分周したクロック信号出力に応じたＰＬＬ回路の各
部の特性の変化を示す図である。
【図４】従来のＰＬＬ回路の実施例ブロック図である。
１ 位相比較器 ２ 低域フィルタ ３ 電圧制御発振器 ４ 第一の分周器 ５ 第二の分周器 １０ 入力信号 １１ 出力（クロック）信号 １２ 帰還信号 １５ 周波数選択信号 ２０ スイッチトキャパシタ ２１ 位相差に応じた出力 ２２ 直流電圧出力 ２３ 制御信号 ２６ スイッチトキャパシタフィルタ（低域フィルタ） ２８ 反比例の特性を表す線 ２９ 比例の特性を表す線 ３１ 位相比較器 ３２ 低域フィルタ ３３ 電圧制御発振器 ３４ 分周器 ４０ 入力信号 ４１ 出力（クロック）信号 ４２ 帰還信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9182−5Ｊ Ｈ０３Ｌ 7/10 Ｃ
Claims (3)
- 【請求項１】 入力する信号間の位相差を検出し該位相
差に応じた信号を出力する位相比較部と、前記位相比較
部が出力する信号を入力し直流電圧に変換するとともに
制御信号に基づき伝達特性を変化させる低域フィルタ
と、前記低域フィルタに縦続接続するとともに前記直流
電圧により制御され所定の周波数の信号を発生し該信号
を出力する電圧制御発振部と、前記電圧制御発振部の出
力信号を分周する第一の分周器と、前記第一の分周器の
出力を分周するとともに前記位相比較部に帰還接続する
第二の分周器とからなるＰＬＬ回路において、 前記第一の分周器の出力に基づき遮断周波数等を変える
低域フィルタの特性に依存して収束速度を変えることを
特徴とするＰＬＬ回路。 - 【請求項２】 入力する信号間の位相差を検出し該位相
差に応じた信号を出力する位相比較部と、前記位相比較
部が出力する信号を入力し直流電圧に変換するとともに
制御信号に基づき伝達特性を変化させる低域フィルタ
と、前記低域フィルタに縦続接続するとともに前記直流
電圧により制御され所定の周波数の信号を発生し該信号
を出力する電圧制御発振部と、前記電圧制御発振部の出
力信号を分周する第一の分周器と、前記第一の分周器の
出力を分周するとともに前記位相比較部に帰還接続する
第二の分周器とからなるＰＬＬ回路において、 制御信号に基づき発振周波数を変える電圧制御発振部
と、制御信号に基づき分周比を変えるプログラマブルな
第一の分周器と、制御信号に基づき分周比を変えるプロ
グラマブルな第二の分周器とでなるＰＬＬ回路。 - 【請求項３】 上記低域フィルタが、スイッチトキャパ
シタフィルタでなる請求項１記載のＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5080386A JPH06291644A (ja) | 1993-04-07 | 1993-04-07 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5080386A JPH06291644A (ja) | 1993-04-07 | 1993-04-07 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291644A true JPH06291644A (ja) | 1994-10-18 |
Family
ID=13716856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5080386A Pending JPH06291644A (ja) | 1993-04-07 | 1993-04-07 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291644A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026230A1 (en) * | 1999-10-01 | 2001-04-12 | Ericsson Inc. | Pll loop filter with switched-capacitor resistor |
| FR2834831A1 (fr) * | 2002-01-11 | 2003-07-18 | Zarlink Semiconductor Inc | Boucle a verouillage de phase analogique avec filtre de re-echantillonnage a capacites commutees |
| CN107306125A (zh) * | 2016-04-21 | 2017-10-31 | 佳能株式会社 | 信号生成电路以及信号生成方法 |
| CN110031123A (zh) * | 2018-01-04 | 2019-07-19 | 联发科技股份有限公司 | 热传感器集成电路及用于热传感器的电阻器 |
-
1993
- 1993-04-07 JP JP5080386A patent/JPH06291644A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026230A1 (en) * | 1999-10-01 | 2001-04-12 | Ericsson Inc. | Pll loop filter with switched-capacitor resistor |
| JP2003517755A (ja) * | 1999-10-01 | 2003-05-27 | エリクソン インコーポレイテッド | スイッチトキャパシタ抵抗器を用いたｐｌｌループ・フィルタ |
| FR2834831A1 (fr) * | 2002-01-11 | 2003-07-18 | Zarlink Semiconductor Inc | Boucle a verouillage de phase analogique avec filtre de re-echantillonnage a capacites commutees |
| CN107306125A (zh) * | 2016-04-21 | 2017-10-31 | 佳能株式会社 | 信号生成电路以及信号生成方法 |
| CN110031123A (zh) * | 2018-01-04 | 2019-07-19 | 联发科技股份有限公司 | 热传感器集成电路及用于热传感器的电阻器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5113152A (en) | Pll frequency synthesizer with circuit for changing loop filter time constant | |
| EP0376847B1 (en) | PLL synthesizer | |
| JPH0677823A (ja) | 周波数シンセサイザ | |
| JPH06291644A (ja) | Ｐｌｌ回路 | |
| EP0454955B1 (en) | Sampling clock generating circuit | |
| JPH08149000A (ja) | Ｐｌｌ回路 | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JPH06291654A (ja) | Ｐｌｌ回路 | |
| JPH07336211A (ja) | クロック信号生成回路 | |
| JP3117046B2 (ja) | Ｐｌｌ回路 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| JP2622759B2 (ja) | Ｐｌｌ回路 | |
| JPH06291651A (ja) | 液晶表示装置用ｐｌｌ回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH08148998A (ja) | Ｐｌｌ回路 | |
| JP2531138B2 (ja) | 同期信号発生器 | |
| JPH07336219A (ja) | 適応型ｐｌｌ回路 | |
| JP2661300B2 (ja) | 画像標本化クロックの制御方法 | |
| JPH03284062A (ja) | ビデオ信号処理装置用ｐｌｌ回路 | |
| JP2000106636A (ja) | 水平周波数選択の制御装置 | |
| JPH08125529A (ja) | Ｐｌｌ回路 | |
| JPH11136124A (ja) | Ｐｌｌ回路 | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JPH10261956A (ja) | クロック生成回路 |