JPH05346876A - Ｃｐｕ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＰＵの暴走をＲＡＭ上のデ−タが消される
前に検出して停止させる。 【構成】 ＣＰＵのマシンサイクルのステ−ト信号によ
って、命令コ−ドのフェッチが行なわれているか否かを
認識し、プログラムコ−ドが存在するメモリアドレス以
外の値がアドレスバスに現われたか否かをデコ−ダ１０
で検出し、プログラムコ−ドが存在しないアドレスに対
して命令コ−ドのフェッチが行なわれた時に、暴走を検
出する。暴走を検出すると、ＲＡＭの書込みを禁止し、
割り込み要求信号をＣＰＵに出力し、暴走を停止させ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュ−タ
などのＣＰＵ（中央処理装置）を用いた制御装置に関す
る。

【０００２】

【従来の技術】一般にＣＰＵは、メモリ上に予め配置さ
れたプログラムのコ−ド及びデ−タの内容を順次に読み
取り、そのプログラムの各々のコ−ドに割り当てられた
命令の通りに順次に処理を実行する。従ってプログラム
の各コ−ドの読取り時に１ビットでも誤りが発生する
と、その命令コ−ドを別の命令として誤認識し、誤った
命令を実行するので、それ以後のＣＰＵの動作は全く予
期しないものになる。これが暴走と呼ばれるものであ
る。この種の暴走は、例えば静電気等の電気ノイズがＣ
ＰＵの近傍で放射された場合に、ＣＰＵのデ−タバス上
などで信号が変形することによって発生しうる。暴走が
発生すると、例えばＲＡＭ（読み書きメモリ）上などに
存在するそれまでの処理で蓄積された重要なデ−タが破
壊される危険がある。

【０００３】そこで従来より、プログラムの実行中に、
ＣＰＵに予め命令が割り当てられているコ−ド以外の不
正コ−ド（未定義コ−ド）を命令コ−ドとして取り込ん
だ場合には、ＣＰＵ自身が暴走の発生を検出し、暴走発
生時の動作正常化のために予め用意された再スタ−トプ
ログラムにジャンプして、それを実行するように構成さ
れている。

【０００４】

【発明が解決しようとする課題】しかしながら従来の方
法では、特定の不正コ−ドを命令コ−ドとして取り込ま
ない限り、暴走の発生を検出できないので、暴走の検出
が遅すぎる場合が多く、暴走が検出されるまでに様々な
異常処理が実行され、メモリ上デ−タの破壊を防止でき
ない。例えば、コ−ル命令によってサブル−チンプログ
ラムを実行した後でメインル−チンに戻る時に、戻り先
のアドレスの値を読む際にデ−タ読取エラ−が発生する
と、誤ったアドレスに戻ってプログラムの実行を続け
る。つまり、実際にはプログラムの存在しない領域をプ
ログラム領域として認識し、その領域のデ−タをプログ
ラムとして順次に読取ることになる。しかし、この種の
領域のデ−タは、どれも似たような特定の値である場合
が多く、特定の不正コ−ドが現われて暴走が検出される
までの間には、プログラムの読込み及び実行が何回とな
く繰り返されてしまう。

【０００５】そこで本発明は、ＣＰＵに暴走が発生した
場合、その暴走をすばやく検出することによって、デ−
タの破壊を最小限にくい止めることを課題とする。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、本発明のＣＰＵ制御装置は、メモリアドレスのう
ち、所定の動作プログラムが存在する領域を除く特定の
領域をＣＰＵが指定したことを検出する、アドレス検出
手段（１０）；ＣＰＵ上の所定のマシンサイクルにおい
て、所定のコ−ドを命令コ−ドとして取込んだことを検
出する命令フェッチ検出手段（２０）；及び前記アドレ
ス検出手段が特定のアドレス値を検出し、それと実質上
同時に、前記命令フェッチ検出手段が所定のコ−ドの取
込みを検出すると、ＣＰＵの暴走発生を示す信号を出力
する暴走検出手段（３０）；を備える。

【０００７】また第２番の発明のＣＰＵ制御装置は、更
に、前記暴走検出手段が暴走の発生を検出した時に、メ
モリに対する書込みストロ−ブ信号の出力を禁止する書
込み禁止手段（４０）を含む。

【０００８】また第３番の発明のＣＰＵ制御装置は、更
に、前記暴走検出手段が暴走の発生を検出した時に、Ｃ
ＰＵに対して割り込み要求信号を出力する割り込み発生
手段（５０）を含む。

【０００９】なお上記括弧内に示した記号は、後述する
実施例中の対応する要素の符号を参考までに示したもの
であるが、本発明の各構成要素は実施例中の具体的な要
素のみに限定されるものではない。

【００１０】

【作用】一般に、ＣＰＵが各々の命令を実行する期間
（マシンサイクル）は、ＣＰＵの内部では複数の処理ス
テップに区分されている。例えば、ある種のＣＰＵで
は、マシンサイクルが５つのステ−トに区分されてお
り、クロックパルスに同期して、ステ−ト１−ステ−ト
２−ステ−ト３−ステ−ト４−ステ−ト５−ステ−ト１
−ステ−ト２・・・と処理を進める。そして、ステ−ト
１ではＣＰＵの内部に存在するプログラムカウンタが示
すメモリアドレスの値をアドレスバスに出力してそのア
ドレスの内容、即ち１つのプログラムコ−ドの読込み
（命令フェッチ）を行なってその命令コ−ドを解読し、
ステ−ト２ではプログラムカウンタの内容をインクリメ
ント（次のアドレスに進める）し、ステ−ト３では例え
ば命令で定まるアドレスの値をアドレスバスに出力し、
ステ−ト４では所定の内部処理を実行し、ステ−ト５で
は例えばプログラムで定まるデ−タをデ−タバスに出力
する。ＣＰＵは、メモリ上のプログラムコ−ドが配置さ
れた領域と様々なデ−タが配置された領域を必要に応じ
てアクセスするが、ＣＰＵが暴走していない限り、前者
の領域の値がアドレスバスに現われている時に、命令フ
ェッチを実行する。しかし暴走が生じると、後者の領域
の値がアドレスバスに現われている時に、命令フェッチ
が生じうる。

【００１１】従って例えば、ＣＰＵの命令フェッチが常
にステ−ト１のみで実行され、しかもステ−ト１ではデ
−タの入出力は実行されない、と仮定すれば、ＣＰＵの
マシンサイクルがステ−ト１の時に、プログラムコ−ド
が存在しないデ−タ領域の値がアドレスバスに出力され
れば、ＣＰＵが暴走していると判定しうる。勿論、この
判定条件はＣＰＵの種類に応じて適宜変更する必要があ
るが、命令フェッチが行なわれるタイミングで、アドレ
スバスに出力された値がプログラム領域か否かを識別す
れば、ＣＰＵの暴走の有無を判定しうる。

【００１２】本発明では、ＣＰＵの指定アドレスを検出
するアドレス検出手段と命令フェッチ検出手段との両者
が出力する信号の組合せを、暴走検出手段が判定し、そ
れによって暴走を検出すると所定の信号を出力する。例
えば、コ−ル命令によってサブル−チンプログラムを実
行した後でメインル−チンに戻る時に、戻り先のアドレ
スの値を読む際にデ−タ読取エラ−が発生すると、実際
にはプログラムの存在しない領域をプログラム領域とし
て誤認識し、その領域のデ−タをプログラムとして読取
り実行するが、このような場合には、メインル−チンに
戻った後の１番目のコ−ドを読取った時に、そのコ−ド
の値が不正コ−ドか否かに関わらず、命令フェッチ時の
アドレス値がプログラム領域外であるので直ちに暴走が
検出される。

【００１３】また第２番の発明では、暴走発生を検出し
た時に、メモリに対する書込み動作が禁止される。従っ
て、暴走が検出された後は、ＲＡＭの内容が変更される
心配がない。

【００１４】また第３番の発明では、暴走発生を検出し
た時に、割り込み要求信号がＣＰＵに対して出力され
る。従ってこれによれば、暴走が検出されると、ＣＰＵ
は割り込みによって直ちに所定の初期化プログラムにジ
ャンプして、暴走を停止することができる。

【００１５】

【実施例】本発明を実施する一形式のマイクロコンピュ
−タの主要部分の構成を図１に示す。図１に示すマイク
ロコンピュ−タは、マイクロプロセッサＣＰＵと、それ
のアドレスバス及びデ−タバスに接続された各種周辺ユ
ニットで構成されている。周辺ユニットとしては、プロ
グラムコ−ドを予め格納したＲＯＭ（読出し専用メモ
リ）９０，各種処理によって得られたデ−タ等を蓄積す
るためのＲＡＭ（読み書きメモリ）８０，信号の入出力
を実施するためのＩ／Ｏユニット７０，及び割り込みコ
ントロ−ラ５０が含まれている。

【００１６】アドレスデコ−ダ１０は、ＣＰＵがそのア
ドレスバスに出力するアドレス値が特定の範囲の値であ
る時に、所定の出力信号ラインをアクティブレベルにセ
ットする。即ち、ＣＰＵのアドレス空間は複数の領域に
区分してあり、それらの領域の各々をＩ／Ｏユニット７
０，ＲＡＭ８０，ＲＯＭ９０等にそれぞれ割り当ててあ
るので、それぞれが割り当てられたアドレス範囲の値が
現われた時にのみ、そこに割り当てられたユニットを選
択するように様々なチップセレクト信号を生成する。

【００１７】マイクロプロセッサＣＰＵが動作するため
のクロックパルスＣＬＫは、外部から供給される。マイ
クロプロセッサＣＰＵは、このクロックパルスＣＬＫを
内部に設けられたカウンタ２０によって分周し、内部で
使用する。また、分周されたクロックパルスは、ＣＰＵ
の出力端子ＣＫ１から出力される。この例では、カウン
タ２０は入力されるクロックパルスを１／５に分周す
る。分周された後のパルスの１周期、即ち入力クロック
パルスＣＬＫの５周期が１つのマシンサイクルになり、
その期間毎に１つの命令が実施される。１マシンサイク
ルの間のクロックパルスＣＬＫの各周期を、それぞれス
テ−ト１（Ｓ１），ステ−ト２（Ｓ２），ステ−ト３
（Ｓ３），ステ−ト４（Ｓ４）及びステ−ト５（Ｓ５）
と呼ぶ。

【００１８】ステ−ト１ではＣＰＵの内部に存在するプ
ログラムカウンタが示すメモリアドレスの値をアドレス
バスに出力してそのアドレスの内容、即ち１つのプログ
ラムコ−ドの読込み（命令フェッチ）を行なってその命
令コ−ドを解読し、ステ−ト２ではプログラムカウンタ
の内容をインクリメント（次のアドレスに進める）し、
ステ−ト３では例えば命令で定まるアドレスの値をアド
レスバスに出力し、ステ−ト４では所定の内部処理を実
行し、ステ−ト５では例えばプログラムで定まるデ−タ
をデ−タバスに出力する。

【００１９】従って、カウンタ２０が出力するステ−ト
信号ＳＳの状態を参照することによって、ＣＰＵがマシ
ンサイクル中のどの状態にあるのかを知ることができ
る。この例では、ＣＰＵから出力されるステ−ト信号Ｓ
Ｓは、デコ−ダ３０に入力される。またデコ−ダ３０の
他の入力端子には、アドレスデコ−ダ１０が出力するア
ドレス領域信号Ａ０が印加される。この例では、アドレ
ス領域信号Ａ０は、プログラムコ−ドを保持するＲＯＭ
９０が割り当てられたアドレス空間以外のアドレス値が
検出された時にのみ、アクティブレベルになる。デコ−
ダ３０は、アドレス領域信号Ａ０がアクティブレベル
で、しかもステ−ト信号ＳＳがステ−ト１であると、暴
走検出信号ＤＥＴをアクティブレベルにセットする。

【００２０】つまりこの例では、ＣＰＵがステ−ト１の
状態にある時には、正常時には必ずＣＰＵは、プログラ
ムコ−ドの読み取り、即ち命令フェッチを実行している
ので、例えばＲＡＭ８０に割り当てられたメモリアドレ
ス領域のように、プログラムコ−ドが存在するはずのな
いアドレスの値が、ステ−ト１の時に現われたとすれ
ば、ＣＰＵが暴走しているとみなしうる。

【００２１】暴走が検出される時の信号のタイミング
は、図２に示す状態になる。即ち、暴走検出信号ＤＥＴ
がアクティブになると、この信号がマシンサイクルに同
期したクロックパルス（ＣＫ１）の立ち上がり時点でＤ
型フリップフロップ４１にセットされ、それによってＲ
Ｓフリップフロップ４２の出力端子がアクティブレベル
になり、暴走信号Ｄ２が現われる。この暴走信号Ｄ２
は、ゲ−ト４０及び割り込みコントロ−ラ５０に印加さ
れる。

【００２２】ストロ−ブジェネレ−タ６０は、一般のマ
イクロコンピュ−タの場合と同様に、入力クロックパル
スＣＬＫならびにＣＰＵが端子Ｒ／Ｗ及びＣＫ１に出力
する各信号に基づいて、読み出しストロ−ブ信号ＲＤ，
書き込みストロ−ブ信号ＷＲ，ロウアドレスストロ−ブ
信号ＲＡＳ，及びカラムアドレスストロ−ブ信号ＣＡＳ
を生成する。但しこの実施例では、実際にＲＡＭ８０に
印加される書き込みストロ−ブ信号ＷＲは、ゲ−ト４０
を通った後の信号である。即ち、ゲ−ト４０の一方の入
力端子には、前述の暴走信号Ｄ２が印加され、ＣＰＵが
暴走した場合には、書き込みストロ−ブ信号ＷＲがＲＡ
Ｍ８０に印加されるのが阻止される。つまり、ＣＰＵの
暴走が検出されると、ゲ−ト４０によってＲＡＭ８０の
内容の書き替えは禁止される。

【００２３】一方、暴走信号Ｄ２が現われると、割り込
みコントロ−ラ５０の入力端子ＩＮＴに割り込み要求信
号が印加される。この場合、割り込みコントロ−ラ５０
は、割り込み要求信号をＣＰＵの割り込み要求制御端子
ＩＲＱに印加するとともに、予め定めた割り込みベクト
ル信号をＣＰＵに出力する。ＣＰＵは、端子ＩＲＱに割
り込み要求信号が印加されると、別の入力端子に印加さ
れるベクトル信号を参照し、そのベクトル信号の状態に
対して予め割り当てたメモリアドレスにジャンプする。
そのメモリアドレスには、プログラムの実行を中止して
暴走状態を停止するための初期化プログラムが予め配置
されている。また、そのプログラムの実行によって、Ｉ
／Ｏユニット７０から所定のコマンド信号が出力され、
それによってＲＳフリップフロップ４２がクリアされる
ので、暴走信号Ｄ２はオフレベルになる。

【００２４】上記実施例においては、カウンタ２０が出
力する信号のステ−ト１を、ＣＰＵが命令コ−ドを取込
んだ状態として認識している。しかしＣＰＵの構成によ
っては、例えば複数のマシンサイクルを繰り返すことに
よって１つの命令の実行が完了することもありうる。そ
の場合、ＣＰＵの動作が正常であっても、例えば１番目
のマシンサイクルのステ−ト１で命令コ−ドをフェッチ
し、２番目のマシンサイクルのステ−ト１では命令コ−
ドのフェッチ以外の動作、例えばＲＡＭに対する書込み
動作を実行するかもしれない。しかしこのようなＣＰＵ
に対しても、暴走状態を検出しうる。例えば図１の端子
ＣＫ１のクロック数、即ちマシンサイクルの数を計数す
るもう１つのカウンタを追加し、マシンサイクル数とマ
シンサイクル中のステ−トとの両者を同時に参照し、例
えば１番目のマシンサイクルのステ−ト１であるか否か
を判断すれば、ＣＰＵが命令コ−ドのフェッチをしてい
るか否かを識別しうる。

【００２５】また上記実施例においては、ＲＯＭ９０が
割り当てられた領域以外のメモリアドレス空間の値がア
ドレスバスに現われた時に、ＣＰＵがプログラム領域外
をアクセスしているものとみなし、信号Ａ０を出力して
いる。しかし、コンピュ−タシステムの構成によって
は、例えばハ−ドディスク等から読込んだプログラムコ
−ドをＲＡＭ上に配置した後、ＲＡＭをアクセスしてプ
ログラムを実行する場合もあるし、例えばプログラムの
一部分だけをＲＡＭ上にコピ−し、一時的にＲＡＭをア
クセスしてプログラムを実行する場合もありうる。従っ
て、ＣＰＵがプログラム領域外をアクセスしているか否
かを検出するアドレス検出手段（１０）については、検
出するアドレスの範囲を必要に応じて適宜変更しなけれ
ばならない。このアドレス範囲は、例えばＲＡＭに割り
当てられたアドレス空間内の特定のデ−タ領域だけに限
定してもよい。また、例えばディップスイッチなどをア
ドレスデコ−ダ１０に接続し、スイッチの切替えによっ
て信号Ａ０のアドレス範囲を変更可能に構成すれば、そ
のアドレス範囲をユ−ザが任意に設定しうる。また、書
込みストロ−ブ信号ＷＲの出力を禁止するアドレスの範
囲についても、同様に特定のデ−タ領域だけに限定して
もよいし、その範囲をディップスイッチ等で切替え可能
に構成してもよい。

【００２６】また実施例では、暴走を検出した場合に、
割り込み要求信号ＩＮＴを出力し、ＣＰＵのソフトウェ
ア処理によって暴走を停止するように構成してあるが、
暴走を検出した場合に、例えばＣＰＵに対してハ−ドウ
ェアのリセット信号を出力するように構成してもよい。

【００２７】

【発明の効果】以上のとおり本発明によれば、ＣＰＵの
指定アドレスを検出するアドレス検出手段と命令フェッ
チ検出手段との両者が出力する信号の組合せを、暴走検
出手段が判定し、それによって暴走を検出すると所定の
信号を出力する。例えば、コ−ル命令によってサブル−
チンプログラムを実行した後でメインル−チンに戻る時
に、戻り先のアドレスの値を読む際にデ−タ読取エラ−
が発生すると、実際にはプログラムの存在しない領域を
プログラム領域として誤認識し、その領域のデ−タをプ
ログラムとして読取り実行するが、このような場合に
は、メインル−チンに戻った後の１番目のコ−ドを読取
った時に、そのコ−ドの値が不正コ−ドか否かに関わら
ず、命令フェッチ時のアドレス値がプログラム領域外で
あるので直ちに暴走が検出される。

【００２８】また第２番の発明では、暴走発生を検出し
た時に、メモリに対する書込み動作が禁止されるので、
暴走が検出された後は、ＲＡＭ上のデ−タ領域の内容が
変更される心配がない。

【００２９】また第３番の発明では、暴走発生を検出し
た時に、割り込み要求信号がＣＰＵに対して出力される
ので、暴走が検出されると、ＣＰＵは割り込みによって
直ちに所定の初期化プログラムにジャンプして、暴走を
停止することができる。

【図面の簡単な説明】

【図１】 実施例のコンピュ−タ主要部の構成を示すブ
ロック図である。

【図２】 図１の装置の信号タイミングの例を示すタイ
ムチャ−トである。

【符号の説明】

１０：アドレスデコ−ダ ２０：カウンタ ３０：デコ−ダ ４０：ゲ−ト ４１：Ｄ型フリップフロップ ４２：ＲＳフリッ
プフロップ ５０：割り込みコントロ−ラ ６０：ストロ−ブ
ジェネレ−タ ７０：Ｉ／Ｏユニット ８０：ＲＡＭ ９０：ＲＯＭ ＣＰＵ：マイクロ
プロセッサ ＤＥＴ：暴走検出信号 Ｄ２：暴走信号 ＣＬＫ：クロックパルス

Claims (3)

【特許請求の範囲】
1. 【請求項１】 メモリアドレスのうち、所定の動作プロ
   グラムが存在する領域を除く特定の領域をＣＰＵが指定
   したことを検出する、アドレス検出手段；ＣＰＵ上の所
   定のマシンサイクルにおいて、所定のコ−ドを命令コ−
   ドとして取込んだことを検出する命令フェッチ検出手
   段；及び前記アドレス検出手段が特定のアドレス値を検
   出し、それと実質上同時に、前記命令フェッチ検出手段
   が所定のコ−ドの取込みを検出すると、ＣＰＵの暴走発
   生を示す信号を出力する暴走検出手段；を備えるＣＰＵ
   制御装置。
2. 【請求項２】 前記暴走検出手段が暴走の発生を検出し
   た時に、メモリに対する書込みストロ−ブ信号の出力を
   禁止する書込み禁止手段を含む、前記請求項１記載のＣ
   ＰＵ制御装置。
3. 【請求項３】 前記暴走検出手段が暴走の発生を検出し
   た時に、ＣＰＵに対して割り込み要求信号を出力する割
   り込み発生手段を含む、前記請求項１記載のＣＰＵ制御
   装置。