JPH05258087A - マイコン - Google Patents
マイコンInfo
- Publication number
- JPH05258087A JPH05258087A JP4054783A JP5478392A JPH05258087A JP H05258087 A JPH05258087 A JP H05258087A JP 4054783 A JP4054783 A JP 4054783A JP 5478392 A JP5478392 A JP 5478392A JP H05258087 A JPH05258087 A JP H05258087A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- oscillation
- microcomputer
- main system
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【構成】周波数の異なる複数のクロックで動作すること
が可能であって、動作中に使用していないクロックの発
振制御を、そのクロックを使用していない期間内の任意
のタイミングで行なうマイコン。 【効果】マイコンにおいては低消費電力動作から通常動
作への状態遷移のための時間は不要となり、マイコンは
常にシステムを制御できるため、システム制御の効率を
向上させることができる。また、状態遷移の期間を制御
するソフトウェアの作成は、はるかに容易となり、ソフ
トウェアの効率向上に寄与できる。
が可能であって、動作中に使用していないクロックの発
振制御を、そのクロックを使用していない期間内の任意
のタイミングで行なうマイコン。 【効果】マイコンにおいては低消費電力動作から通常動
作への状態遷移のための時間は不要となり、マイコンは
常にシステムを制御できるため、システム制御の効率を
向上させることができる。また、状態遷移の期間を制御
するソフトウェアの作成は、はるかに容易となり、ソフ
トウェアの効率向上に寄与できる。
Description
【０００１】
【産業上の利用分野】本発明はマイコン、ことに通常動
作のためのクロック（以下メインシステムクロックと記
す）に加えて、低消費電力動作のための低周波のクロッ
ク（以下サブシステムクロックと記す）においても動作
することが可能なマイコンにおいて、クロックを切り換
える状態遷移中のマイコンの制御に適用して有効な技術
に関する。
作のためのクロック（以下メインシステムクロックと記
す）に加えて、低消費電力動作のための低周波のクロッ
ク（以下サブシステムクロックと記す）においても動作
することが可能なマイコンにおいて、クロックを切り換
える状態遷移中のマイコンの制御に適用して有効な技術
に関する。
【０００２】
【従来の技術】従来よりあるマイコンでは、メインシス
テムクロックに加えて、低消費電力動作のための、メイ
ンシステムクロックに比較して低周波のサブシステムク
ロックにおいても動作することが可能である。特に、サ
ブシステムクロックにより低消費電力動作を行なってい
る際には、更に消費電力を低くするために、メインシス
テムクロックの発振を停止させておくことが一般的であ
る。
テムクロックに加えて、低消費電力動作のための、メイ
ンシステムクロックに比較して低周波のサブシステムク
ロックにおいても動作することが可能である。特に、サ
ブシステムクロックにより低消費電力動作を行なってい
る際には、更に消費電力を低くするために、メインシス
テムクロックの発振を停止させておくことが一般的であ
る。
【０００３】また、低消費電力動作中に、メインシステ
ムクロックの発振を停止させるか継続させるかをソフト
ウェアにより選択できる方法もとられている。
ムクロックの発振を停止させるか継続させるかをソフト
ウェアにより選択できる方法もとられている。
【０００４】なお、消費電力とクロックの制御に関する
技術について記載された文献の例としては、日経ＢＰ社
「日経エレクトロニクス Ｎｏ．５２７（１９９１ ５
＿１３） Ｐ１８２〜Ｐ１８３」がある。
技術について記載された文献の例としては、日経ＢＰ社
「日経エレクトロニクス Ｎｏ．５２７（１９９１ ５
＿１３） Ｐ１８２〜Ｐ１８３」がある。
【０００５】
【発明が解決しようとする課題】このような上記従来技
術を用いたマイコンでは、低消費電力動作から通常動作
へ状態が遷移する際、低消費電力動作が終了して始めて
メインシステムクロックが発振を開始するため、状態遷
移にメインシステムクロックの発振が安定するための時
間を確保しておくことが必要となっていた。このため、
状態遷移に多大な時間を費やしており、かつ、この期間
中はマイコンにはクロックが供給されないため、マイコ
ンを使用したシステム制御が不可能となっていた。
術を用いたマイコンでは、低消費電力動作から通常動作
へ状態が遷移する際、低消費電力動作が終了して始めて
メインシステムクロックが発振を開始するため、状態遷
移にメインシステムクロックの発振が安定するための時
間を確保しておくことが必要となっていた。このため、
状態遷移に多大な時間を費やしており、かつ、この期間
中はマイコンにはクロックが供給されないため、マイコ
ンを使用したシステム制御が不可能となっていた。
【０００６】また、マイコンの内蔵モジュールにはクロ
ックが供給されないため、例えばタイマが誤動作を起こ
してしまうなどの問題があり、この期間を制御するため
のソフトウェア作成が非常に困難であるという問題もあ
った。
ックが供給されないため、例えばタイマが誤動作を起こ
してしまうなどの問題があり、この期間を制御するため
のソフトウェア作成が非常に困難であるという問題もあ
った。
【０００７】ソフトウェアにより、低消費電力動作中に
メインシステムクロックの発振を停止させるか継続させ
るかを選択できる方法においては、発振を停止させる場
合を選択した時は、上記と同じ問題が発生し、逆に、発
振を継続させる場合を選択した時は、状態遷移期間が無
くなる反面、低消費電力動作中の消費電力が大きくなっ
てしまうという問題があった。
メインシステムクロックの発振を停止させるか継続させ
るかを選択できる方法においては、発振を停止させる場
合を選択した時は、上記と同じ問題が発生し、逆に、発
振を継続させる場合を選択した時は、状態遷移期間が無
くなる反面、低消費電力動作中の消費電力が大きくなっ
てしまうという問題があった。
【０００８】
【課題を解決するための手段】本発明のうち、代表的な
ものの概要を簡単に説明すれば、以下の通りである。す
なわち、マイコンは、周波数の異なる複数のクロックで
動作することが可能であり、動作中に使用していないク
ロックの発振の開始あるいは停止を、そのクロックを使
用していない期間内の任意のタイミングで行なうことを
可能とする手段を有する。この手段は、特に制限されな
いが、例えば、ＣＰＵの命令，レジスタ設定による制
御、あるいは、割込み制御等により実現することが可能
である。
ものの概要を簡単に説明すれば、以下の通りである。す
なわち、マイコンは、周波数の異なる複数のクロックで
動作することが可能であり、動作中に使用していないク
ロックの発振の開始あるいは停止を、そのクロックを使
用していない期間内の任意のタイミングで行なうことを
可能とする手段を有する。この手段は、特に制限されな
いが、例えば、ＣＰＵの命令，レジスタ設定による制
御、あるいは、割込み制御等により実現することが可能
である。
【０００９】
【作用】従来技術によれば、図４に示す様に、マイコン
は低消費電力動作が終了して始めてメインシステムクロ
ックの発振を開始できるため、低消費電力動作から通常
動作への状態遷移に、メインシステムクロックが安定す
るまでの時間が必要であった。
は低消費電力動作が終了して始めてメインシステムクロ
ックの発振を開始できるため、低消費電力動作から通常
動作への状態遷移に、メインシステムクロックが安定す
るまでの時間が必要であった。
【００１０】しかるに、本発明の手段によれば、低消費
電力動作中に停止しているメインシステムクロックの発
振を、任意のタイミングで開始させることが可能とな
る。この発振開始を行なうタイミングを、図５に示す様
に、低消費電力動作が終了する時点よりメインシステム
クロックの発振が安定するのに必要な時間以上前として
おけば、状態遷移のための時間は不要となる。これによ
り、マイコンは常にシステムを制御できるため、システ
ム制御の効率を向上させることができる。
電力動作中に停止しているメインシステムクロックの発
振を、任意のタイミングで開始させることが可能とな
る。この発振開始を行なうタイミングを、図５に示す様
に、低消費電力動作が終了する時点よりメインシステム
クロックの発振が安定するのに必要な時間以上前として
おけば、状態遷移のための時間は不要となる。これによ
り、マイコンは常にシステムを制御できるため、システ
ム制御の効率を向上させることができる。
【００１１】また、マイコンの内蔵モジュールに供給さ
れるクロックが停止する状態が存在しなくなるため、状
態遷移の期間を制御するソフトウェアの作成は、はるか
に容易となり、ソフトウェアの効率向上に寄与できる。
れるクロックが停止する状態が存在しなくなるため、状
態遷移の期間を制御するソフトウェアの作成は、はるか
に容易となり、ソフトウェアの効率向上に寄与できる。
【００１２】
【実施例】 実施例１ 本発明の一実施例を図１により詳述する。図１は、請求
項１及び請求項２の実施例に係るシステム構成図であ
る。
項１及び請求項２の実施例に係るシステム構成図であ
る。
【００１３】図中、１はマイコンを示す。２は通常動作
に使用するメインシステムクロックの発振子、３はメイ
ンシステムクロックの発振回路である。４はメインシス
テムクロックに比較して低周波の低消費電力動作に使用
するサブシステムクロックの発振子、５はサブシステム
クロックの発振回路である。６はシステムで使用するク
ロックをメインシステムクロック及びサブシステムクロ
ックより選択するセレクタ、７はシステムの動作を制御
する動作モード制御回路である。８は内蔵のＣＰＵを示
し、メインシステムクロックの発振を開始させる信号を
出力させる命令を有する。９は複数の内蔵モジュールを
示す。
に使用するメインシステムクロックの発振子、３はメイ
ンシステムクロックの発振回路である。４はメインシス
テムクロックに比較して低周波の低消費電力動作に使用
するサブシステムクロックの発振子、５はサブシステム
クロックの発振回路である。６はシステムで使用するク
ロックをメインシステムクロック及びサブシステムクロ
ックより選択するセレクタ、７はシステムの動作を制御
する動作モード制御回路である。８は内蔵のＣＰＵを示
し、メインシステムクロックの発振を開始させる信号を
出力させる命令を有する。９は複数の内蔵モジュールを
示す。
【００１４】次に本実施例の動作について説明する。
【００１５】(1) いま、マイコン１は通常動作を行って
おり、メインシステムクロック発振子２，メインシステ
ムクロック発振回路３からのメインシステムクロックが
セレクタ６により選択され、ＣＰＵ８及び内蔵モジュー
ル９に供給されている。
おり、メインシステムクロック発振子２，メインシステ
ムクロック発振回路３からのメインシステムクロックが
セレクタ６により選択され、ＣＰＵ８及び内蔵モジュー
ル９に供給されている。
【００１６】(2）次に、マイコン１は動作モード制御回
路７により低消費電力動作に遷移する。この際、動作モ
ード制御回路７からの制御信号により、サブシステムク
ロック発振子２，サブシステムクロック発振回路３から
のサブシステムクロックがセレクタ６により選択され、
ＣＰＵ８及び内蔵モジュール９に供給される。サブシス
テムクロックはメインシステムクロックに比較し低周波
であり、この時に消費される電力は大きく低下する。
路７により低消費電力動作に遷移する。この際、動作モ
ード制御回路７からの制御信号により、サブシステムク
ロック発振子２，サブシステムクロック発振回路３から
のサブシステムクロックがセレクタ６により選択され、
ＣＰＵ８及び内蔵モジュール９に供給される。サブシス
テムクロックはメインシステムクロックに比較し低周波
であり、この時に消費される電力は大きく低下する。
【００１７】動作モード制御回路７では、同時にメイン
システムクロック発振回路３に対し停止信号を出力す
る。メインシステムクロック発振回路３は、この停止信
号により発振を停止する。これにより低消費電力動作で
消費される電力を更に低下させることが可能となる。
システムクロック発振回路３に対し停止信号を出力す
る。メインシステムクロック発振回路３は、この停止信
号により発振を停止する。これにより低消費電力動作で
消費される電力を更に低下させることが可能となる。
【００１８】(3）このマイコン１を制御するプログラム
には、現在の低消費電力動作から通常動作へ遷移する際
には、低消費電力動作が終了する時点よりメインシステ
ムクロックの発振が安定するのに必要な時間以上前に、
メインシステムクロックの発振を開始させる信号を出力
させる命令が実行される様になっている。
には、現在の低消費電力動作から通常動作へ遷移する際
には、低消費電力動作が終了する時点よりメインシステ
ムクロックの発振が安定するのに必要な時間以上前に、
メインシステムクロックの発振を開始させる信号を出力
させる命令が実行される様になっている。
【００１９】プログラムにより、メインシステムクロッ
クの発振を開始させる信号を出力させる命令が実行され
ると、メインシステムクロック発振回路３は低消費電力
動作のために停止していた発振を、低消費電力動作中に
再び開始する。低消費電力動作が終了し動作モード制御
回路７，セレクタ６によりサブシステムクロックからメ
インシステムクロックに切り換わるタイミングでは、メ
インシステムクロックの発振は充分に安定しているた
め、直ちに通常動作を実行することができる。
クの発振を開始させる信号を出力させる命令が実行され
ると、メインシステムクロック発振回路３は低消費電力
動作のために停止していた発振を、低消費電力動作中に
再び開始する。低消費電力動作が終了し動作モード制御
回路７，セレクタ６によりサブシステムクロックからメ
インシステムクロックに切り換わるタイミングでは、メ
インシステムクロックの発振は充分に安定しているた
め、直ちに通常動作を実行することができる。
【００２０】本発明は、低消費電力動作中のメインシス
テムクロックの発振の制御に特に有効であるため、これ
までの説明では低消費電力動作中のメインシステムクロ
ックの発振の制御についてのみ示してあるが、通常動作
中のサブシステムクロックの制御についても全く同様に
有効である。また、マイコン１で使用するクロックは、
２個に限定されるものでなく、２個以上の複数個でもよ
い。これらは以降の説明全てにおいて同様である。
テムクロックの発振の制御に特に有効であるため、これ
までの説明では低消費電力動作中のメインシステムクロ
ックの発振の制御についてのみ示してあるが、通常動作
中のサブシステムクロックの制御についても全く同様に
有効である。また、マイコン１で使用するクロックは、
２個に限定されるものでなく、２個以上の複数個でもよ
い。これらは以降の説明全てにおいて同様である。
【００２１】実施例２ 実施例１でのメインシステムクロックの発振を開始させ
る信号を出力させる命令の代わりに、発振制御レジスタ
を有することにより、実施例１と同様の動作を実現する
ことが可能である。
る信号を出力させる命令の代わりに、発振制御レジスタ
を有することにより、実施例１と同様の動作を実現する
ことが可能である。
【００２２】図２は、請求項３の実施例に係るシステム
構成図である。図中、１０はメインシステムクロック発
振回路３を制御する発振制御レジスタである。１１は内
部データバスを示す。
構成図である。図中、１０はメインシステムクロック発
振回路３を制御する発振制御レジスタである。１１は内
部データバスを示す。
【００２３】発振制御レジスタ１０は、実施例１におけ
るメインシステムクロックの発振を開始させる信号を出
力させる命令が実行されるタイミングと同じタイミング
で、ＣＰＵ８より内部データバス１１を介して値が設定
される。この発振制御レジスタ１０からの出力信号で実
施例１と同様の動作を行うことができる。
るメインシステムクロックの発振を開始させる信号を出
力させる命令が実行されるタイミングと同じタイミング
で、ＣＰＵ８より内部データバス１１を介して値が設定
される。この発振制御レジスタ１０からの出力信号で実
施例１と同様の動作を行うことができる。
【００２４】更に、発振制御レジスタ１０のみでメイン
システムクロック発振回路３の制御が行えるため、動作
モード制御回路７から独立してメインシステムクロック
発振回路３を制御することが可能となる。また、発振制
御レジスタ１０からの信号が、例えば“High”のとき発
振開始、“Low ”のとき発振停止とすれば、制御信号は
１本で充分となる。これらの組合せは特に制限されるも
のではない。
システムクロック発振回路３の制御が行えるため、動作
モード制御回路７から独立してメインシステムクロック
発振回路３を制御することが可能となる。また、発振制
御レジスタ１０からの信号が、例えば“High”のとき発
振開始、“Low ”のとき発振停止とすれば、制御信号は
１本で充分となる。これらの組合せは特に制限されるも
のではない。
【００２５】実施例３ メインシステムクロック発振回路３の発振制御信号を、
割込み制御により発生させることも可能である。
割込み制御により発生させることも可能である。
【００２６】図３は、請求項４，請求項５、及び請求項
６の実施例に係るシステム構成図である。図中、１２は
マイコン１に内蔵される内蔵タイマである。
６の実施例に係るシステム構成図である。図中、１２は
マイコン１に内蔵される内蔵タイマである。
【００２７】内蔵タイマ１２は、プリセット可能なタイ
マである。内蔵タイマ１２には、実施例１におけるメイ
ンシステムクロックの発振を開始させる信号を出力させ
る命令が実行されるタイミングと同じタイミングでタイ
マがオーバフローする様に設定された値が、ＣＰＵ８よ
り内部データバス１１を介して設定される。内蔵タイマ
１２は、このプリセットされた値よりカウントアップを
始め、タイマがオーバフローした時点で、割込み信号を
発生する。この割込み信号をメインシステムクロック発
振回路３に対しての発振開始信号として用いれば、実施
例１，実施例２と同様の動作が割込み制御を用いても可
能となる。
マである。内蔵タイマ１２には、実施例１におけるメイ
ンシステムクロックの発振を開始させる信号を出力させ
る命令が実行されるタイミングと同じタイミングでタイ
マがオーバフローする様に設定された値が、ＣＰＵ８よ
り内部データバス１１を介して設定される。内蔵タイマ
１２は、このプリセットされた値よりカウントアップを
始め、タイマがオーバフローした時点で、割込み信号を
発生する。この割込み信号をメインシステムクロック発
振回路３に対しての発振開始信号として用いれば、実施
例１，実施例２と同様の動作が割込み制御を用いても可
能となる。
【００２８】また、割込み制御に内蔵タイマ１２の代わ
りに外部割込みピンを用い、タイマがオーバフローする
タイミングと同じタイミングで外部割込みピンからの割
込みが入力されるようにシステム設計を行えば、同様の
動作が可能となる。
りに外部割込みピンを用い、タイマがオーバフローする
タイミングと同じタイミングで外部割込みピンからの割
込みが入力されるようにシステム設計を行えば、同様の
動作が可能となる。
【００２９】
【発明の効果】本発明によって得られる効果を簡単に説
明すれば下記の通りである。すなわち、マイコンにおい
ては低消費電力動作から通常動作への状態遷移のための
時間は不要となり、マイコンは常にシステムを制御でき
るため、システム制御の効率を向上させることができ
る。また、状態遷移の期間を制御するソフトウェアの作
成は、はるかに容易となり、ソフトウェアの効率向上に
寄与できる。
明すれば下記の通りである。すなわち、マイコンにおい
ては低消費電力動作から通常動作への状態遷移のための
時間は不要となり、マイコンは常にシステムを制御でき
るため、システム制御の効率を向上させることができ
る。また、状態遷移の期間を制御するソフトウェアの作
成は、はるかに容易となり、ソフトウェアの効率向上に
寄与できる。
【図１】請求項１，請求項２の一実施例に係る、動作中
に使用していないクロックの発振制御を、ＣＰＵの命令
により行なうマイコンのブロック図である。
に使用していないクロックの発振制御を、ＣＰＵの命令
により行なうマイコンのブロック図である。
【図２】請求項３の一実施例に係る、動作中に使用して
いないクロックの発振制御を、レジスタの設定により行
なうマイコンのブロック図である。
いないクロックの発振制御を、レジスタの設定により行
なうマイコンのブロック図である。
【図３】請求項４，請求項５，請求項６の一実施例に係
る、動作中に使用していないクロックの発振制御を、割
込み制御により行なうマイコンのブロック図である。
る、動作中に使用していないクロックの発振制御を、割
込み制御により行なうマイコンのブロック図である。
【図４】従来技術による低消費電力動作から通常動作へ
の状態遷移についてのタイミング図である。
の状態遷移についてのタイミング図である。
【図５】本発明による低消費電力動作から通常動作への
状態遷移についてのタイミング図である。
状態遷移についてのタイミング図である。
１…マイコン、２…メインシステムクロック発振子、３
…メインシステムクロック発振回路、４…サブシステム
クロック発振子、５…サブシステムクロック発振回路、
６…セレクタ、７…動作モード制御回路、８…ＣＰＵ、
９…内蔵モジュール、１０…発振制御レジスタ、１１…
内部データバス、１２…内蔵タイマ。
…メインシステムクロック発振回路、４…サブシステム
クロック発振子、５…サブシステムクロック発振回路、
６…セレクタ、７…動作モード制御回路、８…ＣＰＵ、
９…内蔵モジュール、１０…発振制御レジスタ、１１…
内部データバス、１２…内蔵タイマ。
Claims (6)
- 【請求項１】周波数の異なる複数のクロックで動作する
ことが可能であって、動作中に使用していないクロック
の発振制御を、そのクロックを使用していない期間内の
任意のタイミングで行なうことを特徴とするマイコン。 - 【請求項２】請求項１記載のマイコンにおいて、動作中
に使用していないクロックの発振制御を、ＣＰＵの命令
により行なうことを特徴とするマイコン。 - 【請求項３】請求項１記載のマイコンにおいて、動作中
に使用していないクロックの発振制御を、レジスタまた
はフラグの設定により行なうことを特徴とするマイコ
ン。 - 【請求項４】請求項１記載のマイコンにおいて、動作中
に使用していないクロックの発振制御を、割込み制御に
より行なうことを特徴とするマイコン。 - 【請求項５】請求項４記載のマイコンにおいて、割込み
制御をタイマを使用した割込み制御により行なうことを
特徴とするマイコン。 - 【請求項６】請求項４記載のマイコンにおいて、割込み
制御を外部ピンを使用した割込み制御により行なうこと
を特徴とするマイコン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054783A JPH05258087A (ja) | 1992-03-13 | 1992-03-13 | マイコン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054783A JPH05258087A (ja) | 1992-03-13 | 1992-03-13 | マイコン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05258087A true JPH05258087A (ja) | 1993-10-08 |
Family
ID=12980367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4054783A Pending JPH05258087A (ja) | 1992-03-13 | 1992-03-13 | マイコン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05258087A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635257A (en) * | 1994-05-10 | 1997-06-03 | Kurashiki Boseki Kabushiki Kaisha | Process for hydrophilizing a porous material made of fluorine resin |
| JP2002123330A (ja) * | 2000-08-31 | 2002-04-26 | Samsung Electronics Co Ltd | プロセッサクロック発生回路及びクロック発生方法 |
| US6708279B1 (en) | 1998-10-27 | 2004-03-16 | Canon Kabushiki Kaisha | Temperature sensor calibration during powersave mode by executing a control program in a control unit and lowering clock frequency after other devices are powered off |
-
1992
- 1992-03-13 JP JP4054783A patent/JPH05258087A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635257A (en) * | 1994-05-10 | 1997-06-03 | Kurashiki Boseki Kabushiki Kaisha | Process for hydrophilizing a porous material made of fluorine resin |
| US6708279B1 (en) | 1998-10-27 | 2004-03-16 | Canon Kabushiki Kaisha | Temperature sensor calibration during powersave mode by executing a control program in a control unit and lowering clock frequency after other devices are powered off |
| JP2002123330A (ja) * | 2000-08-31 | 2002-04-26 | Samsung Electronics Co Ltd | プロセッサクロック発生回路及びクロック発生方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5189647A (en) | Information processing system having power saving control of the processor clock | |
| US5261082A (en) | Semiconductor integrated circuit having a plurality of oscillation circuits | |
| US6255882B1 (en) | Method and system of switching clock signal | |
| JPH03266108A (ja) | シングルチップマイクロコンピュータ | |
| US6163851A (en) | Data processor | |
| US20030006807A1 (en) | Method of and circuit for controlling a clock | |
| EP0316943B1 (en) | Semiconductor integrated circuit having a plurality of oscillation circuits | |
| JPH07191779A (ja) | コンピュータシステム中の電力を節約するｎａｐｎｏｐ回路 | |
| JPH05258087A (ja) | マイコン | |
| JPH0816276A (ja) | マイクロコンピュータ | |
| JPH10149237A (ja) | 半導体回路 | |
| US8127161B2 (en) | Data processing apparatus | |
| JP2738141B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH0511877A (ja) | マイクロコンピユータ | |
| JPH035948Y2 (ja) | ||
| JPH05259825A (ja) | クロック発生回路 | |
| EP0602422A1 (en) | Dynamic frequency shifting with divide by one clock generators | |
| JPH0863253A (ja) | マイクロプロセッサ | |
| JPS59189426A (ja) | クロツク供給制御方式 | |
| JPH0682310B2 (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JPH0264725A (ja) | 半導体集積回路装置 | |
| JPH1049248A (ja) | マイクロコンピュータ | |
| JPS61147324A (ja) | クロツク制御回路 | |
| JPS6270923A (ja) | 発振回路を備えた集積回路 | |
| JPS6333806B2 (ja) |