JPH035948Y2 - - Google Patents
Info
- Publication number
- JPH035948Y2 JPH035948Y2 JP1981197694U JP19769481U JPH035948Y2 JP H035948 Y2 JPH035948 Y2 JP H035948Y2 JP 1981197694 U JP1981197694 U JP 1981197694U JP 19769481 U JP19769481 U JP 19769481U JP H035948 Y2 JPH035948 Y2 JP H035948Y2
- Authority
- JP
- Japan
- Prior art keywords
- standby
- register
- clock
- response
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Description
【考案の詳細な説明】
(1) 考案の技術分野
本考案は、スタンバイ期間に発振器の動作を停
止して消費電力を節減する１チツプマイクロコン
ピユータのスタンバイモード制御装置に関し、特
にスタンバイ解除直後の発振動作の不安定性が回
路各部へ悪影響を与えないようにするものであ
る。
止して消費電力を節減する１チツプマイクロコン
ピユータのスタンバイモード制御装置に関し、特
にスタンバイ解除直後の発振動作の不安定性が回
路各部へ悪影響を与えないようにするものであ
る。
(2) 技術の背景
静的な消費電力の少ないCMOSで構成される
１チツプのマイクロコンピユータの消費電力を更
に低減するために、スタンバイモードを導入する
のが一般的である。スタンバイモードでこの種の
マイクロコンピユータの源発振器の動作を停止す
ると、50％〜70％の消費電力が節減できる。通常
RAM、ALU等の回路に供給される各種クロツク
はこの発振器の出力を分周したものであるから、
該発振器の動作停止に伴ないこれらのクロツクの
供給も停止される。
１チツプのマイクロコンピユータの消費電力を更
に低減するために、スタンバイモードを導入する
のが一般的である。スタンバイモードでこの種の
マイクロコンピユータの源発振器の動作を停止す
ると、50％〜70％の消費電力が節減できる。通常
RAM、ALU等の回路に供給される各種クロツク
はこの発振器の出力を分周したものであるから、
該発振器の動作停止に伴ないこれらのクロツクの
供給も停止される。
スタンバイモードへの移行は、外部からの信号
を受ける場合と内部的にスタンバイ命令を実行す
る場合がある。これらに対しスタンバイモードの
解除は全て外部からの解除信号による。この解除
信号を受けると先ず発振器の動作を再開させる。
そして一定時間を経過したらクロツクの供給を再
開する。このように発振動作開始からクロツク供
給までの間に時間差を設けるのは、発振初期の不
安定な周波数で各部が誤動作することを避けるた
めである。
を受ける場合と内部的にスタンバイ命令を実行す
る場合がある。これらに対しスタンバイモードの
解除は全て外部からの解除信号による。この解除
信号を受けると先ず発振器の動作を再開させる。
そして一定時間を経過したらクロツクの供給を再
開する。このように発振動作開始からクロツク供
給までの間に時間差を設けるのは、発振初期の不
安定な周波数で各部が誤動作することを避けるた
めである。
(3) 従来技術と問題点
ところで上述した時間管理を外部で行なおうと
すれば、外部からスタンバイ解除信号のみならず
一定時間遅れたクロツク供給開始信号を与える必
要があり、ピン数が増加する欠点がある。これを
避けるためには、外部からスタンバイ解除信号を
受けたら内部的にクロツク供給開始信号を発生す
るタイマ機能が必要となる。しかし、このタイマ
機能を従来のようにプログラムカウンタや通常の
タイマカウンタに兼備させると、スタンバイモー
ド移行前にこれらカウンタ類に保持されていた情
報が消失してしまうため、スタンバイ解除後に再
度該情報を設定し直す等の不都合が生ずる。
すれば、外部からスタンバイ解除信号のみならず
一定時間遅れたクロツク供給開始信号を与える必
要があり、ピン数が増加する欠点がある。これを
避けるためには、外部からスタンバイ解除信号を
受けたら内部的にクロツク供給開始信号を発生す
るタイマ機能が必要となる。しかし、このタイマ
機能を従来のようにプログラムカウンタや通常の
タイマカウンタに兼備させると、スタンバイモー
ド移行前にこれらカウンタ類に保持されていた情
報が消失してしまうため、スタンバイ解除後に再
度該情報を設定し直す等の不都合が生ずる。
(4) 考案の目的
本考案は、スタンバイ解除直後に一時的にクロ
ツク供給を禁止するデイレイタイマを、通常動作
に必要なカウンタ類とは別個に設けて上述した欠
点を除去しようとするものである。
ツク供給を禁止するデイレイタイマを、通常動作
に必要なカウンタ類とは別個に設けて上述した欠
点を除去しようとするものである。
(5) 考案の構成
本考案は、スタンバイ期間には発振器３の動作
を停止させ、外部からのスタンバイ解除信号を受
けて発振器動作およびクロツク供給を再開させる
１チツプマイクロコンピユータのスタンバイモー
ド制御装置であつて、前記スタンバイ命令に応答
してセツトされる第１のフリツプフロツプ１６
と、該第１のフリツプフロツプ１６の出力に応答
してセツト、リセツトされる第２のフリツプフロ
ツプＧ１，Ｇ２と、該第２のフリツプフロツプＧ
１，Ｇ２の出力に応答してクロツク供給の停止、
開始を制御するクロツク制御信号CNT１と、発
振動作の停止、開始を制御する発振動作制御信号
CNT２とを発生する論理回路Ｇ４，Ｇ５とを具
備するスタンバイ制御ロジツク部２と、プログラ
ムカウンタ用のデータがセツトされる第１のレジ
スタ１３と、デイレイタイマ用のデータがセツト
される第２のレジスタ１５と、前記第１のフリツ
プフロツプ１６の出力がスタンバイ期間を示すと
きは前記第２のレジスタ１５を選択し、該第１の
フリツプフロツプ１６のリセツトに応答して第１
のレジスタ１３を選択する入力セレクタ１２と、
前記第１のフリツプフロツプ１６の出力がスタン
バイ期間を示すときに前記入力セレクタ１２を介
して前記デイレイタイマ用のデータがプリセツト
され、前記スタンバイ解除信号に応答して発振が
開始されると同時にクロツク供給が行われてカウ
ントを開始し、所定時間後に発生するそのキヤリ
ー出力により前記第１のフリツプフロツプ１６を
リセツトし、該リセツトに応答して前記入力セレ
クタ１２を介して前記第１のレジスタ１３のデー
タがプリセツトされるカウンタとを具備し、前記
スタンバイ制御ロジツク部は、前記キヤリー出力
に応答して前記クロツク制御信号を前記発振器以
外の部分へのクロツク供給の開始を指示するレベ
ルにすることを特徴とするものである。
を停止させ、外部からのスタンバイ解除信号を受
けて発振器動作およびクロツク供給を再開させる
１チツプマイクロコンピユータのスタンバイモー
ド制御装置であつて、前記スタンバイ命令に応答
してセツトされる第１のフリツプフロツプ１６
と、該第１のフリツプフロツプ１６の出力に応答
してセツト、リセツトされる第２のフリツプフロ
ツプＧ１，Ｇ２と、該第２のフリツプフロツプＧ
１，Ｇ２の出力に応答してクロツク供給の停止、
開始を制御するクロツク制御信号CNT１と、発
振動作の停止、開始を制御する発振動作制御信号
CNT２とを発生する論理回路Ｇ４，Ｇ５とを具
備するスタンバイ制御ロジツク部２と、プログラ
ムカウンタ用のデータがセツトされる第１のレジ
スタ１３と、デイレイタイマ用のデータがセツト
される第２のレジスタ１５と、前記第１のフリツ
プフロツプ１６の出力がスタンバイ期間を示すと
きは前記第２のレジスタ１５を選択し、該第１の
フリツプフロツプ１６のリセツトに応答して第１
のレジスタ１３を選択する入力セレクタ１２と、
前記第１のフリツプフロツプ１６の出力がスタン
バイ期間を示すときに前記入力セレクタ１２を介
して前記デイレイタイマ用のデータがプリセツト
され、前記スタンバイ解除信号に応答して発振が
開始されると同時にクロツク供給が行われてカウ
ントを開始し、所定時間後に発生するそのキヤリ
ー出力により前記第１のフリツプフロツプ１６を
リセツトし、該リセツトに応答して前記入力セレ
クタ１２を介して前記第１のレジスタ１３のデー
タがプリセツトされるカウンタとを具備し、前記
スタンバイ制御ロジツク部は、前記キヤリー出力
に応答して前記クロツク制御信号を前記発振器以
外の部分へのクロツク供給の開始を指示するレベ
ルにすることを特徴とするものである。
(6) 考案の実施例
以下、図面の実施例を参照しながら本考案を詳
細に説明する。第１図は本考案の一実施例を示す
ブロツク図で、CMOSの１チツプマイクロコン
ピユータにおけるスタンバイ制御に必要な部分を
示したものである。同図において、１はプログラ
ムメモリ７からの命令をデコードする命令デコー
ダ、２は該デコーダからのスタンバイ命令
STBYを受けて動作を開始するスタンバイ制御
ロジツク、３は水晶振動子等を用いた源発振器、
４はその出力を分周して各種の内部クロツクを発
生するクロツク分周／制御回路、５は外部からス
タンバイ解除信号が供給される端子、６はスタン
バイ解除信号が与えられてから一定期間は
RAM，ALU等への内部クロツクの供給を禁止す
るデイレイタイマである。但し、デイレイタイマ
６もカウンタの一種であり、またロジツク２は該
タイマのオーバーフロー出力を受けて制御を行な
うという関係で、発振器３が動作を再開したらそ
の出力または内部クロツクの一部をタイマ６とロ
ジツク２へは直ちに与える必要がある。
細に説明する。第１図は本考案の一実施例を示す
ブロツク図で、CMOSの１チツプマイクロコン
ピユータにおけるスタンバイ制御に必要な部分を
示したものである。同図において、１はプログラ
ムメモリ７からの命令をデコードする命令デコー
ダ、２は該デコーダからのスタンバイ命令
STBYを受けて動作を開始するスタンバイ制御
ロジツク、３は水晶振動子等を用いた源発振器、
４はその出力を分周して各種の内部クロツクを発
生するクロツク分周／制御回路、５は外部からス
タンバイ解除信号が供給される端子、６はスタン
バイ解除信号が与えられてから一定期間は
RAM，ALU等への内部クロツクの供給を禁止す
るデイレイタイマである。但し、デイレイタイマ
６もカウンタの一種であり、またロジツク２は該
タイマのオーバーフロー出力を受けて制御を行な
うという関係で、発振器３が動作を再開したらそ
の出力または内部クロツクの一部をタイマ６とロ
ジツク２へは直ちに与える必要がある。
第２図はスタンバイモードのフローチヤートで
ある。先ずステツプでプログラムメモリ７から
命令デコーダ１へスタンバイ命令をフエツチし、
これをデコードする。スタンバイ制御ロジツク２
はスタンバイ命令STBYを受けるとステツプ
で直ちにRAM，ALU等の各機能を停止する（ノ
ーオペレーシヨンにする）。そしてステツプで
クロツク制御信号CONT1によりクロツクを停止
し、次いで発振制御信号CONT2により発振動作
を停止する。このときタイマコントロール信号
CONT3でデイレイタイマ６をクリアする（この
時点ではタイマは始動しない）。これでデバイス
はスタンバイ状態に移行し、その消費電力が著し
く低減される。
ある。先ずステツプでプログラムメモリ７から
命令デコーダ１へスタンバイ命令をフエツチし、
これをデコードする。スタンバイ制御ロジツク２
はスタンバイ命令STBYを受けるとステツプ
で直ちにRAM，ALU等の各機能を停止する（ノ
ーオペレーシヨンにする）。そしてステツプで
クロツク制御信号CONT1によりクロツクを停止
し、次いで発振制御信号CONT2により発振動作
を停止する。このときタイマコントロール信号
CONT3でデイレイタイマ６をクリアする（この
時点ではタイマは始動しない）。これでデバイス
はスタンバイ状態に移行し、その消費電力が著し
く低減される。
ステツプ〜はスタンバイ解除動作である。
先ず端子５に外部からスタンバイ解除信号が与え
られるとはロジツク２は制御信号CONT2で発振
器３を起動する（ステツプ（）。これによりデ
イレイタイマ６はカウントを開始する（ステツプ
）。その後一定時間が経過するとタイマ６がオ
ーバーフローするので（ステツプ）、ロジツク
２は制御信号CONT1でクロツク分周／制御回路
４からRAM，ALU等への内部クロツクの供給を
再開させ（ステツプ）、これらの機能を作動さ
せる（ステツプ）。
先ず端子５に外部からスタンバイ解除信号が与え
られるとはロジツク２は制御信号CONT2で発振
器３を起動する（ステツプ（）。これによりデ
イレイタイマ６はカウントを開始する（ステツプ
）。その後一定時間が経過するとタイマ６がオ
ーバーフローするので（ステツプ）、ロジツク
２は制御信号CONT1でクロツク分周／制御回路
４からRAM，ALU等への内部クロツクの供給を
再開させ（ステツプ）、これらの機能を作動さ
せる（ステツプ）。
第３図(A)はスタンバイ制御ロジツク２の制御信
号発生に関する構成例で、(B)は各部信号波形であ
る。ナンドゲートG1，G2はフリツプフロツプを
構成し、遅延信号または電源投入信号
PWONで状態を反転する。は後述するデイ
レイタイマ６のオーバーフロー出力に基づく信号
で、通常動作時にはＨ（ハイ）レベルである。こ
の信号がＬ（ロー）レベルになる時点はスタ
ンバイ移行時で、Ｈに復帰すゆ時点はデイレイタ
イマ６がオーバーフロー出力を生ずる時点であ
る。＝ＬであるとゲートG1の出力はＨであ
る。このときナンドゲートG3の２入力はＬとＨ
であるからその出力はＨである。これがダミーサ
イクル用の２段のシフトレジスタSR1，SR2を通
して他方のナンドゲートG2に帰還されるので、
ゲートG2の出力はＬである。なお信号は
電源投入で一時的にＬになり、以後はＨである。
シフトレジスタSR3はナンドゲートG2の出力を遅
延して信号1を発生する。シフトレジスタSR4
は信号1を更に遅延させて信号2を作成する。
これらの信号1，2はノアゲートG4とナンドゲ
ートG5の各２入力となり、ゲートG5からはクロ
ツク制御信号CON1が、またゲートG4からは発
振制御信号CON2が得られる。DIFは信号CON
Ｔ2の立上りを微分する微分回路で、これにより
タイマ制御信号CONT3の一種としてのクリア信
号CLRを発生する。
号発生に関する構成例で、(B)は各部信号波形であ
る。ナンドゲートG1，G2はフリツプフロツプを
構成し、遅延信号または電源投入信号
PWONで状態を反転する。は後述するデイ
レイタイマ６のオーバーフロー出力に基づく信号
で、通常動作時にはＨ（ハイ）レベルである。こ
の信号がＬ（ロー）レベルになる時点はスタ
ンバイ移行時で、Ｈに復帰すゆ時点はデイレイタ
イマ６がオーバーフロー出力を生ずる時点であ
る。＝ＬであるとゲートG1の出力はＨであ
る。このときナンドゲートG3の２入力はＬとＨ
であるからその出力はＨである。これがダミーサ
イクル用の２段のシフトレジスタSR1，SR2を通
して他方のナンドゲートG2に帰還されるので、
ゲートG2の出力はＬである。なお信号は
電源投入で一時的にＬになり、以後はＨである。
シフトレジスタSR3はナンドゲートG2の出力を遅
延して信号1を発生する。シフトレジスタSR4
は信号1を更に遅延させて信号2を作成する。
これらの信号1，2はノアゲートG4とナンドゲ
ートG5の各２入力となり、ゲートG5からはクロ
ツク制御信号CON1が、またゲートG4からは発
振制御信号CON2が得られる。DIFは信号CON
Ｔ2の立上りを微分する微分回路で、これにより
タイマ制御信号CONT3の一種としてのクリア信
号CLRを発生する。
これらの信号の立上り、立下りを説明すると、
スタンバイで信号がＬになるとゲートG1の
出力はＨ、ゲートG3の出力はＨ、ゲートG2の出
力はＬ、従つて信号1続いて信号2がＬにな
る。信号1と2のナンドである信号CONT1は
Ｈ、続いてこれらのノアである信号CONT2がＨ
になる。これらが、第３図ＢのＡ部である。スタ
ンバイ解除で発振開始になり（第４図のゲート
G6を開く。なお第４図ではこの制御信号も
CONT2で表わしている）、タイマーオーバーフ
ローで信号がＨになると、ゲートG3の出力
はＬ、ゲートG2の出力はＨ、信号1、続いて信
号2がＨになる。従つて信号CONT2、続いて信
号CONT1がＬになる。これが、第３図ＢのＢ部
である。
スタンバイで信号がＬになるとゲートG1の
出力はＨ、ゲートG3の出力はＨ、ゲートG2の出
力はＬ、従つて信号1続いて信号2がＬにな
る。信号1と2のナンドである信号CONT1は
Ｈ、続いてこれらのノアである信号CONT2がＨ
になる。これらが、第３図ＢのＡ部である。スタ
ンバイ解除で発振開始になり（第４図のゲート
G6を開く。なお第４図ではこの制御信号も
CONT2で表わしている）、タイマーオーバーフ
ローで信号がＨになると、ゲートG3の出力
はＬ、ゲートG2の出力はＨ、信号1、続いて信
号2がＨになる。従つて信号CONT2、続いて信
号CONT1がＬになる。これが、第３図ＢのＢ部
である。
第４図は発振器３、クロツク分周／制御回路４
およびデイレイタイマ６の詳細図である。発振器
３は外部クリスタルＸとナンドゲートG6からな
り、2＝Ｌで発振停止、2＝Ｈで発
振再開となる。クロツク分周／制御回路４は発振
器３の出力を分周して各種の内部のクロツクφ1，
φ2，…を発生する分周器４ａとRAM，ALU等に
対するこれらのクロツク供給を制御信号1
で制御するアンドゲートG7，G8，…からなる。
つまり1＝Ｌでクロツク供給停止、
１＝Ｈでクロツク供給再開である。但し、前述し
た様にスタンバイ制御ロジツク２へは発振動作開
始後直ちにクロツクφ1を供給するようにし、ま
たデイレイタイマ６へもアンドゲートG9を通し
て該クロツクφ1が発振動作開始直後から供給さ
れるようにしておく。ゲートG9を通過したクロ
ツクφ1はオアゲートG10を経てプリスケーラ１０
で分周される。
およびデイレイタイマ６の詳細図である。発振器
３は外部クリスタルＸとナンドゲートG6からな
り、2＝Ｌで発振停止、2＝Ｈで発
振再開となる。クロツク分周／制御回路４は発振
器３の出力を分周して各種の内部のクロツクφ1，
φ2，…を発生する分周器４ａとRAM，ALU等に
対するこれらのクロツク供給を制御信号1
で制御するアンドゲートG7，G8，…からなる。
つまり1＝Ｌでクロツク供給停止、
１＝Ｈでクロツク供給再開である。但し、前述し
た様にスタンバイ制御ロジツク２へは発振動作開
始後直ちにクロツクφ1を供給するようにし、ま
たデイレイタイマ６へもアンドゲートG9を通し
て該クロツクφ1が発振動作開始直後から供給さ
れるようにしておく。ゲートG9を通過したクロ
ツクφ1はオアゲートG10を経てプリスケーラ１０
で分周される。
１１は、それぞれ前段のキヤリー出力で駆動さ
れる８段の加算器１１0〜１１7からなるカウンタ
で、各段の加算器には初期値として入力セレクタ
１２の８ビツト出力D0〜D7の各ビツトがプリセ
ツトされる。１３〜１５はそれぞれレジスタ１１
の用途を規定するレジスタで、レジスタ１３はプ
ログラムカウンタ用、レジスタ１４はタイマカウ
ンタ用、レジスタ１５はデイレイタイマ用であ
る。通常動作時にはレジスタ１３または１４が排
他的に使用され、スタンバイ時にはレジスタ１５
が使用される。入力セレクタ１２はこれらレジス
タ１３〜１５のいずれか１つだけを選択するもの
で、＝Ｈとなるスタンバイ時にはレジスタ
１５を選択してデイレイタイマ６を構成する。こ
のときレジスタ１３，１４の内容は保存される。
カウンタ１１をデイレイタイマ６に用いるときは
初段の加算器１１0にはクロツクφ1をプリスケー
ラ１０で分周した出力が供給され、最終段の加算
器１１7のキヤリー出力（Carry）がタイムオー
バーフロー出力となる。１６はこのキヤリー出力
でリセツトされるフリツプフロツプである。この
フリツプフロツプ１６は第１図の命令デコーダ１
のスタンバイ命令STBYでセツトされ、スタン
バイ期間は信号DLYをＨ（をＬ）に保つ。
尚、ゲートG11はDLY＝Ｌの通常動作時にタイ
マ／カウンタ制御からの信号をプリスケーラ１０
に導入するもので、これによりカウンタ１１はレ
ジスタ１３または１４のデータに基づきプログラ
ムカウンタまたはユーザ使用のタイマカウンタと
して機能する。
れる８段の加算器１１0〜１１7からなるカウンタ
で、各段の加算器には初期値として入力セレクタ
１２の８ビツト出力D0〜D7の各ビツトがプリセ
ツトされる。１３〜１５はそれぞれレジスタ１１
の用途を規定するレジスタで、レジスタ１３はプ
ログラムカウンタ用、レジスタ１４はタイマカウ
ンタ用、レジスタ１５はデイレイタイマ用であ
る。通常動作時にはレジスタ１３または１４が排
他的に使用され、スタンバイ時にはレジスタ１５
が使用される。入力セレクタ１２はこれらレジス
タ１３〜１５のいずれか１つだけを選択するもの
で、＝Ｈとなるスタンバイ時にはレジスタ
１５を選択してデイレイタイマ６を構成する。こ
のときレジスタ１３，１４の内容は保存される。
カウンタ１１をデイレイタイマ６に用いるときは
初段の加算器１１0にはクロツクφ1をプリスケー
ラ１０で分周した出力が供給され、最終段の加算
器１１7のキヤリー出力（Carry）がタイムオー
バーフロー出力となる。１６はこのキヤリー出力
でリセツトされるフリツプフロツプである。この
フリツプフロツプ１６は第１図の命令デコーダ１
のスタンバイ命令STBYでセツトされ、スタン
バイ期間は信号DLYをＨ（をＬ）に保つ。
尚、ゲートG11はDLY＝Ｌの通常動作時にタイ
マ／カウンタ制御からの信号をプリスケーラ１０
に導入するもので、これによりカウンタ１１はレ
ジスタ１３または１４のデータに基づきプログラ
ムカウンタまたはユーザ使用のタイマカウンタと
して機能する。
以上の説明から明らかなように、本例のデイレ
イタイマ６は発振器３が起動されてクロツクφ1
が発生するとその時点から計時を開始する。そし
て一定時間が経過するとフリツプフロツプ１６を
リセツトして信号DLYをＬにするので、制御信
号1はこの時点でＬからＨに切換わり、
RAM，ALU等への内部クロツクφ1，φ2，…の
供給が再開される。このためスタンバイ解除信号
を受けて制御信号CONT2が発振器３を起動した
直後の不安定なクロツクはRAM，ALU等へは供
給されない。しかも、デイレイタイマ６の機能は
通常動作時に使用するカウンタ類とは独立してい
るので、スタンバイモードを経てもこれらカウン
タ類のデータをそのまま保存できる。
イタイマ６は発振器３が起動されてクロツクφ1
が発生するとその時点から計時を開始する。そし
て一定時間が経過するとフリツプフロツプ１６を
リセツトして信号DLYをＬにするので、制御信
号1はこの時点でＬからＨに切換わり、
RAM，ALU等への内部クロツクφ1，φ2，…の
供給が再開される。このためスタンバイ解除信号
を受けて制御信号CONT2が発振器３を起動した
直後の不安定なクロツクはRAM，ALU等へは供
給されない。しかも、デイレイタイマ６の機能は
通常動作時に使用するカウンタ類とは独立してい
るので、スタンバイモードを経てもこれらカウン
タ類のデータをそのまま保存できる。
(7) 考案の効果
以上述べたように本考案によれば、スタンバイ
解除直後に一時的にクロツク供給を禁止するデイ
レイタイマを内蔵したので、外部端子数を増加さ
せることなく不安定な発振出力による悪影響を除
去することができる。しかもデイレイタイマは他
のカウンタ類とは別個の機能として設けられてい
るので、スタンバイモードを経ても該カウンタ類
の内容を破壊することがない利点を有する。
解除直後に一時的にクロツク供給を禁止するデイ
レイタイマを内蔵したので、外部端子数を増加さ
せることなく不安定な発振出力による悪影響を除
去することができる。しかもデイレイタイマは他
のカウンタ類とは別個の機能として設けられてい
るので、スタンバイモードを経ても該カウンタ類
の内容を破壊することがない利点を有する。
第１図は本考案の一実施例を示す概略ブロツク
図、第２図はスタンバイモードのフローチヤー
ト、第３図はスタンバイ制御ロジツクの説明図、
第４図はデイレイタイマの説明図である。 図中、２はスタンバイ制御ロジツク、３は発振
器、４はクロツク分周／制御回路、５はスタンバ
イ解除端子、６はデイレイタイマである。
図、第２図はスタンバイモードのフローチヤー
ト、第３図はスタンバイ制御ロジツクの説明図、
第４図はデイレイタイマの説明図である。 図中、２はスタンバイ制御ロジツク、３は発振
器、４はクロツク分周／制御回路、５はスタンバ
イ解除端子、６はデイレイタイマである。
Claims (1)
- 【実用新案登録請求の範囲】 スタンバイ期間には発振器３の動作を停止さ
せ、外部からのスタンバイ解除信号を受けて発振
器動作およびクロツク供給を再開させる１チツプ
マイクロコンピユータのスタンバイモード制御装
置であつて、 前記スタンバイ命令に応答してセツトされる第
１のフリツプフロツプ１６と、 該第１のフリツプフロツプ１６の出力に応答し
てセツト、リセツトされる第２のフリツプフロツ
プＧ１，Ｇ２と、 該第２のフリツプフロツプＧ１，Ｇ２の出力に
応答してクロツク供給の停止、開始を制御するク
ロツク制御信号CNT１と、発振動作の停止、開
始を制御する発振動作制御信号CNT２とを発生
する論理回路Ｇ４，Ｇ５とを具備するスタンバイ
制御ロジツク部２と、 プログラムカウンタ用のデータがセツトされる
第１のレジスタ１３と、 デイレイタイマ用のデータがセツトされる第２
のレジスタ１５と、 前記第１のフリツプフロツプ１６の出力がスタ
ンバイ期間を示すときは前記第２のレジスタ１５
を選択し、該第１のフリツプフロツプ１６のリセ
ツトに応答して第１のレジスタ１３を選択する入
力セレクタ１２と、 前記第１のフリツプフロツプ１６の出力がスタ
ンバイ期間を示すときに前記入力セレクタ１２を
介して前記デイレイタイマ用のデータがプリセツ
トされ、前記スタンバイ解除信号に応答して発振
が開始されると同時にクロツク供給が行われてカ
ウントを開始し、所定時間後に発生するそのキヤ
リー出力により前記第１のフリツプフロツプ１６
をリセツトし、該リセツトに応答して前記入力セ
レクタ１２を介して前記第１のレジスタ１３のデ
ータがプリセツトされるカウンタと を具備し、 前記スタンバイ制御ロジツク部は、前記キヤリ
ー出力に応答して前記クロツク制御信号を前記発
振器以外の部分へのクロツク供給の開始を指示す
るレベルにすることを特徴とするスタンバイモー
ド制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19769481U JPS58101233U (ja) | 1981-12-25 | 1981-12-25 | スタンバイモ−ド制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19769481U JPS58101233U (ja) | 1981-12-25 | 1981-12-25 | スタンバイモ−ド制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58101233U JPS58101233U (ja) | 1983-07-09 |
| JPH035948Y2 true JPH035948Y2 (ja) | 1991-02-15 |
Family
ID=30110907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19769481U Granted JPS58101233U (ja) | 1981-12-25 | 1981-12-25 | スタンバイモ−ド制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101233U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6986070B2 (en) | 2000-12-28 | 2006-01-10 | Denso Corporation | Microcomputer that cooperates with an external apparatus to be driven by a drive signal |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5642827A (en) * | 1979-09-18 | 1981-04-21 | Nec Corp | Data processor |
| JPS56147220A (en) * | 1980-04-17 | 1981-11-16 | Nec Corp | Clock controller |
| JPS607285B2 (ja) * | 1980-04-17 | 1985-02-23 | 日本電気株式会社 | マイクロコンピユ−タシステム |
-
1981
- 1981-12-25 JP JP19769481U patent/JPS58101233U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58101233U (ja) | 1983-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2676966B2 (ja) | シングルチップマイクロコンピュータ | |
| JP2762670B2 (ja) | データ処理装置 | |
| JPH11312026A (ja) | クロック信号切替方法およびクロック信号切替システム | |
| JPS6232486B2 (ja) | ||
| JPH0844594A (ja) | データ処理装置 | |
| JPS5862720A (ja) | デ−タ処理装置におけるクロツク信号供給制御方法 | |
| JP2001035148A (ja) | データ処理装置 | |
| JP2738159B2 (ja) | クロック信号制御回路 | |
| JP2684813B2 (ja) | マイクロコンピュータ | |
| JPH05259825A (ja) | クロック発生回路 | |
| JPH0682310B2 (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JPH03273415A (ja) | マイクロプロセッサ | |
| JPH0654504B2 (ja) | スタンドバイモ−ド回路 | |
| JP3082103B2 (ja) | プロセッサ | |
| JPH05258087A (ja) | マイコン | |
| JPS6348203B2 (ja) | ||
| KR100272531B1 (ko) | 전자기기에 있어서의 전원 소모 방지장치 및 방법 | |
| JPS5916029A (ja) | 電子装置の起動回路 | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JPH0731607B2 (ja) | 割り込み入力回路 | |
| JPS6271331A (ja) | クロツク発生回路 | |
| JPH0511877A (ja) | マイクロコンピユータ | |
| JP2683295B2 (ja) | 演算処理装置 | |
| JPS59189426A (ja) | クロツク供給制御方式 | |
| JPH07295956A (ja) | マイクロコントローラ |