JPH05259300A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05259300A JPH05259300A JP8824292A JP8824292A JPH05259300A JP H05259300 A JPH05259300 A JP H05259300A JP 8824292 A JP8824292 A JP 8824292A JP 8824292 A JP8824292 A JP 8824292A JP H05259300 A JPH05259300 A JP H05259300A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- layer wiring
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】上層配線に断線を生じ難い配線構造を有する半
導体装置を提供する。 【構成】下層配線１２と、上層配線１８と、これらの間
に形成された絶縁層１４とを備えた半導体装置であっ
て、下層配線と上層配線の重なった部分の下層配線１２
は、少なくとも２カ所５０，５２に折り曲げ点を有す
る。
導体装置を提供する。 【構成】下層配線１２と、上層配線１８と、これらの間
に形成された絶縁層１４とを備えた半導体装置であっ
て、下層配線と上層配線の重なった部分の下層配線１２
は、少なくとも２カ所５０，５２に折り曲げ点を有す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、更に詳し
くは、配線の形状に特徴を有する半導体装置に関する。
くは、配線の形状に特徴を有する半導体装置に関する。
【０００２】
【従来の技術】半導体装置には種々の配線が２層以上に
亙って形成されている。例えば、ソース・ドレイン電極
領域やゲート電極領域が、シリコン半導体基板に形成さ
れた半導体素子や半絶縁性基板に形成された化合物半導
体素子に設けられ、あるいは、ガラスや石英から成る絶
縁性基板上に形成された薄膜トランジスタ（ＴＦＴ）に
設けられている。これらの電極領域には、外部の電源に
接続するために、あるいはその他の目的で、配線が設け
られている。そして、通常、これらの配線が重なり合う
部分、即ち下層配線と上層配線とが重なり合う部分は、
これらの配線が短絡しないように、絶縁層で電気的に絶
縁されている。
亙って形成されている。例えば、ソース・ドレイン電極
領域やゲート電極領域が、シリコン半導体基板に形成さ
れた半導体素子や半絶縁性基板に形成された化合物半導
体素子に設けられ、あるいは、ガラスや石英から成る絶
縁性基板上に形成された薄膜トランジスタ（ＴＦＴ）に
設けられている。これらの電極領域には、外部の電源に
接続するために、あるいはその他の目的で、配線が設け
られている。そして、通常、これらの配線が重なり合う
部分、即ち下層配線と上層配線とが重なり合う部分は、
これらの配線が短絡しないように、絶縁層で電気的に絶
縁されている。
【０００３】半導体装置が高集積化するのに伴い、配線
幅も狭くなっている。その結果、下層配線の上に形成さ
れた絶縁層に生じた段差部分の影響を受けた上層配線に
は、断線が生じ易いという問題が生じている。例えば、
通常、半導体装置においては、図２に模式的な断面図を
示すように、基板１０の上に形成された下層配線１２の
上に絶縁層１４が堆積されている。絶縁層１４の上には
上層配線１８が形成され、その上に例えば表面保護の機
能を有する第２の絶縁層２０が形成されている。
幅も狭くなっている。その結果、下層配線の上に形成さ
れた絶縁層に生じた段差部分の影響を受けた上層配線に
は、断線が生じ易いという問題が生じている。例えば、
通常、半導体装置においては、図２に模式的な断面図を
示すように、基板１０の上に形成された下層配線１２の
上に絶縁層１４が堆積されている。絶縁層１４の上には
上層配線１８が形成され、その上に例えば表面保護の機
能を有する第２の絶縁層２０が形成されている。
【０００４】
【発明が解決しようとする課題】下層配線１２は所定の
厚さを有している。そのため、下層配線１２の厚さの影
響で、絶縁層１４には段差部分１６が形成される。絶縁
層１４上に形成された上層配線１８は、特に絶縁層１４
の段差部分１６近傍の上方に位置する部分において、断
線し易い。そのため、（Ａ）下層配線の段差部の影響を
少なくするために、下層配線と上層配線との間に形成さ
れた絶縁層を平坦化する、（Ｂ）上層配線の上に形成さ
れる第２の絶縁層のストレスを緩和させる、ことによっ
て、上層配線の断線事故の防止を図っている。
厚さを有している。そのため、下層配線１２の厚さの影
響で、絶縁層１４には段差部分１６が形成される。絶縁
層１４上に形成された上層配線１８は、特に絶縁層１４
の段差部分１６近傍の上方に位置する部分において、断
線し易い。そのため、（Ａ）下層配線の段差部の影響を
少なくするために、下層配線と上層配線との間に形成さ
れた絶縁層を平坦化する、（Ｂ）上層配線の上に形成さ
れる第２の絶縁層のストレスを緩和させる、ことによっ
て、上層配線の断線事故の防止を図っている。
【０００５】絶縁基板上に形成されたＴＦＴの配線構造
においては、配線幅が、半導体基板から構成された半導
体装置における配線よりも広いにも拘らず、上層配線に
は断線が生じ易い。以下に、その理由を説明する。
においては、配線幅が、半導体基板から構成された半導
体装置における配線よりも広いにも拘らず、上層配線に
は断線が生じ易い。以下に、その理由を説明する。
【０００６】即ち、ＴＦＴは例えばガラス基板上に形成
される。そのため、ガラス基板上に成膜されるアモルフ
ァス状のＳｉ層、ＳｉＮX層膜あるいはＳｉＯ2層は、ガ
ラスから成る絶縁性基板を使用しているため、例えば、
３５０゜Ｃ以下のプラズマＣＶＤ法で形成する必要があ
る。また、ＮＳＧ、ＰＳＧ等の絶縁層も、例えば、４５
０゜Ｃ以下の常圧ＣＶＤ法で形成する必要がある。この
ように各種の層は低温で形成されるため、これらの層
は、以下のような問題を内在している。 （イ）ストレスが大きい。この理由は、低温で形成され
た層における原子の結合状態の規則性が高温で形成され
た層より少なくなり、その結果、層に大きなストレスが
生成することにある。 （ロ）カバレッジが悪い。この理由は、低温での成膜で
は、下地に対して平均的に堆積するように原子が移動す
るのに要するエネルギーを、原子に付与し難いことにあ
る。 （ハ）他の層に対する密着力が弱い。この理由は、低温
での成膜では、より強い結合状態となるように原子が移
動するのに要するエネルギーを、原子に付与し難いこと
にある。
される。そのため、ガラス基板上に成膜されるアモルフ
ァス状のＳｉ層、ＳｉＮX層膜あるいはＳｉＯ2層は、ガ
ラスから成る絶縁性基板を使用しているため、例えば、
３５０゜Ｃ以下のプラズマＣＶＤ法で形成する必要があ
る。また、ＮＳＧ、ＰＳＧ等の絶縁層も、例えば、４５
０゜Ｃ以下の常圧ＣＶＤ法で形成する必要がある。この
ように各種の層は低温で形成されるため、これらの層
は、以下のような問題を内在している。 （イ）ストレスが大きい。この理由は、低温で形成され
た層における原子の結合状態の規則性が高温で形成され
た層より少なくなり、その結果、層に大きなストレスが
生成することにある。 （ロ）カバレッジが悪い。この理由は、低温での成膜で
は、下地に対して平均的に堆積するように原子が移動す
るのに要するエネルギーを、原子に付与し難いことにあ
る。 （ハ）他の層に対する密着力が弱い。この理由は、低温
での成膜では、より強い結合状態となるように原子が移
動するのに要するエネルギーを、原子に付与し難いこと
にある。
【０００７】そのため、図６に模式的な断面図を示すよ
うに、例えばＰＳＧから成る第２の絶縁層２０には、絶
縁層１４の段差部分１６の影響を受けて、クラック２２
が生じ易い。このクラック２２は、図７に模式的な平面
図を示すように、上層配線１８と下層配線の重なり合っ
た部分の近傍の上方の第２の絶縁層２０のａ，ｂ，ｃ，
ｄで示した部分に発生し、下層配線１２に沿って、上層
配線１８を横切って延びる。尚、絶縁層１４は基板１０
及び下層配線１２の上に、そして第２の絶縁層２０は絶
縁層１４及び上層配線１８の上に、それぞれ形成されて
いるが、図７には、これらの絶縁層１４及び第２の絶縁
層２０の図示は省略してある。また、下層配線１２を実
線で、上層配線１８を破線で示している。
うに、例えばＰＳＧから成る第２の絶縁層２０には、絶
縁層１４の段差部分１６の影響を受けて、クラック２２
が生じ易い。このクラック２２は、図７に模式的な平面
図を示すように、上層配線１８と下層配線の重なり合っ
た部分の近傍の上方の第２の絶縁層２０のａ，ｂ，ｃ，
ｄで示した部分に発生し、下層配線１２に沿って、上層
配線１８を横切って延びる。尚、絶縁層１４は基板１０
及び下層配線１２の上に、そして第２の絶縁層２０は絶
縁層１４及び上層配線１８の上に、それぞれ形成されて
いるが、図７には、これらの絶縁層１４及び第２の絶縁
層２０の図示は省略してある。また、下層配線１２を実
線で、上層配線１８を破線で示している。
【０００８】このように、第２の絶縁層２０に上層配線
１８を横切るクラック２２が発生すると、後の工程でウ
エットエッチングを行ったとき、エッチング液がクラッ
ク２２に浸入し、上層配線１８がエッチング液によって
断線されるという問題が生じる。ウエットエッチング
は、ＴＦＴ製造工程においては、例えば、第２の絶縁層
２０の上に形成されたＩＴＯ膜をパターニングするため
に行われる。
１８を横切るクラック２２が発生すると、後の工程でウ
エットエッチングを行ったとき、エッチング液がクラッ
ク２２に浸入し、上層配線１８がエッチング液によって
断線されるという問題が生じる。ウエットエッチング
は、ＴＦＴ製造工程においては、例えば、第２の絶縁層
２０の上に形成されたＩＴＯ膜をパターニングするため
に行われる。
【０００９】あるいは又、図８に模式的な平面図を示す
ように、基板１０上に形成された下層配線１２を覆うよ
うに絶縁層１４を形成し、基板１０及び絶縁層１４の上
に形成された上層配線１８を覆うように第２の絶縁層２
０を形成する場合もある。このとき、絶縁層１４と上層
配線１８との間あるいは第２の絶縁層２０と上層配線１
８との間の密着が弱いと、後の工程でウエットエッチン
グを行ったとき、絶縁層１４の段差部分の影響を受けた
第２の絶縁層２０のａ，ｂ，ｃ，ｄの部分からエッチン
グ液が第２の絶縁層２０と上層配線１８の界面（図６の
２４Ａ参照）に滲み込む。あるいは又、絶縁層１４の段
差部分の影響を受けて、絶縁層１４と上層配線１８の界
面（図６の２４Ｂ参照）にエッチング液が滲み込む。こ
のため、上層配線１８がエッチング液によって断線され
るという問題が生じる。
ように、基板１０上に形成された下層配線１２を覆うよ
うに絶縁層１４を形成し、基板１０及び絶縁層１４の上
に形成された上層配線１８を覆うように第２の絶縁層２
０を形成する場合もある。このとき、絶縁層１４と上層
配線１８との間あるいは第２の絶縁層２０と上層配線１
８との間の密着が弱いと、後の工程でウエットエッチン
グを行ったとき、絶縁層１４の段差部分の影響を受けた
第２の絶縁層２０のａ，ｂ，ｃ，ｄの部分からエッチン
グ液が第２の絶縁層２０と上層配線１８の界面（図６の
２４Ａ参照）に滲み込む。あるいは又、絶縁層１４の段
差部分の影響を受けて、絶縁層１４と上層配線１８の界
面（図６の２４Ｂ参照）にエッチング液が滲み込む。こ
のため、上層配線１８がエッチング液によって断線され
るという問題が生じる。
【００１０】従って、本発明の目的は、上層配線に断線
を生じ難い配線構造を有する半導体装置を提供すること
にある。
を生じ難い配線構造を有する半導体装置を提供すること
にある。
【００１１】
【課題を解決するための手段】上記の目的は、下層配線
と、上層配線と、これらの間に形成された絶縁層とを備
えた半導体装置であって、下層配線と上層配線の重なっ
た部分の下層配線は、少なくとも２カ所に折り曲げ点を
有することを特徴とする本発明の半導体装置によって達
成することができる。
と、上層配線と、これらの間に形成された絶縁層とを備
えた半導体装置であって、下層配線と上層配線の重なっ
た部分の下層配線は、少なくとも２カ所に折り曲げ点を
有することを特徴とする本発明の半導体装置によって達
成することができる。
【００１２】下層配線と上層配線の重なった部分とは、
下層配線と上層配線とが実際に重なり合った部分だけで
なく、かかる重なり合った部分の外側をも含む。この外
側の部分とは、例えば、図２に示すように、基板１０の
上に形成された下層配線１２、絶縁層１４、上層配線１
８、第２の絶縁層２０の重なった部分の合計最大厚さと
等しい程度の距離、下層配線と上層配線とが実際に重な
り合った部分の縁部から外側に食み出した部分を指す。
下層配線と上層配線とが実際に重なり合った部分だけで
なく、かかる重なり合った部分の外側をも含む。この外
側の部分とは、例えば、図２に示すように、基板１０の
上に形成された下層配線１２、絶縁層１４、上層配線１
８、第２の絶縁層２０の重なった部分の合計最大厚さと
等しい程度の距離、下層配線と上層配線とが実際に重な
り合った部分の縁部から外側に食み出した部分を指す。
【００１３】下層配線及び上層配線は、ポリシリコン、
アルミニウム（Ａｌ）、アルミニウム合金、Ｃｕ、Ｔ
ｉ、Ｗ、Ｍｏ、Ｔａ、ＴｉＷ、Ｃｏ、Ｎｉ等の各種金
属、ＷＳｉ2、ＴｉＳｉ2、ＭｏＳｉ2、ＣｏＳｉ2、Ｎｉ
Ｓｉ、Ｐｄ2Ｓｉ、ＰｔＳｉ、ＴａＳｉ2等の各種シリサ
イドから形成することができる。配線の形成方法は、各
種ＣＶＤ法、スパッタ法等の成膜技術とパターニング技
術（例えば、フォトリソグラフィー技術及びエッチング
技術）との組み合わせとすることができる。下層配線及
び上層配線の幅は、半導体装置に要求される諸元によっ
て適宜設定することができるが、例えば、１〜５μｍが
適当である。また、下層配線の厚さも、半導体装置に要
求される諸元によって適宜設定することができるが、例
えば、０．１〜１μｍが適当である。
アルミニウム（Ａｌ）、アルミニウム合金、Ｃｕ、Ｔ
ｉ、Ｗ、Ｍｏ、Ｔａ、ＴｉＷ、Ｃｏ、Ｎｉ等の各種金
属、ＷＳｉ2、ＴｉＳｉ2、ＭｏＳｉ2、ＣｏＳｉ2、Ｎｉ
Ｓｉ、Ｐｄ2Ｓｉ、ＰｔＳｉ、ＴａＳｉ2等の各種シリサ
イドから形成することができる。配線の形成方法は、各
種ＣＶＤ法、スパッタ法等の成膜技術とパターニング技
術（例えば、フォトリソグラフィー技術及びエッチング
技術）との組み合わせとすることができる。下層配線及
び上層配線の幅は、半導体装置に要求される諸元によっ
て適宜設定することができるが、例えば、１〜５μｍが
適当である。また、下層配線の厚さも、半導体装置に要
求される諸元によって適宜設定することができるが、例
えば、０．１〜１μｍが適当である。
【００１４】絶縁層は、ＳｉＯ2、ＳｉＮX、ＰＳＧ、Ｂ
ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＮＳＧ、ＳＯＧ等から、例
えば各種ＣＶＤ法を用いて形成することができる。
ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＮＳＧ、ＳＯＧ等から、例
えば各種ＣＶＤ法を用いて形成することができる。
【００１５】
【作用】本発明の半導体装置においては、下層配線に少
なくとも２カ所に折り曲げ点が設けられている。それ
故、たとえ、上層配線上の第２の絶縁層にクラックが発
生しても、かかるクラックは、下層配線に沿って延びる
ものの、下層配線の折り曲げ点に概ね対応する第２の絶
縁層の部分を越えて延びることがない。その結果、第２
の絶縁層に発生したクラックは上層配線を横切ることが
なく、クラックが２カ所の折り曲げ点の間の上方に存在
する第２の絶縁層中を延びることが防止でき、後の工程
でウエットエッチングを行っても、上層配線が断線する
ことが無くなる。同様に、２カ所の折り曲げ点の間に相
当する第２の絶縁層と上層配線の界面、あるいは又２カ
所の折り曲げ点の間の絶縁層と上層配線の界面には、後
の工程でウエットエッチングを行っても、エッチング液
が滲み込むことを防止でき、上層配線が断線することが
無くなる。
なくとも２カ所に折り曲げ点が設けられている。それ
故、たとえ、上層配線上の第２の絶縁層にクラックが発
生しても、かかるクラックは、下層配線に沿って延びる
ものの、下層配線の折り曲げ点に概ね対応する第２の絶
縁層の部分を越えて延びることがない。その結果、第２
の絶縁層に発生したクラックは上層配線を横切ることが
なく、クラックが２カ所の折り曲げ点の間の上方に存在
する第２の絶縁層中を延びることが防止でき、後の工程
でウエットエッチングを行っても、上層配線が断線する
ことが無くなる。同様に、２カ所の折り曲げ点の間に相
当する第２の絶縁層と上層配線の界面、あるいは又２カ
所の折り曲げ点の間の絶縁層と上層配線の界面には、後
の工程でウエットエッチングを行っても、エッチング液
が滲み込むことを防止でき、上層配線が断線することが
無くなる。
【００１６】
【実施例】以下、ＴＦＴの製造に関する実施例に基づ
き、本発明を図面を参照して説明する。この実施例にお
いては、下層配線、絶縁層、上層配線は、それぞれ、ポ
リシリコン、ＰＳＧ、アルミニウムから成る。
き、本発明を図面を参照して説明する。この実施例にお
いては、下層配線、絶縁層、上層配線は、それぞれ、ポ
リシリコン、ＰＳＧ、アルミニウムから成る。
【００１７】図１の模式的な一部断面図に示すように、
ガラスから成る基板１０の上に、従来のプラズマＣＶＤ
法によって第１のポリシリコン層３０を形成し、その上
に従来のプラズマＣＶＤ法でゲート酸化膜３２を形成し
た。更に、その上に従来のプラズマＣＶＤ法で第２のポ
リシリコン層を形成した。次に、第２のポリシリコン層
を従来の方法でパターニングして、ゲート電極領域３４
を形成した。このゲート電極領域３４は、第２のポリシ
リコン層から成る下層配線１２によって、外部の電源
（図示せず）に電気的に接続されている。この状態を、
図２の模式的な一部断面図に示す。
ガラスから成る基板１０の上に、従来のプラズマＣＶＤ
法によって第１のポリシリコン層３０を形成し、その上
に従来のプラズマＣＶＤ法でゲート酸化膜３２を形成し
た。更に、その上に従来のプラズマＣＶＤ法で第２のポ
リシリコン層を形成した。次に、第２のポリシリコン層
を従来の方法でパターニングして、ゲート電極領域３４
を形成した。このゲート電極領域３４は、第２のポリシ
リコン層から成る下層配線１２によって、外部の電源
（図示せず）に電気的に接続されている。この状態を、
図２の模式的な一部断面図に示す。
【００１８】次いで、第１のポリシリコン層にイオン注
入を行い、ソース・ドレイン領域３６，３８を形成し
た。その後、ゲート酸化膜３２及びゲート電極領域３４
上に、従来の常圧ＣＶＤ法によって、例えばＰＳＧから
成り厚さ６００ｎｍの絶縁層１４を形成した。そして、
ソース・ドレイン領域上の絶縁膜１４及びゲート酸化膜
３２に、フォトリソグラフィ法及びエッチング法にて開
口部を形成した。その後、かかる開口部及び絶縁膜１４
上に、例えばスパッタ法で厚さ６００ｎｍのアルミニウ
ムを堆積させ、このアルミニウムをパターニングするこ
とによって、ソース電極４０、ドレイン電極４２を形成
した。例えば、ソース電極は、かかるスパッタ法で堆積
されたアルミニウムから成りパターニングされた上層配
線１８によって外部の電源（図示せず）に接続されてい
る。図２に示すように、上層配線１８は、絶縁層１４に
よって下層配線１２と電気的に絶縁されている。次い
で、絶縁層１４、ソース電極４０、ドレイン電極４２、
上層配線１８の上に、例えばＰＳＧから成り厚さ４００
ｎｍの第２の絶縁層２０を常圧ＣＶＤ法で堆積させた。
入を行い、ソース・ドレイン領域３６，３８を形成し
た。その後、ゲート酸化膜３２及びゲート電極領域３４
上に、従来の常圧ＣＶＤ法によって、例えばＰＳＧから
成り厚さ６００ｎｍの絶縁層１４を形成した。そして、
ソース・ドレイン領域上の絶縁膜１４及びゲート酸化膜
３２に、フォトリソグラフィ法及びエッチング法にて開
口部を形成した。その後、かかる開口部及び絶縁膜１４
上に、例えばスパッタ法で厚さ６００ｎｍのアルミニウ
ムを堆積させ、このアルミニウムをパターニングするこ
とによって、ソース電極４０、ドレイン電極４２を形成
した。例えば、ソース電極は、かかるスパッタ法で堆積
されたアルミニウムから成りパターニングされた上層配
線１８によって外部の電源（図示せず）に接続されてい
る。図２に示すように、上層配線１８は、絶縁層１４に
よって下層配線１２と電気的に絶縁されている。次い
で、絶縁層１４、ソース電極４０、ドレイン電極４２、
上層配線１８の上に、例えばＰＳＧから成り厚さ４００
ｎｍの第２の絶縁層２０を常圧ＣＶＤ法で堆積させた。
【００１９】図３に模式的な一部平面図を示すように、
下層配線１２と上層配線１８の重なった部分の下層配線
には、各辺に４カ所ずつ、折り曲げ点５０，５０Ａ，５
２，５２Ａが設けられている。これらの折り曲げ点は、
下層配線を従来のフォトリソグラフィ法及びエッチング
法にて形成することができる。尚、絶縁層１４は基板１
０及び下層配線１２の上に、そして第２の絶縁層２０は
絶縁層１４及び上層配線１８の上に、それぞれ形成され
ているが、図３には、これらの絶縁層１４及び第２の絶
縁層２０の図示は省略してある。
下層配線１２と上層配線１８の重なった部分の下層配線
には、各辺に４カ所ずつ、折り曲げ点５０，５０Ａ，５
２，５２Ａが設けられている。これらの折り曲げ点は、
下層配線を従来のフォトリソグラフィ法及びエッチング
法にて形成することができる。尚、絶縁層１４は基板１
０及び下層配線１２の上に、そして第２の絶縁層２０は
絶縁層１４及び上層配線１８の上に、それぞれ形成され
ているが、図３には、これらの絶縁層１４及び第２の絶
縁層２０の図示は省略してある。
【００２０】第２の絶縁層２０に、絶縁層１４の段差部
分１６の影響を受けて、図３にＡ，Ｂ，Ｃ，Ｄで示す第
２の絶縁層２０にクラック２２が生じ、クラック２２が
下層配線１２に沿って延びたとしても（図６の模式的な
断面図を参照）、このクラック２２は、図３に示した、
下層配線１２の折り曲げ点５０と５０Ａ及び５２と５２
Ａの上方に位置する第２の絶縁層の部分で止まる。その
結果、第２の絶縁層２０に発生したクラック２２は上層
配線１８を横切ることがなく、クラックが折り曲げ点５
０と５２との間の上方に存在する第２の絶縁層中を延び
ることを防止できた。それ故、後の工程でウエットエッ
チングを行っても、上層配線１８が断線することを防止
できた。同様に、後の工程でウエットエッチングを行っ
ても、折り曲げ点５０と５２との間に相当する第２の絶
縁層２０と上層配線１８の界面（図６の２４Ａ参照）、
あるいは又折り曲げ点５０と５２との間の絶縁層１４と
上層配線１８の界面（図６の２４Ｂ参照）には、エッチ
ング液が滲み込むことがなく、上層配線１８が断線する
ことを防止できた。
分１６の影響を受けて、図３にＡ，Ｂ，Ｃ，Ｄで示す第
２の絶縁層２０にクラック２２が生じ、クラック２２が
下層配線１２に沿って延びたとしても（図６の模式的な
断面図を参照）、このクラック２２は、図３に示した、
下層配線１２の折り曲げ点５０と５０Ａ及び５２と５２
Ａの上方に位置する第２の絶縁層の部分で止まる。その
結果、第２の絶縁層２０に発生したクラック２２は上層
配線１８を横切ることがなく、クラックが折り曲げ点５
０と５２との間の上方に存在する第２の絶縁層中を延び
ることを防止できた。それ故、後の工程でウエットエッ
チングを行っても、上層配線１８が断線することを防止
できた。同様に、後の工程でウエットエッチングを行っ
ても、折り曲げ点５０と５２との間に相当する第２の絶
縁層２０と上層配線１８の界面（図６の２４Ａ参照）、
あるいは又折り曲げ点５０と５２との間の絶縁層１４と
上層配線１８の界面（図６の２４Ｂ参照）には、エッチ
ング液が滲み込むことがなく、上層配線１８が断線する
ことを防止できた。
【００２１】下層配線に設けられる折り曲げ点は、図３
に示したものに限られず、図４及び図５に下層配線及び
上層配線のみを示すが、各種の折り曲げ点でも同様の効
果を奏する。尚、下層配線１２には斜線を付し、上層配
線１８を破線で示した。尚、折り曲げ点は小さな曲率を
有していてもよい。図４の（Ａ）、（Ｂ）、（Ｃ）、
（Ｄ）、（Ｅ）及び（Ｆ）においては、下層配線は４カ
所の折り曲げ点を有する。図４の（Ｇ）及び（Ｈ）にお
いては、下層配線は３カ所の折り曲げ点を有する。図４
の（Ｉ）、図５の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）及び
（Ｅ）においては、下層配線は２カ所の折り曲げ点を有
する。図５の（Ｆ）においては、下層配線は４カ所の折
り曲げ点を有し、これらの折り曲げ点は下層配線と上層
配線の重なった部分の若干外側に位置する。図５の
（Ｇ）及び（Ｈ）においては、下層配線は４カ所の折り
曲げ点を有し、これらの折り曲げ点の内の２点は下層配
線と上層配線の重なった部分の若干外側に位置する。図
５の（Ｉ）においては、下層配線は４カ所の折り曲げ点
を有し、これらの折り曲げ点は小さな曲率を有してい
る。図４の（Ａ）乃至（Ｉ）、図５の（Ａ）乃至（Ｈ）
の折り曲げ点も、小さな曲率を有することができる。こ
れらの折り曲げ点は例示であり、その他各種の折り曲げ
点を設けることができる。
に示したものに限られず、図４及び図５に下層配線及び
上層配線のみを示すが、各種の折り曲げ点でも同様の効
果を奏する。尚、下層配線１２には斜線を付し、上層配
線１８を破線で示した。尚、折り曲げ点は小さな曲率を
有していてもよい。図４の（Ａ）、（Ｂ）、（Ｃ）、
（Ｄ）、（Ｅ）及び（Ｆ）においては、下層配線は４カ
所の折り曲げ点を有する。図４の（Ｇ）及び（Ｈ）にお
いては、下層配線は３カ所の折り曲げ点を有する。図４
の（Ｉ）、図５の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）及び
（Ｅ）においては、下層配線は２カ所の折り曲げ点を有
する。図５の（Ｆ）においては、下層配線は４カ所の折
り曲げ点を有し、これらの折り曲げ点は下層配線と上層
配線の重なった部分の若干外側に位置する。図５の
（Ｇ）及び（Ｈ）においては、下層配線は４カ所の折り
曲げ点を有し、これらの折り曲げ点の内の２点は下層配
線と上層配線の重なった部分の若干外側に位置する。図
５の（Ｉ）においては、下層配線は４カ所の折り曲げ点
を有し、これらの折り曲げ点は小さな曲率を有してい
る。図４の（Ａ）乃至（Ｉ）、図５の（Ａ）乃至（Ｈ）
の折り曲げ点も、小さな曲率を有することができる。こ
れらの折り曲げ点は例示であり、その他各種の折り曲げ
点を設けることができる。
【００２２】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。半導体装置としては、実施例にて述べたＴＦＴ
以外にも、アモルファルＳｉ ＴＦＴ、シリコン半導体
基板に形成されたＲＡＭ、ＲＯＭ、その他各種の半導体
装置、ＧａＡｓ等の半導体絶縁性基板に形成された各種
化合物半導体装置、ＣＣＤ装置等を挙げることができ
る。絶縁層１４あるいは第２の絶縁層２０は、例えば図
８に模式的な平面図を示したように、基板１０上に形成
された下層配線１２を覆うように絶縁層１４を形成し、
基板１０及び絶縁層１４の上に形成された上層配線１８
を覆うように第２の絶縁層２０を形成することもでき
る。本発明の半導体装置は多層配線層構造を有していて
もよく、この場合、下層配線は、多層配線層の最上層以
外の配線層を指し、上層配線は最下層以外の配線層を指
す。下層配線、絶縁層、上層配線、第２の絶縁層の材料
は、適宜変更することができる。
明したが、本発明はこれらの実施例に限定されるもので
はない。半導体装置としては、実施例にて述べたＴＦＴ
以外にも、アモルファルＳｉ ＴＦＴ、シリコン半導体
基板に形成されたＲＡＭ、ＲＯＭ、その他各種の半導体
装置、ＧａＡｓ等の半導体絶縁性基板に形成された各種
化合物半導体装置、ＣＣＤ装置等を挙げることができ
る。絶縁層１４あるいは第２の絶縁層２０は、例えば図
８に模式的な平面図を示したように、基板１０上に形成
された下層配線１２を覆うように絶縁層１４を形成し、
基板１０及び絶縁層１４の上に形成された上層配線１８
を覆うように第２の絶縁層２０を形成することもでき
る。本発明の半導体装置は多層配線層構造を有していて
もよく、この場合、下層配線は、多層配線層の最上層以
外の配線層を指し、上層配線は最下層以外の配線層を指
す。下層配線、絶縁層、上層配線、第２の絶縁層の材料
は、適宜変更することができる。
【００２３】
【発明の効果】本発明の半導体装置においては、下層配
線と上層配線の重なった部分の下層配線は少なくとも２
カ所に折り曲げ点を有するので、後のウエットエッチン
グ工程における上層配線の断線を効果的に防止すること
ができる。半導体装置の製造条件、製造方法、半導体装
置の設計条件にも依るが、従来の配線構造を有する半導
体装置の上層配線に５０％程度の断線が発生していたも
のが、本発明の半導体装置においては、上層配線の断線
は全く発生しなかった。
線と上層配線の重なった部分の下層配線は少なくとも２
カ所に折り曲げ点を有するので、後のウエットエッチン
グ工程における上層配線の断線を効果的に防止すること
ができる。半導体装置の製造条件、製造方法、半導体装
置の設計条件にも依るが、従来の配線構造を有する半導
体装置の上層配線に５０％程度の断線が発生していたも
のが、本発明の半導体装置においては、上層配線の断線
は全く発生しなかった。
【図１】従来及び本発明の半導体装置の半導体素子部分
を示す模式的な一部断面図である。
を示す模式的な一部断面図である。
【図２】従来及び本発明の半導体装置の配線構造を示す
模式的な一部断面図である。
模式的な一部断面図である。
【図３】本発明の半導体装置の配線構造を示す模式的な
一部平面図である。
一部平面図である。
【図４】本発明の半導体装置の下層配線の折り曲げ点を
示す模式的な一部平面図である。
示す模式的な一部平面図である。
【図５】本発明の半導体装置の更に別の下層配線の折り
曲げ点を示す模式的な一部平面図である。
曲げ点を示す模式的な一部平面図である。
【図６】半導体装置の配線構造部分における断線発生を
説明するための、模式的な一部断面図である。
説明するための、模式的な一部断面図である。
【図７】従来の半導体装置の配線構造を示す模式的な一
部平面図である。
部平面図である。
【図８】従来の半導体装置の別の配線構造を示す模式的
な一部平面図である。
な一部平面図である。
１０ 基板 １２ 下層配線 １４ 絶縁層 １６ 段差部分 １８ 上層配線 ２０ 第２の絶縁層 ２２ クラック ３０ 第１のポリシリコン層 ３２ ゲート酸化膜 ３４ ゲート電極領域 ３６，３８ ソース・ドレイン領域 ４０ ソース電極 ４２ ドレイン電極 ５０，５０Ａ，５２，５２Ａ 折り曲げ点
Claims (1)
- 【請求項１】下層配線と、上層配線と、これらの間に形
成された絶縁層とを備えた半導体装置であって、下層配
線と上層配線の重なった部分の下層配線は、少なくとも
２カ所に折り曲げ点を有することを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8824292A JPH05259300A (ja) | 1992-03-13 | 1992-03-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8824292A JPH05259300A (ja) | 1992-03-13 | 1992-03-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259300A true JPH05259300A (ja) | 1993-10-08 |
Family
ID=13937397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8824292A Pending JPH05259300A (ja) | 1992-03-13 | 1992-03-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259300A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199033B2 (en) | 2003-05-28 | 2007-04-03 | Seiko Epson Corporation | Pattern forming method, device, method of manufacture thereof, electro-optical apparatus, and electronic apparatus |
| KR100776503B1 (ko) * | 2002-12-02 | 2007-11-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 화소구조 |
| CN100432807C (zh) * | 2003-12-01 | 2008-11-12 | Nec液晶技术株式会社 | 液晶显示单元 |
| US7705356B2 (en) | 2004-06-30 | 2010-04-27 | Samsung Mobile Display Co., Ltd. | Electronic device, thin film transistor structure and flat panel display having the same |
| WO2012070498A1 (ja) * | 2010-11-25 | 2012-05-31 | シャープ株式会社 | 表示装置及びテレビ受信装置 |
| JP2015173296A (ja) * | 2015-06-24 | 2015-10-01 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2017126782A (ja) * | 2017-04-05 | 2017-07-20 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1992
- 1992-03-13 JP JP8824292A patent/JPH05259300A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776503B1 (ko) * | 2002-12-02 | 2007-11-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 화소구조 |
| US7199033B2 (en) | 2003-05-28 | 2007-04-03 | Seiko Epson Corporation | Pattern forming method, device, method of manufacture thereof, electro-optical apparatus, and electronic apparatus |
| US7365008B2 (en) | 2003-05-28 | 2008-04-29 | Seiko Epson Corporation | Pattern forming method, device, method of manufacture thereof, electro-optical apparatus, and electronic apparatus |
| CN100432807C (zh) * | 2003-12-01 | 2008-11-12 | Nec液晶技术株式会社 | 液晶显示单元 |
| US7511301B2 (en) | 2003-12-01 | 2009-03-31 | Nec Lcd Technologies, Ltd. | Liquid crystal display unit |
| US7705356B2 (en) | 2004-06-30 | 2010-04-27 | Samsung Mobile Display Co., Ltd. | Electronic device, thin film transistor structure and flat panel display having the same |
| US7709839B2 (en) | 2004-06-30 | 2010-05-04 | Samsung Mobile Display Co., Ltd. | Electronic device including a conductive layer having a width change part, thin film transistor structure and flat panel display having the same |
| EP2287913A3 (en) * | 2004-06-30 | 2012-05-23 | Samsung Mobile Display Co., Ltd. | Electronic device, thin film transistor structure and flat panel display having the same |
| WO2012070498A1 (ja) * | 2010-11-25 | 2012-05-31 | シャープ株式会社 | 表示装置及びテレビ受信装置 |
| US8994886B2 (en) | 2010-11-25 | 2015-03-31 | Sharp Kabushiki Kaisha | Display device and television device |
| JP2015173296A (ja) * | 2015-06-24 | 2015-10-01 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2017126782A (ja) * | 2017-04-05 | 2017-07-20 | 株式会社ジャパンディスプレイ | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275275B1 (en) | Thin film transistor and fabricating method thereof an insulating layer having a pattern not being in contact with source or drain electrode | |
| JP2001168093A (ja) | 半導体装置 | |
| JP3516593B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JP3287322B2 (ja) | 半導体装置の製造方法 | |
| JP2845828B2 (ja) | 多層配線半導体装置とその製造方法 | |
| JPH1012722A (ja) | 半導体装置 | |
| US6340844B1 (en) | Semiconductor device having improved contact hole structure, and method of manufacturing the same | |
| JP2809172B2 (ja) | 半導体装置 | |
| JP2720480B2 (ja) | 多層配線形成法 | |
| JP3264402B2 (ja) | 半導体装置 | |
| JPS632144B2 (ja) | ||
| JP2602574B2 (ja) | 半導体装置の製造方法 | |
| JPH0584671B2 (ja) | ||
| JP2647026B2 (ja) | 半導体装置の製造方法 | |
| KR100358164B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| JPH07321290A (ja) | バイポーラ集積回路装置の製造方法 | |
| JPH09223803A (ja) | 薄膜トランジスタの製造方法 | |
| JP2996712B2 (ja) | 半導体装置 | |
| JPH05129447A (ja) | 半導体装置の製造方法 | |
| JPH07240467A (ja) | 配線の形成方法 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 | |
| JP2000150649A (ja) | 半導体装置製造方法 | |
| JPS61245551A (ja) | 半導体集積回路 | |
| JPH09199591A (ja) | 半導体装置の製造方法 |