JPH0584671B2 - - Google Patents
Info
- Publication number
- JPH0584671B2 JPH0584671B2 JP60125418A JP12541885A JPH0584671B2 JP H0584671 B2 JPH0584671 B2 JP H0584671B2 JP 60125418 A JP60125418 A JP 60125418A JP 12541885 A JP12541885 A JP 12541885A JP H0584671 B2 JPH0584671 B2 JP H0584671B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- contact hole
- interlayer film
- polycrystalline silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置及びその製造方法
に関し、特に金属ポリサイド、金属シリサイドま
たは高融点金属層上のコンタクト孔を通しての金
属配線及びその製造方法に関する。
に関し、特に金属ポリサイド、金属シリサイドま
たは高融点金属層上のコンタクト孔を通しての金
属配線及びその製造方法に関する。
近年、半導体集積回路装置の製造プロセスにお
いて、多結晶シリコン上に高融点金属としてTi，
Mo，Ｗ等を用いた金属ポリサイド、金属シリサ
イドプロセスが使用されるようになつた。従来
は、第２図に示すように、この金属ポリサイド１
４や金属シリサイドとこれら上層に位置するアル
ミニウム（Al）配線１６との接続は金属ポリサ
イド１４上の層間膜１５、例えばリン珪酸ガラス
（PSG）膜等に一回の選択エツチングによつてコ
ンタクト孔を開孔し、Al配線１６を付着接続し
ていた。
いて、多結晶シリコン上に高融点金属としてTi，
Mo，Ｗ等を用いた金属ポリサイド、金属シリサ
イドプロセスが使用されるようになつた。従来
は、第２図に示すように、この金属ポリサイド１
４や金属シリサイドとこれら上層に位置するアル
ミニウム（Al）配線１６との接続は金属ポリサ
イド１４上の層間膜１５、例えばリン珪酸ガラス
（PSG）膜等に一回の選択エツチングによつてコ
ンタクト孔を開孔し、Al配線１６を付着接続し
ていた。
なお第２図において１１はシリコン基板、１２
はフイールド酸化膜、１３は第１の多結晶シリコ
ンである。
はフイールド酸化膜、１３は第１の多結晶シリコ
ンである。
上述した従来例のごとく、金属ポリサイドと
Al配線とを一度のエツチングによつて形成した
コンタクト開孔を通して接続する場合には、金属
ポリサイドがオーバーエツチされAl配線との接
続部１７近傍でオーバーハング状態になり、アル
ミニウムの断線不良や直線性の良くない電流−電
圧特性の原因となる。このため、この原因による
歩留り低下が免れないという欠点があつた。
Al配線とを一度のエツチングによつて形成した
コンタクト開孔を通して接続する場合には、金属
ポリサイドがオーバーエツチされAl配線との接
続部１７近傍でオーバーハング状態になり、アル
ミニウムの断線不良や直線性の良くない電流−電
圧特性の原因となる。このため、この原因による
歩留り低下が免れないという欠点があつた。
本発明は、上記問題点を解消し、しかも従来の
プロセスを変更をすることなく、金属ポリサイド
と電極Al配線とを良好な電気特性を示すコンタ
クト孔で接続することが可能な半導体集積回路装
置及びその製造方法を提供することを目的とす
る。
プロセスを変更をすることなく、金属ポリサイド
と電極Al配線とを良好な電気特性を示すコンタ
クト孔で接続することが可能な半導体集積回路装
置及びその製造方法を提供することを目的とす
る。
本発明の第１の発明の半導体集積回路装置は、
金属ポリサイド、金属シリサイドまたは高融点金
属とアルミニウム配線とを層間膜に開孔したコン
タクト孔を介して接続する半導体集積回路装置に
おいて、コンタクト孔を介して接続する半導体集
積回路装置において、前記金属ポリサイド、金属
シリサイドまたは高融点金属とアルミニウム配線
が、前記金属ポリサイド、金属シリサイドまたは
高融点金属とアルミニウム配線が、前記金属ポリ
サイド、金属シリサイドまたは高融点金属と多結
晶シリコンを第１の層間膜に開孔した第１のコン
タクト孔で接続し、前記多結晶シリコンとアルミ
ニウム配線とを第２の層間膜に開口した第２のコ
ンタクト孔で接続されていることを特徴として構
成される。
金属ポリサイド、金属シリサイドまたは高融点金
属とアルミニウム配線とを層間膜に開孔したコン
タクト孔を介して接続する半導体集積回路装置に
おいて、コンタクト孔を介して接続する半導体集
積回路装置において、前記金属ポリサイド、金属
シリサイドまたは高融点金属とアルミニウム配線
が、前記金属ポリサイド、金属シリサイドまたは
高融点金属とアルミニウム配線が、前記金属ポリ
サイド、金属シリサイドまたは高融点金属と多結
晶シリコンを第１の層間膜に開孔した第１のコン
タクト孔で接続し、前記多結晶シリコンとアルミ
ニウム配線とを第２の層間膜に開口した第２のコ
ンタクト孔で接続されていることを特徴として構
成される。
また、本発明の第２の発明の半導体集積回路装
置の製造方法は、半導体基板の絶縁膜上に最上層
が金属ポリサイド、金属シリサイドまたは高融点
金属である下層配線を形成する工程と、該下層配
線を含む表面上に第１の層間膜を形成する工程
と、該層間膜の所定の位置に下層配線に達する第
１のコンタクト孔を開孔する工程と、該第１のコ
ンタクト孔開孔部を少なくとも覆う多結晶シリコ
ンを形成する工程と、第２の層間膜を形成する工
程と、該第２の層間膜に前記多結晶シリコンに達
する第２のコンタクト孔を開孔する工程と、該第
２のコンタクト孔を通し前記多結晶シリコンに接
続するアルミニウム配線を形成する工程とを含ん
で構成される。
置の製造方法は、半導体基板の絶縁膜上に最上層
が金属ポリサイド、金属シリサイドまたは高融点
金属である下層配線を形成する工程と、該下層配
線を含む表面上に第１の層間膜を形成する工程
と、該層間膜の所定の位置に下層配線に達する第
１のコンタクト孔を開孔する工程と、該第１のコ
ンタクト孔開孔部を少なくとも覆う多結晶シリコ
ンを形成する工程と、第２の層間膜を形成する工
程と、該第２の層間膜に前記多結晶シリコンに達
する第２のコンタクト孔を開孔する工程と、該第
２のコンタクト孔を通し前記多結晶シリコンに接
続するアルミニウム配線を形成する工程とを含ん
で構成される。
〔実施例〕
次に、本発明について図面を参照して説明す
る。第１図は本発明の一実施例の縦断面図であ
る。
る。第１図は本発明の一実施例の縦断面図であ
る。
まず、製造方法について説明する。第１図に示
すように、シリコン基板１の表面に選択的に形成
されたフイールド酸化膜２上に第１の多結晶シリ
コン３、更にその上に金属ポリサイド４を形成す
る。
すように、シリコン基板１の表面に選択的に形成
されたフイールド酸化膜２上に第１の多結晶シリ
コン３、更にその上に金属ポリサイド４を形成す
る。
次いで層間膜５を通常の層間膜より薄く形成す
る。次に、ホトリソグラフイ技術により選択的に
エツチングして第１のコンタクト孔６を形成す
る。
る。次に、ホトリソグラフイ技術により選択的に
エツチングして第１のコンタクト孔６を形成す
る。
次に、多結晶シリコンを付着させ、ホトリソグ
ラフイ技術により選択エツチングして少なくとも
コンタクト開孔部を覆う第２多結晶シリコン７を
形成する。
ラフイ技術により選択エツチングして少なくとも
コンタクト開孔部を覆う第２多結晶シリコン７を
形成する。
次に、層間膜８を層間膜５と併せ必要な厚さに
なるよう形成する。次いで、前と同様選択エツチ
ングして第２の多結晶シリコン７に達する第２の
コンタクト孔９を形成する。第２のコンタクト孔
９は第１のコンタクト孔の位置につくるが位置が
ずれていても第２の多結晶シリコン領域内ならよ
い。また積極的に第１、第２のコンタクト孔の位
置を変えることも出来る。
なるよう形成する。次いで、前と同様選択エツチ
ングして第２の多結晶シリコン７に達する第２の
コンタクト孔９を形成する。第２のコンタクト孔
９は第１のコンタクト孔の位置につくるが位置が
ずれていても第２の多結晶シリコン領域内ならよ
い。また積極的に第１、第２のコンタクト孔の位
置を変えることも出来る。
次に、第２のコンタクト孔にAl配線１０を付
着形成する。
着形成する。
以上説明した一実施例の製造方法によれば、金
属ポリサイド４とアルミニウム配線１０とを層間
膜５，８に開孔したコンタクト孔６，９を介して
接続するにあたり、金属ポリサイド４とアルミニ
ウム配線１０が直接接続されず第２の多結晶シリ
コン７を介して接続された半導体集積回路装置が
得られる。
属ポリサイド４とアルミニウム配線１０とを層間
膜５，８に開孔したコンタクト孔６，９を介して
接続するにあたり、金属ポリサイド４とアルミニ
ウム配線１０が直接接続されず第２の多結晶シリ
コン７を介して接続された半導体集積回路装置が
得られる。
本実施例によれば、多結晶シリコンが金属に接
しているのでオーミツク性が増大しアルミニウム
配線の時のような、オーバーハング状態を呈しア
ルミニウムの断線や直線性の良くない電流−電圧
特性の原因とならない。
しているのでオーミツク性が増大しアルミニウム
配線の時のような、オーバーハング状態を呈しア
ルミニウムの断線や直線性の良くない電流−電圧
特性の原因とならない。
特に、層間膜を２回に分けて形成しているので
膜厚は薄くコンタクト孔形成にあたり金属ポリサ
イドの表面のエツチングのされ方はすくなくてす
み、後の接続に効果的であり中間層の多結晶シリ
コンの採用と共にアルミニウム配線と金属ポリサ
イドの良好な接続を完成する。
膜厚は薄くコンタクト孔形成にあたり金属ポリサ
イドの表面のエツチングのされ方はすくなくてす
み、後の接続に効果的であり中間層の多結晶シリ
コンの採用と共にアルミニウム配線と金属ポリサ
イドの良好な接続を完成する。
本発明においては、金属ポリサイド上コンタク
ト孔不良に寄因する半導体素子の電気特性不良を
無くし、多結晶シリコンとAlを接続するコンタ
クト孔と同等のものを提供することができる。
ト孔不良に寄因する半導体素子の電気特性不良を
無くし、多結晶シリコンとAlを接続するコンタ
クト孔と同等のものを提供することができる。
また、本発明の実施にあたつては、現在ほとん
どの半導体集積回路素子で使用されている２層多
結晶シリコンプロセスそのままであり、何らプロ
セスの変更等は不必要である。
どの半導体集積回路素子で使用されている２層多
結晶シリコンプロセスそのままであり、何らプロ
セスの変更等は不必要である。
第１図は本発明の一実施例の縦断面図、第２図
は従来の半導体集積回路の一例の縦断面図であ
る。 １……シリコン基板、２……フイールド酸化
膜、３……第１多結晶シリコン、４……金属ポリ
サイド、５，８……層間膜、７……第２多結晶シ
リコン、６……第１のコンタクト孔、９……第２
のコンタクト孔、１０……Al配線、１１……シ
リコン基板、１２……フイールド酸化膜、１３…
…多結晶シリコン、１４……金属ポリサイド、１
５……層間膜、１６……Al配線、１７……オー
バーハング生成箇所。
は従来の半導体集積回路の一例の縦断面図であ
る。 １……シリコン基板、２……フイールド酸化
膜、３……第１多結晶シリコン、４……金属ポリ
サイド、５，８……層間膜、７……第２多結晶シ
リコン、６……第１のコンタクト孔、９……第２
のコンタクト孔、１０……Al配線、１１……シ
リコン基板、１２……フイールド酸化膜、１３…
…多結晶シリコン、１４……金属ポリサイド、１
５……層間膜、１６……Al配線、１７……オー
バーハング生成箇所。
Claims (1)
- 【特許請求の範囲】 １ 金属ポリサイド、金属シリサイドまたは高融
点金属とアルミニウム配線とを層間膜に開孔した
コンタクト孔を介して接続する半導体集積回路装
置において、前記金属ポリサイド、金属シリサイ
ドまたは高融点金属とアルミニウム配線が、前記
金属ポリサイド、金属シリサイドまたは高融点金
属とアルミニウム配線が、前記金属ポリサイド、
金属シリサイドまたは高融点金属と多結晶シリコ
ンを第１の層間膜に開孔した第１のコンタクト孔
で接続し、前記多結晶シリコンとアルミニウム配
線とを第２の層間膜に開孔した第２のコンタクト
孔で接続されていることを特徴とする半導体集積
回路装置。 ２ 半導体基板の絶縁膜上に最上層が金属ポリサ
イド、金属シリサイドまたは高融点金属である下
層配線を形成する工程と、該下層配線を含む表面
上に第１の層間膜を形成する工程と、該層間膜の
所定の位置に下層配線に達する第１のコンタクト
孔を開孔する工程と、該第１のコンタクト孔開孔
部を少なくとも覆う多結晶シリコンを形成する工
程と、第２の層間膜を形成する工程と、該第２の
層間膜に前記多結晶シリコンに達する第２のコン
タクト孔を開孔する工程と、該第２のコンタクト
孔を通し前記多結晶シリコンに接続するアルミニ
ウム配線を形成する工程とを含むことを特徴とす
る半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60125418A JPS61283146A (ja) | 1985-06-10 | 1985-06-10 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60125418A JPS61283146A (ja) | 1985-06-10 | 1985-06-10 | 半導体集積回路装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61283146A JPS61283146A (ja) | 1986-12-13 |
| JPH0584671B2 true JPH0584671B2 (ja) | 1993-12-02 |
Family
ID=14909610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60125418A Granted JPS61283146A (ja) | 1985-06-10 | 1985-06-10 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61283146A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661081A (en) * | 1994-09-30 | 1997-08-26 | United Microelectronics Corporation | Method of bonding an aluminum wire to an intergrated circuit bond pad |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745967A (en) * | 1980-09-04 | 1982-03-16 | Toshiba Corp | Semiconductor device |
| JPS57166048A (en) * | 1981-04-06 | 1982-10-13 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor integrated circuit |
| JPS5828856A (ja) * | 1981-08-13 | 1983-02-19 | Nec Corp | 半導体装置の製造方法 |
| JPS5873135A (ja) * | 1981-10-28 | 1983-05-02 | Nec Corp | 半導体装置とその製造方法 |
-
1985
- 1985-06-10 JP JP60125418A patent/JPS61283146A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61283146A (ja) | 1986-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US5661081A (en) | Method of bonding an aluminum wire to an intergrated circuit bond pad | |
| US5504036A (en) | Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material provided on a support slice | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| US4754318A (en) | Semiconductor device | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPS6364057B2 (ja) | ||
| EP0019883A2 (en) | Semiconductor device comprising a bonding pad | |
| JPH10144865A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JPH05259300A (ja) | 半導体装置 | |
| JPS61283146A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0332230B2 (ja) | ||
| JPS6387762A (ja) | 半導体装置の製造方法 | |
| JP3116534B2 (ja) | 集積回路装置のフリップチップ製造方法 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JP3372109B2 (ja) | 半導体装置 | |
| JPS61177746A (ja) | 半導体装置およびその製造方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPH07321290A (ja) | バイポーラ集積回路装置の製造方法 | |
| JP2719143B2 (ja) | 半導体装置 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 |