JPH05259310A - ハイブリッドｉｃ - Google Patents
ハイブリッドｉｃInfo
- Publication number
- JPH05259310A JPH05259310A JP4706892A JP4706892A JPH05259310A JP H05259310 A JPH05259310 A JP H05259310A JP 4706892 A JP4706892 A JP 4706892A JP 4706892 A JP4706892 A JP 4706892A JP H05259310 A JPH05259310 A JP H05259310A
- Authority
- JP
- Japan
- Prior art keywords
- protective layer
- shield layer
- conductive material
- layer
- hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Compositions Of Macromolecular Compounds (AREA)
Abstract
(57)【要約】
【目的】 ハイブリッドＩＣのシールド層６を、ディッ
プコーティングにより形成する際、グランドリード端子
４ａとシールド層６の接続を容易かつ確実とする。 【構成】 電子部品素子２、３を搭載した基板１を、導
電材７をグランドリード端子４ａに重ねた状態で絶縁性
樹脂浴に浸漬して上記保護層５を形成し、その保護層５
から突出する導電材７を保護層５上面に屈曲したのち、
その屈曲部を含めて、前記基板１を導電塗料浴に浸漬し
て上記シールド層６を形成する。
プコーティングにより形成する際、グランドリード端子
４ａとシールド層６の接続を容易かつ確実とする。 【構成】 電子部品素子２、３を搭載した基板１を、導
電材７をグランドリード端子４ａに重ねた状態で絶縁性
樹脂浴に浸漬して上記保護層５を形成し、その保護層５
から突出する導電材７を保護層５上面に屈曲したのち、
その屈曲部を含めて、前記基板１を導電塗料浴に浸漬し
て上記シールド層６を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、基板上の電子部品素
子が絶縁性樹脂の保護層により封止され、その上にシー
ルド層が形成されたハイブリッドＩＣに関するものであ
り、とくに基板上のグランドラインとシールド層の接続
構造を特徴とする。
子が絶縁性樹脂の保護層により封止され、その上にシー
ルド層が形成されたハイブリッドＩＣに関するものであ
り、とくに基板上のグランドラインとシールド層の接続
構造を特徴とする。
【０００２】
【従来の技術及びその課題】ハイブリッドＩＣはプリン
ト配線基板上に実装して用いられ、その電子部品素子は
絶縁性樹脂の保護層によって被覆されて、外部環境から
の保護がなされ、さらにその上にシールド層が形成され
て、このハイブリッドＩＣから出る電磁波の外部への影
響及び外部からハイブリッドＩＣへの影響を遮断するよ
うになっている。
ト配線基板上に実装して用いられ、その電子部品素子は
絶縁性樹脂の保護層によって被覆されて、外部環境から
の保護がなされ、さらにその上にシールド層が形成され
て、このハイブリッドＩＣから出る電磁波の外部への影
響及び外部からハイブリッドＩＣへの影響を遮断するよ
うになっている。
【０００３】そのシールド層の形成には、金属ケースの
外装を設ける手段と、実開昭６１−７５１９２号公報等
に示される導電性物質を塗布する手段とがある。前者は
形状が大型となり高値である。一方、後者はハイブリッ
ドＩＣ全体を小型化し得るとともに製作コストも安価で
あるという利点がある。
外装を設ける手段と、実開昭６１−７５１９２号公報等
に示される導電性物質を塗布する手段とがある。前者は
形状が大型となり高値である。一方、後者はハイブリッ
ドＩＣ全体を小型化し得るとともに製作コストも安価で
あるという利点がある。
【０００４】そして、後者の手段におけるグランドライ
ンとシールド層の接続構造として、上記公開公報に電子
部品素子間のグランドライン上に設けたグランドチップ
で行うものが開示されている。
ンとシールド層の接続構造として、上記公開公報に電子
部品素子間のグランドライン上に設けたグランドチップ
で行うものが開示されている。
【０００５】しかし、この技術は、チップが電子部品素
子間にあるため、電子部品素子の配置に制限が生じ、ま
たグランドチップを小さいものにすると、シールド層と
の接続が不確実になるなどの不都合がある。
子間にあるため、電子部品素子の配置に制限が生じ、ま
たグランドチップを小さいものにすると、シールド層と
の接続が不確実になるなどの不都合がある。
【０００６】この発明は、上記実情に鑑み、グランドラ
インとシールド層の接続を保護層の外側で容易になし得
るようにすることを課題とする。
インとシールド層の接続を保護層の外側で容易になし得
るようにすることを課題とする。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに、この発明にあっては、基板上に電子部品素子を搭
載し、その上を絶縁性樹脂の保護層で被覆するととも
に、所要数のリード端子をその保護層から突出させ、前
記保護層上にシールド層を形成した従来周知のハイブリ
ッドＩＣにおいて、前記リード端子のグランドリード端
子と保護層間にその端子に電気的に接続された屈曲可能
な導電材が介設され、その導電材は前記保護層から突出
したのち内側に屈曲して前記保護層と前記シールド層の
間に介設されてそのシールド層に電気的に接続されてい
る構成としたのである。
めに、この発明にあっては、基板上に電子部品素子を搭
載し、その上を絶縁性樹脂の保護層で被覆するととも
に、所要数のリード端子をその保護層から突出させ、前
記保護層上にシールド層を形成した従来周知のハイブリ
ッドＩＣにおいて、前記リード端子のグランドリード端
子と保護層間にその端子に電気的に接続された屈曲可能
な導電材が介設され、その導電材は前記保護層から突出
したのち内側に屈曲して前記保護層と前記シールド層の
間に介設されてそのシールド層に電気的に接続されてい
る構成としたのである。
【０００８】このように構成するハイブリッドＩＣは、
電子部品素子を搭載した基板を、上記導電材をグランド
リード端子に重ねた状態で絶縁性樹脂浴に浸漬して上記
保護層を形成し、その保護層から突出する導電材を保護
層上面に屈曲したのち、その屈曲部を含めて、前記基板
を導電塗料浴に浸漬して上記シールド層を形成するとよ
い。
電子部品素子を搭載した基板を、上記導電材をグランド
リード端子に重ねた状態で絶縁性樹脂浴に浸漬して上記
保護層を形成し、その保護層から突出する導電材を保護
層上面に屈曲したのち、その屈曲部を含めて、前記基板
を導電塗料浴に浸漬して上記シールド層を形成するとよ
い。
【０００９】上記シールド層用導電塗料としては、公知
の種々のもの、例えば、下記の（Ａ）乃至（Ｄ）の配合
のもの、又は（Ａ′）〜（Ｅ′）の配合のものを使用す
る。
の種々のもの、例えば、下記の（Ａ）乃至（Ｄ）の配合
のもの、又は（Ａ′）〜（Ｅ′）の配合のものを使用す
る。
【００１０】 記 （Ａ）０．０５〜０．２重量部のチタネート、ジルコネ
ート、またはその混合物により表面被覆した、金属銅粉
１００重量部 （Ｂ）レゾール型フェノール樹脂５〜３３重量部 （Ｃ）アミノ化合物０．５〜３．５重量部 （Ｄ）キレート層形成剤３．０〜１０重量部。
ート、またはその混合物により表面被覆した、金属銅粉
１００重量部 （Ｂ）レゾール型フェノール樹脂５〜３３重量部 （Ｃ）アミノ化合物０．５〜３．５重量部 （Ｄ）キレート層形成剤３．０〜１０重量部。
【００１１】 記 （Ａ′）０．０５〜０．２重量部のチタネート、ジルコ
ネート、またはその混合物により表面被覆した、金属銅
粉１００重量部 （Ｂ′）レゾール型フェノール樹脂５〜３０重量部 （Ｃ′）チキソトロピック調整材０．５〜４重量部 （Ｄ′）アミノ化合物０．５〜３．５重量部 （Ｅ′）キレート層形成材３．０〜１０重量部。
ネート、またはその混合物により表面被覆した、金属銅
粉１００重量部 （Ｂ′）レゾール型フェノール樹脂５〜３０重量部 （Ｃ′）チキソトロピック調整材０．５〜４重量部 （Ｄ′）アミノ化合物０．５〜３．５重量部 （Ｅ′）キレート層形成材３．０〜１０重量部。
【００１２】上記レゾール型フェノール樹脂は下記のも
のとするとよい。 記 ２−１置換体、２，４−２置換体、２，４，６−３置換
体、メチロール基、ジメチレンエーテル、フェニル基の
各赤外線透過率をｌ，ｍ，ｎ，ａ，ｂ，ｃとするとき、
各透過率の間に、 （イ）ｌ／ｎ＝０．８〜１．２ （ロ）ｍ／ｎ＝０．８〜１．２ （ハ）ｂ／ａ＝０．８〜１．２ （ニ）ｃ／ａ＝１．２〜１．５ なる関係が成り立つレゾール型フェノール樹脂。
のとするとよい。 記 ２−１置換体、２，４−２置換体、２，４，６−３置換
体、メチロール基、ジメチレンエーテル、フェニル基の
各赤外線透過率をｌ，ｍ，ｎ，ａ，ｂ，ｃとするとき、
各透過率の間に、 （イ）ｌ／ｎ＝０．８〜１．２ （ロ）ｍ／ｎ＝０．８〜１．２ （ハ）ｂ／ａ＝０．８〜１．２ （ニ）ｃ／ａ＝１．２〜１．５ なる関係が成り立つレゾール型フェノール樹脂。
【００１３】基板材料は、エポキシ樹脂、フェノール樹
脂、ガラス繊維、セラミックスなどの絶縁材とする。導
電材は、銅箔などの屈曲可能で導電性の高いものを適宜
に使用する。なお、上記導電塗料の詳細は特開平２−１
６１７２号公報、特開平３−６２５４号公報等を参照。
脂、ガラス繊維、セラミックスなどの絶縁材とする。導
電材は、銅箔などの屈曲可能で導電性の高いものを適宜
に使用する。なお、上記導電塗料の詳細は特開平２−１
６１７２号公報、特開平３−６２５４号公報等を参照。
【００１４】
【作用】このように構成するこの発明に係るグランド用
導電材は屈曲可能なため、保護層とシールド層のディッ
プコーティングの順序に適応して屈曲できるクランド接
続材とすることができ、作業性がよく、かつシールド層
との接続が確実となる。
導電材は屈曲可能なため、保護層とシールド層のディッ
プコーティングの順序に適応して屈曲できるクランド接
続材とすることができ、作業性がよく、かつシールド層
との接続が確実となる。
【００１５】
【実施例】まず、導電塗料は、粒径５〜１０μｍの比表
面積０．４ｍ2 ／ｇ以下、水素還元減量０．２５％以下
の樹枝状金属銅粉１００重量部を攪拌機に入れて、チタ
ネートを少量ずつ添加しながら攪拌して、チタネートを
金属銅粉の表面に被覆させた。しかるのち、その金属銅
粉に、還元剤のアミノフェノール、キレート層形成剤の
トリエタノールアミン、特開平２−１６１７２号公報記
載のレゾール型フェノール樹脂、チキソトロピック調整
剤であるポリビニルブチラール樹脂（ＢＭ−１、積水化
学社製）をそれぞれ表１に示す割合で配合し、溶剤とし
て、エチルカルビトールとブチルセロソルブの混合溶剤
を加え、２０分間３軸ロールで定位置練りし、粘度がリ
オン社製の測定機ＶＴ−０４により２０〜４０Ｐとなる
ようにして、導電塗料浴を得た。
面積０．４ｍ2 ／ｇ以下、水素還元減量０．２５％以下
の樹枝状金属銅粉１００重量部を攪拌機に入れて、チタ
ネートを少量ずつ添加しながら攪拌して、チタネートを
金属銅粉の表面に被覆させた。しかるのち、その金属銅
粉に、還元剤のアミノフェノール、キレート層形成剤の
トリエタノールアミン、特開平２−１６１７２号公報記
載のレゾール型フェノール樹脂、チキソトロピック調整
剤であるポリビニルブチラール樹脂（ＢＭ−１、積水化
学社製）をそれぞれ表１に示す割合で配合し、溶剤とし
て、エチルカルビトールとブチルセロソルブの混合溶剤
を加え、２０分間３軸ロールで定位置練りし、粘度がリ
オン社製の測定機ＶＴ−０４により２０〜４０Ｐとなる
ようにして、導電塗料浴を得た。
【００１６】エチルカルビトールや、ブチルセロソルブ
に代えて、ブチルカルビトール、ブチルカルビトールア
セテート、ブチルセロソルブアセテート、メチルイソブ
チルケトン、トルエン、キシレン等公知のものを使用す
ることができる。
に代えて、ブチルカルビトール、ブチルカルビトールア
セテート、ブチルセロソルブアセテート、メチルイソブ
チルケトン、トルエン、キシレン等公知のものを使用す
ることができる。
【００１７】
【表１】
【００１８】一方、図１に示すように、エポキシ樹脂基
板１上に、各種チップ部品２、抵抗３等の電子部品素子
を搭載又は印刷して設けるとともに、その回路から所要
数のリード端子４…、４ａを突出させる。
板１上に、各種チップ部品２、抵抗３等の電子部品素子
を搭載又は印刷して設けるとともに、その回路から所要
数のリード端子４…、４ａを突出させる。
【００１９】その基板１を、グランドリード端子４ａの
基部４ａ′に銅箔の導電材７を添わせてエポキシ樹脂浴
中に浸漬し、所要厚の保護層５を形成する。その浸漬の
際、各リード端子４…、４ａの露出部（接続部）まで、
すなわち、接続部を残して浸漬し、各リード端子４……
間が確実に樹脂で充填被覆されるようにする。これは、
後述のシールド層６とリード端子４を短絡させないため
である。
基部４ａ′に銅箔の導電材７を添わせてエポキシ樹脂浴
中に浸漬し、所要厚の保護層５を形成する。その浸漬の
際、各リード端子４…、４ａの露出部（接続部）まで、
すなわち、接続部を残して浸漬し、各リード端子４……
間が確実に樹脂で充填被覆されるようにする。これは、
後述のシールド層６とリード端子４を短絡させないため
である。
【００２０】つづいて、導電材７の突出部分を保護層５
側（内側）に屈曲し、その状態の基板１を、前記各導電
塗料浴に浸漬して、所要厚のシールド層６を形成する。
その浸漬深さはリード端子４、４ａ側の保護層５の縁に
到らないようにする。このとき、導電材７上にもシール
ド層６が形成され、導電材７を介し、グランドリード端
子４ａとシールド層６が電気的に接続される。
側（内側）に屈曲し、その状態の基板１を、前記各導電
塗料浴に浸漬して、所要厚のシールド層６を形成する。
その浸漬深さはリード端子４、４ａ側の保護層５の縁に
到らないようにする。このとき、導電材７上にもシール
ド層６が形成され、導電材７を介し、グランドリード端
子４ａとシールド層６が電気的に接続される。
【００２１】この各実施例においては、十分な効果を有
するシールド層６とすることができ、また、シールド層
６とグランドリード端子４ａの導電性も支障はなかっ
た。なお、実施例５〜６はチキソトロピック調整剤を添
加しているので、添加していない実施例１〜４に比べ、
ディップコーティング後にだれを生じなかった。
するシールド層６とすることができ、また、シールド層
６とグランドリード端子４ａの導電性も支障はなかっ
た。なお、実施例５〜６はチキソトロピック調整剤を添
加しているので、添加していない実施例１〜４に比べ、
ディップコーティング後にだれを生じなかった。
【００２２】
【発明の効果】この発明は以上のように構成したので、
基板上のグランドラインとシールド層が確実に導電し、
ハイブリッドＩＣの製作性もよく、製造コストの低減を
図り得る。
基板上のグランドラインとシールド層が確実に導電し、
ハイブリッドＩＣの製作性もよく、製造コストの低減を
図り得る。
【図１】ａは一実施例の正面図、ｂは同図のＸ−Ｘ線断
面図
面図
１ 基板 ２ チップ部品 ３ 抵抗 ４ リード端子 ４ａ グランドリード端子 ５ 保護層 ６ シールド層 ７ 導電材
Claims (2)
- 【請求項１】 基板上に電子部品素子を搭載し、その上
を絶縁性樹脂の保護層で被覆するとともに、所要数のリ
ード端子をその保護層から突出させ、前記保護層上にシ
ールド層を形成したハイブリッドＩＣにおいて、前記リ
ード端子のグランドリード端子と保護層間にその端子に
電気的に接続された屈曲可能な導電材が介設され、その
導電材は前記保護層から突出したのち内側に屈曲して前
記保護層と前記シールド層の間に介設されてそのシール
ド層に電気的に接続されていることを特徴とするハイブ
リッドＩＣ。 - 【請求項２】 請求項１に記載のハイブリッドＩＣを製
造するに際し、電子部品素子を搭載した基板を、上記導
電材をグランドリード端子に重ねた状態で絶縁性樹脂浴
に浸漬して上記保護層を形成し、その保護層から突出す
る導電材を保護層上面に屈曲したのち、その屈曲部を含
めて、前記基板を導電塗料浴に浸漬して上記シールド層
を形成することを特徴とするハイブリッドＩＣの製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP402392 | 1992-01-13 | ||
| JP4-4023 | 1992-01-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259310A true JPH05259310A (ja) | 1993-10-08 |
| JP2556794B2 JP2556794B2 (ja) | 1996-11-20 |
Family
ID=11573369
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4047068A Expired - Fee Related JP2556794B2 (ja) | 1992-01-13 | 1992-03-04 | ハイブリッドｉｃ |
| JP4047105A Expired - Fee Related JP2526194B2 (ja) | 1992-01-13 | 1992-03-04 | ハイブリッドｉｃ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4047105A Expired - Fee Related JP2526194B2 (ja) | 1992-01-13 | 1992-03-04 | ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2556794B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62235799A (ja) * | 1986-04-07 | 1987-10-15 | 日本電気株式会社 | 混成集積回路装置 |
-
1992
- 1992-03-04 JP JP4047068A patent/JP2556794B2/ja not_active Expired - Fee Related
- 1992-03-04 JP JP4047105A patent/JP2526194B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62235799A (ja) * | 1986-04-07 | 1987-10-15 | 日本電気株式会社 | 混成集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2526194B2 (ja) | 1996-08-21 |
| JPH05259318A (ja) | 1993-10-08 |
| JP2556794B2 (ja) | 1996-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100525176B1 (ko) | 세라믹 전자부품 및 그 제조방법 | |
| JP2619289B2 (ja) | 銅導電性組成物 | |
| JPH05212579A (ja) | 半田付け可能な導電性ペースト | |
| JP2556794B2 (ja) | ハイブリッドｉｃ | |
| JPH06164185A (ja) | ハイブリッドｉｃ | |
| JP2000040635A (ja) | セラミック電子部品及びその製造方法 | |
| JP3243655B2 (ja) | ハイブリッドｉｃ | |
| JP3079396B2 (ja) | ハイブリッドｉｃ | |
| JP3355832B2 (ja) | 回路パターンの形成方法及びそのペースト | |
| JPS5832406A (ja) | リ−ド端子の取付方法 | |
| JPH08153414A (ja) | 導電ペースト | |
| JP3005635B2 (ja) | 導体ペースト及びこれを用いた回路基板 | |
| JP2003203521A (ja) | 導電ペースト及びその使用 | |
| JPH0812904A (ja) | 電磁波吸収ペーストおよびそのペーストで処理された電子部品 | |
| JPH0897587A (ja) | ハイブリッドｉｃ | |
| JP2963518B2 (ja) | 導電性ペースト組成物 | |
| JP4570190B2 (ja) | 配線基板 | |
| JPS60214596A (ja) | 電気回路板の製造法 | |
| JPH03223371A (ja) | 導電塗料および印刷回路基板 | |
| JPH08250859A (ja) | セラミック多層配線基板およびその製造方法 | |
| JP2001144392A (ja) | 配線基板 | |
| JP3401836B2 (ja) | 導電性ペースト | |
| JPH0892525A (ja) | 導電塗料 | |
| JP2632325B2 (ja) | 電気回路基板 | |
| JPH0411675A (ja) | 導電塗料および印刷回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |