JPH0526378B2 - - Google Patents
Info
- Publication number
- JPH0526378B2 JPH0526378B2 JP57502542A JP50254282A JPH0526378B2 JP H0526378 B2 JPH0526378 B2 JP H0526378B2 JP 57502542 A JP57502542 A JP 57502542A JP 50254282 A JP50254282 A JP 50254282A JP H0526378 B2 JPH0526378 B2 JP H0526378B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- value
- interval
- zero
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1566—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using synchronous sampling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
［発明の分野］
この発明はデータ通信に関し、より特定的に
は、ゼロクロスまたは符号の変化が信号状態を決
定するために用いられる周波数偏位キード
（FSK）検出装置に関する。
は、ゼロクロスまたは符号の変化が信号状態を決
定するために用いられる周波数偏位キード
（FSK）検出装置に関する。
デイジタルFSK検出器の出力は、時間間隔Ｔ
だけ離れた連続した２進値である。２進値の連続
した情報は、ゼロ基準に関する正または負の値を
検出することによつて検索される。可聴帯域変復
調器（モデム）に対し、時間間隔Ｔとして適当な
値はおよそ130μ秒である。時間間隔Ｔの値は、
一般的に、特定のフイルタおよび検出方法に必要
とされる処理電力を最小にするように選択され
る。時間間隔Ｔの値は、符号の変化が起こる時間
間隔における２つの連続したサンプルの間で許容
され得る不確定さの量を決定する。たとえば毎秒
ＫビツトでのFSK信号の伝送においては、ゼロ
クロス検出における不確定さはビツト時間のパー
センテージとして次のように表わされる。
だけ離れた連続した２進値である。２進値の連続
した情報は、ゼロ基準に関する正または負の値を
検出することによつて検索される。可聴帯域変復
調器（モデム）に対し、時間間隔Ｔとして適当な
値はおよそ130μ秒である。時間間隔Ｔの値は、
一般的に、特定のフイルタおよび検出方法に必要
とされる処理電力を最小にするように選択され
る。時間間隔Ｔの値は、符号の変化が起こる時間
間隔における２つの連続したサンプルの間で許容
され得る不確定さの量を決定する。たとえば毎秒
ＫビツトでのFSK信号の伝送においては、ゼロ
クロス検出における不確定さはビツト時間のパー
センテージとして次のように表わされる。
Ｔ／（１／Ｋ）×100％
たとえば時間間隔Ｔが130μ秒であり、伝送速
度がＫ＝1200ビツト／秒であれば、ゼロクロスの
ときにおける不確定さは15.6％である。これは比
較的高い不確定さであり、復号された信号におけ
るひどいぶれ、すなわち等時性歪みの原因とな
る。
度がＫ＝1200ビツト／秒であれば、ゼロクロスの
ときにおける不確定さは15.6％である。これは比
較的高い不確定さであり、復号された信号におけ
るひどいぶれ、すなわち等時性歪みの原因とな
る。
［先行技術の説明］
従来において、FSK受信装置は、アナログ信
号装置が一般的であり、受信信号は連続的に検出
されており、サンプリングは行なわれていなかつ
た。したがつて、デイジタルサンプリング技術を
用いることによる不確定さは考慮されていなかつ
た。
号装置が一般的であり、受信信号は連続的に検出
されており、サンプリングは行なわれていなかつ
た。したがつて、デイジタルサンプリング技術を
用いることによる不確定さは考慮されていなかつ
た。
信号のサンプリングを含むデイジタル技術が、
他の出願に採用されていた。信号の不確定さを減
少するのに適した技術は、信号のサンプリング速
度を上昇させることである。しかしながら、サン
プリング速度がより高くなれば、FSK信号にお
ける情報を正確に再現するために必要であるより
もさらに多くの信号処理が必要とされる。
他の出願に採用されていた。信号の不確定さを減
少するのに適した技術は、信号のサンプリング速
度を上昇させることである。しかしながら、サン
プリング速度がより高くなれば、FSK信号にお
ける情報を正確に再現するために必要であるより
もさらに多くの信号処理が必要とされる。
にもかかわらず、デイジタル的に処理された
FSK信号におけるゼロクロス時間の不確定さを
減少する方法が必要とされる。不確定さのより望
ましい値は、１％ないし２％のオーダである。
FSK信号におけるゼロクロス時間の不確定さを
減少する方法が必要とされる。不確定さのより望
ましい値は、１％ないし２％のオーダである。
［発明の概要］
デイジタルデータ通信受信装置において、処理
に適した速度でのサンプリングによつて与えられ
るよりもさらに正確な方法で、連続した周波数偏
位キード（FSK）または類似のゼロクロス信号
の一連のサンプルの間のゼロクロスの時点を評価
するための装置および方法が与えられる。この装
置は、サンプル系列に対し第１のサンプルと第２
のサンプルとの間の符号の変化を検出する手段
と、検出された符号変化に応答して、この第１お
よび第２のサンプルの間を補間し、第２のサンプ
ルの前のゼロクロス発生の正確な時間を示し、そ
れにより一連の信号を復調する手段とを備える。
に適した速度でのサンプリングによつて与えられ
るよりもさらに正確な方法で、連続した周波数偏
位キード（FSK）または類似のゼロクロス信号
の一連のサンプルの間のゼロクロスの時点を評価
するための装置および方法が与えられる。この装
置は、サンプル系列に対し第１のサンプルと第２
のサンプルとの間の符号の変化を検出する手段
と、検出された符号変化に応答して、この第１お
よび第２のサンプルの間を補間し、第２のサンプ
ルの前のゼロクロス発生の正確な時間を示し、そ
れにより一連の信号を復調する手段とを備える。
特定の実施例において、基準クロツクの時間間
隔はＴ＝130μ秒であり、To＝Ｔ／８の補間用ク
ロツクが発生される。この補間用クロツクToは
約16μ秒に等しい。ゼロクロスにおける不確定さ
をTo＝16μ秒に減少することにより、およそ２％
以下の小さな歪みしか発生しない。したがつて、
ゼロクロスの瞬間は、検出された符号変化の前後
のサンプルの間を補間することによりより正確に
評価することができる。
隔はＴ＝130μ秒であり、To＝Ｔ／８の補間用ク
ロツクが発生される。この補間用クロツクToは
約16μ秒に等しい。ゼロクロスにおける不確定さ
をTo＝16μ秒に減少することにより、およそ２％
以下の小さな歪みしか発生しない。したがつて、
ゼロクロスの瞬間は、検出された符号変化の前後
のサンプルの間を補間することによりより正確に
評価することができる。
［特定的な実施例の詳細な説明］
種々の特定的な実施例が、この発明の目的、す
なわち、連続信号の２つの連続するサンプル間に
おける符号変化の検出の不確定さを減少すること
を達成するために用いられる。各サンプルは時間
間隔Ｔだけ間隔がおかれる。各瞬間において、こ
の実施例は反対の符号を持つ連続サンプルの間を
補間し、時間間隔Ｔを対応の副間隔Toに分割す
る。連続する副間隔各々において発生する補間サ
ンプルは次いで符号変化が発生しているか否かが
モニタされる。符号変化は、出力信号における状
態変化により示され、それにより復調された信号
を表現する。
なわち、連続信号の２つの連続するサンプル間に
おける符号変化の検出の不確定さを減少すること
を達成するために用いられる。各サンプルは時間
間隔Ｔだけ間隔がおかれる。各瞬間において、こ
の実施例は反対の符号を持つ連続サンプルの間を
補間し、時間間隔Ｔを対応の副間隔Toに分割す
る。連続する副間隔各々において発生する補間サ
ンプルは次いで符号変化が発生しているか否かが
モニタされる。符号変化は、出力信号における状
態変化により示され、それにより復調された信号
を表現する。
第１図を参照すると、この発明に従うデイジタ
ル信号検出器１０のブロツク図が示される。検出
器１０は、以下に説明するように、記憶レジスタ
１２、比較器１４および補間器１６を備える。記
憶レジスタ１２は、クロツク１８の各クロツクサ
イクルで連続信号のサンプルされた入力値を受け
るように動作する。このサンプルされた入力値
は、符号ビツトおよび１個以上の値ビツトを備
え、典型的には全体として８ビツトである。
ル信号検出器１０のブロツク図が示される。検出
器１０は、以下に説明するように、記憶レジスタ
１２、比較器１４および補間器１６を備える。記
憶レジスタ１２は、クロツク１８の各クロツクサ
イクルで連続信号のサンプルされた入力値を受け
るように動作する。このサンプルされた入力値
は、符号ビツトおよび１個以上の値ビツトを備
え、典型的には全体として８ビツトである。
サンプルされた入力値は入力符号ライン２０お
よび入力値バスライン２２を介してともに記憶レ
ジスタ１２および補間器１６の一方入力へ与えら
れる。記憶レジスタ１２の出力は出力符号ライン
２４および出力値バスライン２６を介して補間器
１６の第２の入力２８へ与えられる。第２の入力
２８に対する信号は第１の入力２３へ与えられる
ものと同一であるが、１クロツク間隔だけ遅延さ
れている。
よび入力値バスライン２２を介してともに記憶レ
ジスタ１２および補間器１６の一方入力へ与えら
れる。記憶レジスタ１２の出力は出力符号ライン
２４および出力値バスライン２６を介して補間器
１６の第２の入力２８へ与えられる。第２の入力
２８に対する信号は第１の入力２３へ与えられる
ものと同一であるが、１クロツク間隔だけ遅延さ
れている。
入力符号ライン２０および出力符号ライン２４
はともに２入力符号比較器１４の入力へ結合され
る。符号比較器１４の出力は補間器１６の能動化
入力３０へ与えられる。補間器１６の出力端子３
２は復調されたデータ出力を表わす１個のクロツ
ク制御された２状態信号を与える。検出器１０に
対する入力信号は受信アナログ信号のサンプルさ
れたアイパターンを表わすデイジタルローパスフ
イルタの出力である。
はともに２入力符号比較器１４の入力へ結合され
る。符号比較器１４の出力は補間器１６の能動化
入力３０へ与えられる。補間器１６の出力端子３
２は復調されたデータ出力を表わす１個のクロツ
ク制御された２状態信号を与える。検出器１０に
対する入力信号は受信アナログ信号のサンプルさ
れたアイパターンを表わすデイジタルローパスフ
イルタの出力である。
第２図を参照して、この発明の動作を示す１組
のタイミング図が示される。タイミング図にお
いて、時間に対する連続したアイパターン信号３
４、１間隔Ｔだけ遅延された再構成されたアイパ
ターン信号曲線３６およびアイパターン信号のサ
ンプルｘ（ｎ−２）、ｘ（ｎ−１）、ｘ(n)、ｘ（ｎ＋
１）、ｘ（ｎ＋２）、ｘ（ｎ＋３）が示される。各サ
ンプルは＋１および−１の間の尺度での振幅が示
されている。
のタイミング図が示される。タイミング図にお
いて、時間に対する連続したアイパターン信号３
４、１間隔Ｔだけ遅延された再構成されたアイパ
ターン信号曲線３６およびアイパターン信号のサ
ンプルｘ（ｎ−２）、ｘ（ｎ−１）、ｘ(n)、ｘ（ｎ＋
１）、ｘ（ｎ＋２）、ｘ（ｎ＋３）が示される。各サ
ンプルは＋１および−１の間の尺度での振幅が示
されている。
サンプルｘ（ｎ−１）およびｘ(n)の間の再構成
された曲線は、サンプルｘ（ｎ−１）で始まる直
線で近似することができる。次式を用いる。
された曲線は、サンプルｘ（ｎ−１）で始まる直
線で近似することができる。次式を用いる。
ｙ(t)＝Ａ・Ｔ＋ｘ（ｎ−１）
ここでＡは勾配の大きさおよび符号に等しく、
副間隔Toは、ｘ（ｎ−１）とｘ(n)との間の間隔Ｔ
を間隔Ｔ／Ｎを有するＮ個のより小さな時間スロ
ツト（副間隔）に分割することにより構成するこ
とができる。
副間隔Toは、ｘ（ｎ−１）とｘ(n)との間の間隔Ｔ
を間隔Ｔ／Ｎを有するＮ個のより小さな時間スロ
ツト（副間隔）に分割することにより構成するこ
とができる。
勾配Ａは次式によつて表わされる。
｛ｘ(n)−ｘ（ｎ−１）｝／Ｔ
各副間隔Toに対する式ｙ(t)の変化△ｙは、次
式により与えられる。
式により与えられる。
Ａ・To＝｛ｘ(n)−ｘ（ｎ−１）｝・（To／Ｔ）＝Δy
この量は、サンプルｘ（ｎ−１）およびｘ(n)の
間の期間を通じて一定であり、それによりサンプ
ルｘ(n)のときよりも、２つのサンプル間のゼロク
ロスの発生の正確な評価を与える。補間器１６
（第１図）は、たとえば符号比較器１４である関
連の回路が反対の符号を有する連続するサンプル
を検出するとゼロクロスの時点を評価するように
動作する。同一符号の連続サンプルが検出された
場合、補間器１６は用いられない。
間の期間を通じて一定であり、それによりサンプ
ルｘ(n)のときよりも、２つのサンプル間のゼロク
ロスの発生の正確な評価を与える。補間器１６
（第１図）は、たとえば符号比較器１４である関
連の回路が反対の符号を有する連続するサンプル
を検出するとゼロクロスの時点を評価するように
動作する。同一符号の連続サンプルが検出された
場合、補間器１６は用いられない。
この発明による方法は、ランダム論理デイジタ
ル回路によつて実現してもよいし、また処理指向
マイクロプロセサ・ベース・システムにおいてア
ルゴリズム的に実現してよい。適当なアルゴリズ
ムのステツプは以下のようなものである。
ル回路によつて実現してもよいし、また処理指向
マイクロプロセサ・ベース・システムにおいてア
ルゴリズム的に実現してよい。適当なアルゴリズ
ムのステツプは以下のようなものである。
１ サンプルｘ(n)の符号の値がサンプルｘ（ｎ−
１）の符号の値と等しい場合、受信データｘ
（ｎ−１）は変化されずに通過させられる。
１）の符号の値と等しい場合、受信データｘ
（ｎ−１）は変化されずに通過させられる。
２ そうでない場合には、すなわち両サンプルｘ
(n)およびｘ（ｎ−１）の符号が異なつている場
合には、（両サンプルの絶対値を加算すること
により）サンプルの差ｘ(n)−ｘ（ｎ−１）の値
を計算し、この差を第１のレジスタに「ｘにお
ける変化値」として記憶する。
(n)およびｘ（ｎ−１）の符号が異なつている場
合には、（両サンプルの絶対値を加算すること
により）サンプルの差ｘ(n)−ｘ（ｎ−１）の値
を計算し、この差を第１のレジスタに「ｘにお
ける変化値」として記憶する。
３ 第１のレジスタにおける値を、補間器クロツ
ク速度に対するサンプルクロツク速度の割合に
よつて決定される尺度の値で割算する。（もし
このクロツク速度の割合が、デイジタル数がＮ
進数で表示されるとき、このＮの偶数巾乗であ
れば、この割算はこの差すなわち変化値の位置
をシフトすることにより達成することができ
る。特に、このＮ進数が２進数であり、補間器
クロツクに対するサンプルクロツクの周期の値
の割合が８対１であれば、すなわちＴ／To＝
８／１の場合、割算は３ビツト右すなわち下位
ビツト方向にシフトすることにより達成するこ
とができる。）この結果得られる値はＡ・Toで
ある。
ク速度に対するサンプルクロツク速度の割合に
よつて決定される尺度の値で割算する。（もし
このクロツク速度の割合が、デイジタル数がＮ
進数で表示されるとき、このＮの偶数巾乗であ
れば、この割算はこの差すなわち変化値の位置
をシフトすることにより達成することができ
る。特に、このＮ進数が２進数であり、補間器
クロツクに対するサンプルクロツクの周期の値
の割合が８対１であれば、すなわちＴ／To＝
８／１の場合、割算は３ビツト右すなわち下位
ビツト方向にシフトすることにより達成するこ
とができる。）この結果得られる値はＡ・Toで
ある。
４ サンプル値ｘ（ｎ−１）を累算器レジスタに
格納する。
格納する。
５ 累算器レジスタの値の現在の符号が、前のク
ロツクサイクルの間の累算器レジスタの符号の
値と等しくなくなるまで、高速クロツク（たと
えば補間器クロツク）の制御の下で、（ステツ
プ３において右方向へシフトされている）第１
のレジスタの内容を累算器レジスタに繰返し加
算する。
ロツクサイクルの間の累算器レジスタの符号の
値と等しくなくなるまで、高速クロツク（たと
えば補間器クロツク）の制御の下で、（ステツ
プ３において右方向へシフトされている）第１
のレジスタの内容を累算器レジスタに繰返し加
算する。
６ 符号が等しくなくなると、そのときのクロツ
クの変化時に復調器の出力状態を変化させる。
クの変化時に復調器の出力状態を変化させる。
第３図は（第１図に対応する番号を有する）１
つの回路実施例を示す。補間器１６は、演算装置
３８、第１のマルチプレクサ４４、演算累算器５
８、第２のマルチプレクサ６２およびタイマ６８
を含む。符号ライン２０および値ライン２２上の
サンプルされた入力値は、たとえば８ビツトの記
憶レジスタである記憶レジスタ１２に結合される
とともに、演算装置３８の一方入力ポート２３に
結合される。記憶レジスタ１２の出力は、符号ラ
イン２４および値ライン２６を介して演算装置３
８の他方入力ポート２８に結合される。演算装置
３８は、その第２の入力ポート２８に受けた値か
らその第１の入力ポート２３に受けた値を減算
し、その出力ポート４０に差の値を与えるだけで
ある。出力ポート４０の上位出力ビツトは３ビツ
トだけ下位ビツト方向へシフトされて第１のマル
チプレクサ４４の第１の入力ポート４２へ結合さ
れる。空白になつた上位ビツトは適当な論理レベ
ル（たとえば正論理と仮定してグラウンド）へと
もに接続される。より下位のビツトは切捨てられ
る。このビツトシフト構成は、実質的に、割算器
４６と等価である。
つの回路実施例を示す。補間器１６は、演算装置
３８、第１のマルチプレクサ４４、演算累算器５
８、第２のマルチプレクサ６２およびタイマ６８
を含む。符号ライン２０および値ライン２２上の
サンプルされた入力値は、たとえば８ビツトの記
憶レジスタである記憶レジスタ１２に結合される
とともに、演算装置３８の一方入力ポート２３に
結合される。記憶レジスタ１２の出力は、符号ラ
イン２４および値ライン２６を介して演算装置３
８の他方入力ポート２８に結合される。演算装置
３８は、その第２の入力ポート２８に受けた値か
らその第１の入力ポート２３に受けた値を減算
し、その出力ポート４０に差の値を与えるだけで
ある。出力ポート４０の上位出力ビツトは３ビツ
トだけ下位ビツト方向へシフトされて第１のマル
チプレクサ４４の第１の入力ポート４２へ結合さ
れる。空白になつた上位ビツトは適当な論理レベ
ル（たとえば正論理と仮定してグラウンド）へと
もに接続される。より下位のビツトは切捨てられ
る。このビツトシフト構成は、実質的に、割算器
４６と等価である。
この３ビツトシフト構成により、演算装置３８
の出力を８で割算した値が得られる。
の出力を８で割算した値が得られる。
入力符号ライン２０および入力値バスライン２
２はまた、第１のマルチプレクサ４４の第２の入
力ポート４８に結合される。第１のマルチプレク
サ４４の出力ポート５０は、符号ライン５２およ
び値バスライン５４を介して累算器５８の入力ポ
ート５６に結合される。累算器５８の出力符号ビ
ツトは、第２のマルチプレクサ６２の第１の入力
ポート６０に結合される。記憶レジスタ１２から
の出力符号ライン２４は、第２のマルチプレクサ
６２の第２の入力ポート６４へ結合される。第２
のマルチプレクサ６２の出力端子は、補間器出力
ポート３２である。記憶レジスタ１２への入力符
号ライン２０は、また、符号比較器１４の第１の
入力へ結合される。また、記憶レジスタ１２の出
力符号ライン２４は符号比較器１４の第２の入力
へ結合される。符号比較器１４の出力は、タイマ
６８を制御する。タイマ６８の各出力は、能動化
入力３０の状態により決定される。タイマ６８
は、記憶レジスタ１２、累算器５８、第１のマル
チプレクサ４４および第２のマルチプレクサ６２
へそれぞれ結合される出力を有している。
２はまた、第１のマルチプレクサ４４の第２の入
力ポート４８に結合される。第１のマルチプレク
サ４４の出力ポート５０は、符号ライン５２およ
び値バスライン５４を介して累算器５８の入力ポ
ート５６に結合される。累算器５８の出力符号ビ
ツトは、第２のマルチプレクサ６２の第１の入力
ポート６０に結合される。記憶レジスタ１２から
の出力符号ライン２４は、第２のマルチプレクサ
６２の第２の入力ポート６４へ結合される。第２
のマルチプレクサ６２の出力端子は、補間器出力
ポート３２である。記憶レジスタ１２への入力符
号ライン２０は、また、符号比較器１４の第１の
入力へ結合される。また、記憶レジスタ１２の出
力符号ライン２４は符号比較器１４の第２の入力
へ結合される。符号比較器１４の出力は、タイマ
６８を制御する。タイマ６８の各出力は、能動化
入力３０の状態により決定される。タイマ６８
は、記憶レジスタ１２、累算器５８、第１のマル
チプレクサ４４および第２のマルチプレクサ６２
へそれぞれ結合される出力を有している。
この発明に従う第３図の各構成要素の動作を理
解するために、第３図に関連して第２図を参照す
る。デイジタルサンプルの形態の信号が検出器１
０の入力へ与えられる。このデイジタルサンプル
は連続アイパターン信号曲線３４（タイミング図
）に沿つた各点で表わされる。この信号は記憶
レジスタ１２により遅延されて、検出器への入力
サンプルに対し１クロツクサイクル（間隔クロツ
クサイクル）Ｔだけ遅延されたサンプルの組を生
成する。これらの２つのサンプルの符号の値、す
なわち、入力符号ライン２０上の信号と出力符号
ライン２４上の信号の値は、符号比較器１４へ与
えられる。この符号比較器１４の出力は、タイマ
６８の能動化入力３０へ与えられており、２状態
信号Ａ（タイミング図）の形で現われる。異な
る符号が検出されれば、サンプルクロツクライン
上の信号Ｂ（タイミング図）のクロツク変化時
点で状態変化が生じる。この第２図を参照すれ
ば、サンプルｘ(n)とサンプルｘ（ｎ−１）の符号
が異なつた場合、サンプルクロツク信号Ｂの変化
時点に応答して符号比較器１４の出力信号Ａが変
化する。ここで、すべてのクロツク信号および制
御信号の前縁および後縁はともにクロツク信号と
して用いられる。すなわち、たとえば、クロツク
信号Ｂの前縁で記憶レジスタ１２からサンプルｘ
（ｎ−１）が読出され符号比較器１４の一方入力
へ与えられるとともに、このクロツク信号Ｂの後
縁により記憶レジスタ１２へ新たなサンプルが記
憶される。また累算器５８は、クロツク信号Ｂの
前縁でその内容がクリアされ、その後縁に応答し
てマルチプレクサ４４から新たなデータを取込
む。すなわち、タイマ６８からのクロツク信号Ｂ
は、記憶レジスタ１２をトグルし、また累算器５
８をクリアし、新たなデータを受入れ準備状態に
設定する。
解するために、第３図に関連して第２図を参照す
る。デイジタルサンプルの形態の信号が検出器１
０の入力へ与えられる。このデイジタルサンプル
は連続アイパターン信号曲線３４（タイミング図
）に沿つた各点で表わされる。この信号は記憶
レジスタ１２により遅延されて、検出器への入力
サンプルに対し１クロツクサイクル（間隔クロツ
クサイクル）Ｔだけ遅延されたサンプルの組を生
成する。これらの２つのサンプルの符号の値、す
なわち、入力符号ライン２０上の信号と出力符号
ライン２４上の信号の値は、符号比較器１４へ与
えられる。この符号比較器１４の出力は、タイマ
６８の能動化入力３０へ与えられており、２状態
信号Ａ（タイミング図）の形で現われる。異な
る符号が検出されれば、サンプルクロツクライン
上の信号Ｂ（タイミング図）のクロツク変化時
点で状態変化が生じる。この第２図を参照すれ
ば、サンプルｘ(n)とサンプルｘ（ｎ−１）の符号
が異なつた場合、サンプルクロツク信号Ｂの変化
時点に応答して符号比較器１４の出力信号Ａが変
化する。ここで、すべてのクロツク信号および制
御信号の前縁および後縁はともにクロツク信号と
して用いられる。すなわち、たとえば、クロツク
信号Ｂの前縁で記憶レジスタ１２からサンプルｘ
（ｎ−１）が読出され符号比較器１４の一方入力
へ与えられるとともに、このクロツク信号Ｂの後
縁により記憶レジスタ１２へ新たなサンプルが記
憶される。また累算器５８は、クロツク信号Ｂの
前縁でその内容がクリアされ、その後縁に応答し
てマルチプレクサ４４から新たなデータを取込
む。すなわち、タイマ６８からのクロツク信号Ｂ
は、記憶レジスタ１２をトグルし、また累算器５
８をクリアし、新たなデータを受入れ準備状態に
設定する。
信号Ａによつて示される状態の変化に応答し
て、マルチプレクサ６２は、タイマ６８からの信
号Ｃ（タイミング図）の制御のもとにその入力
を記憶レジスタ１２からの出力符号ライン２４か
ら、その入力６２へ与えられる累算器５８からの
出力符号ラインへと切換える。このとき、累算器
５８はすでに信号Ｂによりクリアされており、か
つ新たなデータをロードされる準備状態にあり、
またその出力が第２のマルチプレクサ６２を介し
てクロツクされる。すなわち、マルチプレクサ６
２からは、その出力ポート３２を介して、累算器
５８からの出力符号ライン５８を介した符号信号
が信号Ｄに応答して出力される。
て、マルチプレクサ６２は、タイマ６８からの信
号Ｃ（タイミング図）の制御のもとにその入力
を記憶レジスタ１２からの出力符号ライン２４か
ら、その入力６２へ与えられる累算器５８からの
出力符号ラインへと切換える。このとき、累算器
５８はすでに信号Ｂによりクリアされており、か
つ新たなデータをロードされる準備状態にあり、
またその出力が第２のマルチプレクサ６２を介し
てクロツクされる。すなわち、マルチプレクサ６
２からは、その出力ポート３２を介して、累算器
５８からの出力符号ライン５８を介した符号信号
が信号Ｄに応答して出力される。
補間器クロツク信号（タイミング図の信号
Ｄ）は、サンプルクロツクの整数倍で動作してお
り、周期Toを有している。また、この補間器ク
ロツク信号Ｄは、累算器５８をサイクル動作させ
始める。信号Ｂの立下りに応答して、すなわち第
１のクロツクサイクルにおいて、信号Ｅ（タイミ
ング図）の状態“１”により示されるように、
第１のマルチプレクサ４４から累算器５８へは、
その入力４８へ与えられたサンプルｘ(n)が与えら
れる。ここで、第３図においては、入力符号ライ
ン２０および入力値ラインからのサンプルｘ(n)が
マルチプレクサ４４の入力４８へ与えられてお
り、マルチプレクサ４４からはこのサンプルｘ(n)
が累算器５８の入力ポートへ与えられる構成が用
いられる。しかしながら、前述のごとく、この発
明によるアルゴリズムに従えば、累算器５８がサ
ンプルｘ（ｎ−１）に対し順次Ａ・Toを累算し、
その累算結果の符号を符号ラインを介して第２の
マルチプレクサ６２の入力ポートへ与えることが
必要となる。しかしながら、演算装置３８はサン
プルｘ(n)からサンプルｘ（ｎ−１）を減算するの
ではなく、サンプルｘ（ｎ−１）からサンプルｘ
(n)を減算している。このため、前述のアルゴリズ
ムとＡ・To＝Δyの符号が逆転する。このため、
マルチプレクサ４４から第１のクロツクにおいて
サンプルｘ(n)が与えられる。しかしながら、前述
のアルゴリズムを正確に実行することも可能であ
る。たとえば、演算装置３８の演算内容をそのま
まとし、かつマルチプレクサ４４において、たと
えば信号Ｂ（第３図にはその経路を明確に示さず）
の前縁に応答して累算器５８へそのラツチデータ
を与え、信号Ｂの後縁に応答して入力ポート４８
へ与えられた信号をラツチする回路をその入力ポ
ート４８へ設けることにより容易に実現される。
すなわち、第１のマルチプレクサ４４からは、常
に記憶レジスタ１２への入力よりも１サンプルク
ロツク間隔前のサンプルが出力され累算器５８へ
与えられる構成を用い、マルチプレクサ６２の入
力６４の接続先を変更すればよい。
Ｄ）は、サンプルクロツクの整数倍で動作してお
り、周期Toを有している。また、この補間器ク
ロツク信号Ｄは、累算器５８をサイクル動作させ
始める。信号Ｂの立下りに応答して、すなわち第
１のクロツクサイクルにおいて、信号Ｅ（タイミ
ング図）の状態“１”により示されるように、
第１のマルチプレクサ４４から累算器５８へは、
その入力４８へ与えられたサンプルｘ(n)が与えら
れる。ここで、第３図においては、入力符号ライ
ン２０および入力値ラインからのサンプルｘ(n)が
マルチプレクサ４４の入力４８へ与えられてお
り、マルチプレクサ４４からはこのサンプルｘ(n)
が累算器５８の入力ポートへ与えられる構成が用
いられる。しかしながら、前述のごとく、この発
明によるアルゴリズムに従えば、累算器５８がサ
ンプルｘ（ｎ−１）に対し順次Ａ・Toを累算し、
その累算結果の符号を符号ラインを介して第２の
マルチプレクサ６２の入力ポートへ与えることが
必要となる。しかしながら、演算装置３８はサン
プルｘ(n)からサンプルｘ（ｎ−１）を減算するの
ではなく、サンプルｘ（ｎ−１）からサンプルｘ
(n)を減算している。このため、前述のアルゴリズ
ムとＡ・To＝Δyの符号が逆転する。このため、
マルチプレクサ４４から第１のクロツクにおいて
サンプルｘ(n)が与えられる。しかしながら、前述
のアルゴリズムを正確に実行することも可能であ
る。たとえば、演算装置３８の演算内容をそのま
まとし、かつマルチプレクサ４４において、たと
えば信号Ｂ（第３図にはその経路を明確に示さず）
の前縁に応答して累算器５８へそのラツチデータ
を与え、信号Ｂの後縁に応答して入力ポート４８
へ与えられた信号をラツチする回路をその入力ポ
ート４８へ設けることにより容易に実現される。
すなわち、第１のマルチプレクサ４４からは、常
に記憶レジスタ１２への入力よりも１サンプルク
ロツク間隔前のサンプルが出力され累算器５８へ
与えられる構成を用い、マルチプレクサ６２の入
力６４の接続先を変更すればよい。
次のクロツクサイクルにおいては、タイマ６８
の制御の下に、すなわちタイミング図に示す信
号Ｅの状態“０”に示すように、信号Ｅに応答し
て、マルチプレクサ４４の出力へは、その入力ポ
ート４２へ与えられた信号がゲートされて与えら
れかつ累算器５８の入力ポート５６へ伝達され
る。マルチプレクサ４４の入力４２に現われる値
は、次に符号比較器１４が符号変化を示すまで、
累算器５８の現在の内容に繰返し加算される。す
なわち、符号比較器１４が符号変化を検出した場
合、サンプルｘ（ｎ−１）とサンプルｘ(n)とは符
号が異なつていることを示している。したがつ
て、累算器５８においては、次に符号比較器の１
４の出力が変化する時点まですなわちサンプルｘ
(n)とサンプルｘ（ｎ＋１）の符号が比較されると
きまで、サンプルｘ（ｎ−１）に対しマルチプレ
クサ４４の入力ポート４２へ与えられた値Ａ・
Toが繰返し加算される。（この例において、サン
プル値は検出器１０に対する入力を通して連続し
て与えられると仮定している。第３図において点
線で示された前段の出力のサンプル記憶レジスタ
５１は、典型的な機構を示している。これに代え
て、サンプルの値は、検出器１０の入力において
このサンプル記憶レジスタ５１と類似するサンプ
ルレジスタに記憶されてもよい。）累算器５８に
おける値は、たとえば、マルチプレクサ４４の第
２のポート４８を介して与えられた初期値ｘ(n)か
ら０に収束し、そしてその累算器５８の内容の値
が０を横切ることにより累算器５８の累算内容の
符号は変化する。ここで、累算器５８はその累算
動作を信号Ｄに応答して実行している。累算器５
８の内容の符号は第２のマルチプレクサ６２の入
力ポート６０へ与えられている。したがつて、こ
の累算器５８の内容の符号のゼロクロスを示す符
号変化は、第２のマルチプレクサ６２の出力ポー
ト３２に与えられる。この第２のマルチプレクサ
６２の出力ポート３２に与えられる符号変化は、
累算器５８の内容の符号変化であり、したがつ
て、検出器１０の出力（タイミング図の信号
Ｆ）において、この状態の変更は、補間された値
が０基準を横切る副間隔ｋ（タイミング図およ
び）のクロツク変化のときに発生する。
の制御の下に、すなわちタイミング図に示す信
号Ｅの状態“０”に示すように、信号Ｅに応答し
て、マルチプレクサ４４の出力へは、その入力ポ
ート４２へ与えられた信号がゲートされて与えら
れかつ累算器５８の入力ポート５６へ伝達され
る。マルチプレクサ４４の入力４２に現われる値
は、次に符号比較器１４が符号変化を示すまで、
累算器５８の現在の内容に繰返し加算される。す
なわち、符号比較器１４が符号変化を検出した場
合、サンプルｘ（ｎ−１）とサンプルｘ(n)とは符
号が異なつていることを示している。したがつ
て、累算器５８においては、次に符号比較器の１
４の出力が変化する時点まですなわちサンプルｘ
(n)とサンプルｘ（ｎ＋１）の符号が比較されると
きまで、サンプルｘ（ｎ−１）に対しマルチプレ
クサ４４の入力ポート４２へ与えられた値Ａ・
Toが繰返し加算される。（この例において、サン
プル値は検出器１０に対する入力を通して連続し
て与えられると仮定している。第３図において点
線で示された前段の出力のサンプル記憶レジスタ
５１は、典型的な機構を示している。これに代え
て、サンプルの値は、検出器１０の入力において
このサンプル記憶レジスタ５１と類似するサンプ
ルレジスタに記憶されてもよい。）累算器５８に
おける値は、たとえば、マルチプレクサ４４の第
２のポート４８を介して与えられた初期値ｘ(n)か
ら０に収束し、そしてその累算器５８の内容の値
が０を横切ることにより累算器５８の累算内容の
符号は変化する。ここで、累算器５８はその累算
動作を信号Ｄに応答して実行している。累算器５
８の内容の符号は第２のマルチプレクサ６２の入
力ポート６０へ与えられている。したがつて、こ
の累算器５８の内容の符号のゼロクロスを示す符
号変化は、第２のマルチプレクサ６２の出力ポー
ト３２に与えられる。この第２のマルチプレクサ
６２の出力ポート３２に与えられる符号変化は、
累算器５８の内容の符号変化であり、したがつ
て、検出器１０の出力（タイミング図の信号
Ｆ）において、この状態の変更は、補間された値
が０基準を横切る副間隔ｋ（タイミング図およ
び）のクロツク変化のときに発生する。
この発明の特定の実施例を参照して説明され
た。他の実施例は当業者にとつては明らかであろ
う。したがつて、この発明は、添付の特許請求の
範囲によつて示されるものを除いて限定されるこ
とを意図していない。
た。他の実施例は当業者にとつては明らかであろ
う。したがつて、この発明は、添付の特許請求の
範囲によつて示されるものを除いて限定されるこ
とを意図していない。
第１図はこの発明によるFSK信号に対するデ
イジタル信号検出器のブロツク図である。第２図
はこの発明による、デイジタル的にサンプルされ
たFSK信号検出器に対する１組のタイミング図
である。第３図はこの発明によるデイジタル信号
検出器の概略ブロツク図である。 図において、１０は検出器、１２は記憶レジス
タ、１４は符号比較器、１６は補間器、１８はク
ロツク、３８は演算装置、４４は第１のマルチプ
レクサ、５８は累算器、６２は第２のマルチプレ
クサ、６８はタイマである。なお、図中、同一符
号は同一または相当部分を示す。
イジタル信号検出器のブロツク図である。第２図
はこの発明による、デイジタル的にサンプルされ
たFSK信号検出器に対する１組のタイミング図
である。第３図はこの発明によるデイジタル信号
検出器の概略ブロツク図である。 図において、１０は検出器、１２は記憶レジス
タ、１４は符号比較器、１６は補間器、１８はク
ロツク、３８は演算装置、４４は第１のマルチプ
レクサ、５８は累算器、６２は第２のマルチプレ
クサ、６８はタイマである。なお、図中、同一符
号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ デイジタルデータ通信受信装置において、連
続信号の離散サンプル系列における複数のデイジ
タル値を処理するための装置であつて、前記サン
プルの各々は予め定められたサンプル間隔だけ互
いに分離されており、 前記サンプル系列における第１のサンプルを記
憶するための手段と、 前記第１のサンプルと前記第１のサンプルに続
く第２のサンプルとを比較して前記第１のサンプ
ルと前記第２のサンプルの符号の変化を検出する
ための検出手段と、 前記検出手段による符号変化検出に応答して、
前記第１のサンプル値と前記第２のサンプル値の
間を補間して前記第２のサンプルの前に存在する
ゼロクロスの発生時点を示すタイミング信号を発
生し、それにより前記連続信号を復調するための
補間手段とを備え、 前記補間手段は、 前記第１のサンプル値と前記第２のサンプル値
とを結ぶ線分を等分割して、前記第１のサンプル
値と前記第２のサンプル値との間の値の単位変化
量を求めるサブサンプル手段と、 前記サブサンプル手段からの単位変化量を順次
前記第１のサンプルの値に加算し、該加算結果の
符号変化に応答して前記タイミング信号を発生す
る手段とを含む、デイジタルデータ通信受信装置
におけるゼロクロス補間器。 ２ 前記サブサンプル手段は、 前記予め定められたサンプリング間隔の分数で
与えられる副間隔を形成するタイミング手段と、 前記記憶手段に接続され、前記第２のサンプル
の値から前記第１のサンプルの値を減算して前記
サンプリング間隔における前記第１のサンプルと
前記第２のサンプルとの間の差の値を形成する減
算手段と、 前記減算手段に接続され、前記サンプリング間
隔における前記差の値を、前記副間隔の各々の間
における変化を表わす副間隔における差の値に分
割する除算手段とを含み、 前記タイミング信号を発生するための手段は、 前記タイミング手段からの前記副間隔を規定す
るサブサンプリングクロツク信号に応答して、前
記第１のサンプルの値と前記副間隔における前記
差の値とを合計して補間値を発生するための合計
手段と、 前記合計手段の出力に応答して、前記補間値に
おける符号の変化の発生を検出し、この符号変化
発生に応答してゼロクロスを示す手段とを備え
る、特許請求の範囲第１項記載のデイジタルデー
タ通信受信装置におけるゼロクロス補間器。 ３ 前記記憶手段は、並列デイジタル記憶レジス
タ手段を含む、特許請求の範囲第２項記載のデイ
ジタルデータ通信受信装置におけるゼロクロス補
間器。 ４ 前記合計手段は、並列デイジタル累算レジス
タ手段を含む、特許請求の範囲第３項記載のデイ
ジタルデータ通信受信装置におけるゼロクロス補
間器。 ５ 前記副間隔に対する前記サンプリング間隔の
割合は、前記デイジタル値をＮ進数で表示したと
き、前記Ｎの巾乗で与えられ、かつ 前記除算手段は、 前記減算手段の出力を前記デイジタル値の下位
桁方向へ所定の桁数だけ移動させて前記副間隔に
おける前記差の値を形成する、特許請求の範囲第
２項記載のデイジタルデータ通信受信装置におけ
るゼロクロス補間器。 ６ 前記Ｎ進数は２進数であり、前記副間隔にお
ける前記差の値は前記サンプリング間隔における
前記差の値の1/8以下であり、前記タイミング手
段は、前記サンプリング間隔毎に少なくとも８回
前記副間隔を規定する前記サブサンプリングクロ
ツク信号を発生し、かつ前記除算手段は、前記減
算手段の出力を下位ビツト方向へ少なくとも２進
桁における３桁だけシフトして出力する手段を含
む、特許請求の範囲第５項記載のデイジタルデー
タ通信受信装置におけるゼロクロス補間器。 ７ 前記ゼロクロス補間器は、さらに、前記記憶
手段の出力信号と前記合計手段の出力信号とを切
換える手段を含み、かつ前記補間手段は、前記第
１および前記第２のサンプルの符号の変化が前記
比較・検出手段によつて検出される間隔において
のみ、復調された出力信号を与える、特許請求の
範囲第２項記載のデイジタルデータ通信受信装置
におけるゼロクロス補間器。 ８ デイジタルデータ通信受信装置において、連
続信号が予め定められたサンプリング速度でサン
プリングされてなる互いに間隔を隔てられた離散
サンプル系列における複数のデイジタル値を処理
するための方法であつて、前記サンプルは前記間
隔だけ互いに時間的に分離されており、 前記サンプル系列における第１のサンプルを記
憶するステツプと、 前記第１のサンプルと、前記第１のサンプルに
すぐに続く第２のサンプルとを比較し、０を基準
として前記第１のサンプルと前記第２のサンプル
の符号の変化を検出するステツプと、 前記第１のサンプルの値と前記第２のサンプル
の値との間を補間して前記第２のサンプルの前に
存在するゼロクロスの発生時点を検出する補間ス
テツプと、 前記検出されたゼロクロスの発生に応答して、
２状態復調信号の状態を変化させて前記連続信号
を復調するステツプとを備え、 前記補間ステツプは、 前記第１のサンプルの値と前記第２のサンプル
の値とを結ぶ線分を等分割し、該分割間隔により
前記第１のサンプルの値と前記第２のサンプルの
値との間の単位変化量を求めるステツプと、 前記第１のサンプルの値に前記単位変化量を順
次加算し、該加算結果の符号の変化の発生を前記
ゼロクロス発生時点として識別するステツプとを
含む、デイジタル通信受信装置におけるゼロクロ
ス補間方法。 ９ 前記補間ステツプは、 各サンプリング間隔に対し、前記第１のサンプ
ルの値を前記第２のサンプルの値から減算して前
記サンプリング間隔における差の値を形成するス
テツプと、 前記サンプリング間隔を複数の副間隔に分割
し、前記サンプリング間隔における前記差の値を
前記副間隔各々における差を示す副間隔の差の値
にデイジタル的に分割するステツプと、 前記サンプリング間隔毎に、前記副間隔に対す
る前記サンプリング間隔の割合に等しい速度で、
前記副間隔の前記差の値を前記第１のサンプルの
値とすでに合計された副間隔の差の値との合計に
加算し、補間値を示す信号を発生するステツプ
と、 前記補間を示す信号の符号をモニタして、前記
補間値を表わす信号の符号変化に基づいて前記ゼ
ロクロス発生時点を示すゼロクロス指示信号を発
生するステツプとを含む、特許請求の範囲第８項
記載のデイジタルデータ通信受信装置におけるゼ
ロクロス補間方法。 １０ 前記復調信号を発生するステツプは、前記
記憶された第１のサンプルの符号の表示と前記補
間値の符号の表示とを切換え、前記補間値の符号
を、前記第１および第２のサンプルの符号変化が
検出された間隔においてのみ前記復調された信号
として与えるステツプを備える、特許請求の範囲
第９項記載のデイジタルデータ通信受信装置にお
けるゼロクロス補間方法。 １１ デイジタルデータ通信受信装置における、
連続信号の離散サンプル系列における複数のデイ
ジタル値を処理するための装置であつて、前記離
散サンプルの各々は予め定められたサンプリング
間隔だけ互いに分離されており、 前記サンプル系列における第１の離散サンプル
と前記サンプル系列における後続の第２の離散サ
ンプルとを比較し、前記第１および前記第２のサ
ンプルの符号の不一致を検出するための比較検出
手段を含み、 前記比較検出手段は前記第１のサンプル値から
前記第２のサンプル値を減算し、このサンプリン
グ間隔における差の値を発生するための減算手段
を含み、 各々が前記サンプリング間隔の分数で与えられ
る複数の副間隔を確立するためのクロツク手段
と、 前記減算手段に結合され、前記サンプリング間
隔における差の値を複数の副間隔における差の値
に分割するための手段とを含み、前記副間隔にお
ける差の値の各々は前記サンプリング間隔におけ
る差の値の各前記副間隔における部分的変化を示
し、 前記符号不一致検出と前記クロツク手段の出力
とに応答して、副間隔における差の値と前記第２
のサンプルと先に加算された副間隔における差の
値との合計とを繰返し加算して補間値を発生する
ための加算手段、および、 前記加算手段出力に応答して２つの連続する補
間値において符号変化が発生したときに前記連続
信号のゼロクロス発生を示すためのタイミング信
号を発生する手段を備える、ゼロクロス補間器。 １２ 前記第２のサンプルとの減算の前に前記第
１のサンプルを記憶するための並列デイジタル記
憶レジスタをさらに備える、特許請求の範囲第１
１項記載のゼロクロス補間器。 １３ 前記加算手段は並列デイジタル累算用レジ
スタ手段を備える、特許請求の範囲第１１項記載
のゼロクロス補間器。 １４ 前記デイジタル通信受信装置の前記デイジ
タル値はＮ進数で表現され、前記サンプリング間
隔の前記副間隔に対する比は、前記Ｎの巾乗で与
えられ、前記分割手段は、前記サンプリング間隔
における差の値を前記Ｎ進数の下位ビツト方向へ
所定ビツト数だけ移動させて前記副間隔における
差の値を確立するための手段を含む、特許請求の
範囲第１１項記載のゼロクロス補間器。 １５ 前記Ｎ進数は２進数であり、前記副間隔の
差の値は前記サンプリング間隔における差の値の
１／８以下であり、前記クロツク手段は、１サンプ
リング間隔あたり少なくとも８回副間隔クロツク
信号を発生し、かつ前記分割手段は少なくとも３
ビツト下位方向へ前記サンプリング間隔における
差の値をシフトさせるための手段を備える、特許
請求の範囲第１４項記載のゼロクロス補間器。 １６ 前記比較検出手段の符号不一致検出に応答
して、前記加算手段の出力を前記タイミング信号
を発生するための手段へ与えかつ前記比較検出手
段の符号一致検出に応答して前記第１のサンプル
の値を前記タイミング信号を発生するための手段
へ与える切換手段をさらに備える、特許請求の範
囲第１１項記載のゼロクロス補間器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/305,015 US4412339A (en) | 1981-09-24 | 1981-09-24 | Zero-crossing interpolator to reduce isochronous distortion in a digital FSK modem |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58501568A JPS58501568A (ja) | 1983-09-16 |
| JPH0526378B2 true JPH0526378B2 (ja) | 1993-04-15 |
Family
ID=23178937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57502542A Granted JPS58501568A (ja) | 1981-09-24 | 1982-07-23 | ディジタルｆｓｋモデムにおける等時性歪を減少するゼロクロス補間器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4412339A (ja) |
| EP (1) | EP0088771B1 (ja) |
| JP (1) | JPS58501568A (ja) |
| DE (1) | DE3276346D1 (ja) |
| IT (1) | IT1152630B (ja) |
| WO (1) | WO1983001159A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479092A (en) * | 1981-11-20 | 1984-10-23 | At&T Bell Laboratories | Digital frequency-shift keyed demodulator |
| DE3223345A1 (de) * | 1982-06-23 | 1984-01-05 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und anordnung zum demodulieren eines frequenzmodulierten eingangssignals |
| EP0146652B1 (de) * | 1983-12-24 | 1987-09-02 | Deutsche ITT Industries GmbH | Digitaler FM-Demodulator für digitalisierte FM-Signale |
| NL8401310A (nl) * | 1984-04-24 | 1985-11-18 | Philips Nv | Inrichting voor het opwekken van een kloksignaal. |
| BE901232A (fr) * | 1984-12-07 | 1985-06-07 | Itt Ind Belgium | Systeme de radiocommunication. |
| US4635277A (en) * | 1985-10-21 | 1987-01-06 | Rockwell International Corporation | Digital clock recovery circuit apparatus |
| US5005189A (en) * | 1989-01-23 | 1991-04-02 | Hackett Jr Charles M | Detection of digital signals received from multipath channels |
| GB2232853A (en) * | 1989-05-31 | 1990-12-19 | Philips Electronic Associated | Zero crossing detector arrangements |
| US5159281A (en) * | 1991-11-20 | 1992-10-27 | Nsi Partners | Digital demodulator using numerical processor to evaluate period measurements |
| US5272448A (en) * | 1991-11-20 | 1993-12-21 | Numa Technologies, Inc. | Method and apparatus to perform digital demodulation by measuring periods between zero crossings |
| JPH08500942A (ja) * | 1991-11-20 | 1996-01-30 | ヌマ テクノロジーズ インコーポレイテッド | デジタル復調装置 |
| US5263054A (en) * | 1992-05-21 | 1993-11-16 | International Business Machines Corporation | Method and system for interpolating baud rate timing recovery for asynchronous start stop protocol |
| US5329242A (en) * | 1992-10-22 | 1994-07-12 | Myers Glen A | Method and apparatus for signal demodulation using time-intervals |
| US5315284A (en) * | 1992-12-23 | 1994-05-24 | International Business Machines Corporation | Asynchronous digital threshold detector for a digital data storage channel |
| US6278747B1 (en) * | 1998-03-13 | 2001-08-21 | International Business Machines Corporation | Method and apparatus for performing digital detection of data stored on an optical medium |
| US6366225B1 (en) * | 2000-02-14 | 2002-04-02 | Stmicroelectronics, Inc. | Circuit and method for determining the phase difference between a sample clock and a sample signal by linear approximation |
| US6775084B1 (en) | 2000-02-14 | 2004-08-10 | Stmicroelectronics, Inc. | Circuit and method for determining the phase difference between a sample clock and a sampled signal |
| US6983298B2 (en) * | 2001-03-28 | 2006-01-03 | Texas Instruments Incorporated | Method and apparatus for linear interpolation using gradient tables |
| PE20080595A1 (es) | 2006-04-28 | 2008-05-17 | Orica Explosives Tech Pty Ltd | Metodos para controlar componentes de aparatos de tronadura, aparatos de tronadura y componentes de los mismos |
| US8352526B1 (en) * | 2006-06-16 | 2013-01-08 | Xilinx, Inc. | Direct digital synthesis with reduced jitter |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3846708A (en) * | 1973-03-15 | 1974-11-05 | Bell Telephone Labor Inc | Digital demodulation of frequency-shift keyed data signals |
| US3943346A (en) * | 1974-07-22 | 1976-03-09 | Rca Corporation | Digital interpolator for reducing time quantization errors |
| DE2658957A1 (de) * | 1976-03-03 | 1977-09-08 | Ibm | Detektorschaltung fuer den traeger bei digitaler datenuebertragung |
| FR2377729A1 (fr) * | 1977-01-14 | 1978-08-11 | Thomson Csf | Dispositif de decodage de signaux numeriques, et systeme comportant un tel dispositif |
| JPS547846A (en) * | 1977-06-20 | 1979-01-20 | Nec Corp | Discrimination system for digital amplitude, polarity and code |
| US4313173A (en) * | 1980-06-10 | 1982-01-26 | Bell Telephone Laboratories, Incorporated | Linear interpolator |
-
1981
- 1981-09-24 US US06/305,015 patent/US4412339A/en not_active Expired - Lifetime
-
1982
- 1982-07-23 JP JP57502542A patent/JPS58501568A/ja active Granted
- 1982-07-23 DE DE8282902615T patent/DE3276346D1/de not_active Expired
- 1982-07-23 WO PCT/US1982/001009 patent/WO1983001159A1/en not_active Ceased
- 1982-07-23 EP EP82902615A patent/EP0088771B1/en not_active Expired
- 1982-09-24 IT IT23423/82A patent/IT1152630B/it active
Also Published As
| Publication number | Publication date |
|---|---|
| EP0088771B1 (en) | 1987-05-13 |
| IT8223423A1 (it) | 1984-03-24 |
| JPS58501568A (ja) | 1983-09-16 |
| EP0088771A1 (en) | 1983-09-21 |
| WO1983001159A1 (en) | 1983-03-31 |
| US4412339A (en) | 1983-10-25 |
| IT8223423A0 (it) | 1982-09-24 |
| DE3276346D1 (en) | 1987-06-19 |
| EP0088771A4 (en) | 1984-07-26 |
| IT1152630B (it) | 1987-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412339A (en) | Zero-crossing interpolator to reduce isochronous distortion in a digital FSK modem | |
| JP3772197B2 (ja) | Ｎｒｚ／ｎｒｚｉデータを再生するためのデジタルアーキテクチャ | |
| US5541958A (en) | Clock recovery circuit of demodulator | |
| US4057759A (en) | Communication receiving apparatus | |
| US4368434A (en) | Programmable digital detector for the demodulation of angle modulated electrical signals | |
| US6081561A (en) | Method and apparatus for receiving and reconstituting a data signal employing oversampling and selection of a sampled data signal remote from transitions in the data signal | |
| KR19980087508A (ko) | 고정된 샘플링 속도를 사용한 이산시간 샘플시스템들을 위한 가변속도 다운샘플링 필터 장치 및 그 방법 | |
| JPH10200594A (ja) | ディジタル復調器におけるシンボルタイミング復元回路 | |
| KR100335590B1 (ko) | 일정 이산 퓨리에 변환 필터 매개 변수 엔코더 | |
| US5974097A (en) | Method and apparatus for receiving a data signal and a digital filter circuit | |
| KR910010931A (ko) | 입력 신호를 직접 구적 샘플링 하는 수신기 | |
| US6504869B2 (en) | Mechanism for interpolating among samples of received communication signal using asynchronous high speed clock which is a nominal multiple of recovered signalling baud rate | |
| US4475220A (en) | Symbol synchronizer for MPSK signals | |
| EP0534384A2 (en) | Cross-polarization interference canceller | |
| EP0374214B1 (en) | Variable rate rectangular matched filter | |
| EP0044402B1 (en) | Synchronization system for digital data | |
| US4583238A (en) | Synchronous data transmission system using a carrier modulated by an envelope of constant amplitude | |
| GB2333214A (en) | Data slicer | |
| EP0300826B1 (en) | Digital data detector | |
| EP0174593A2 (en) | Digital tank circuit | |
| KR100228846B1 (ko) | 전송 데이타 정형 장치 | |
| EP0649233A1 (en) | Method for recovering symbol synchronism in receivers of digitally modulated signals and circuit derived therefrom | |
| KR20050021491A (ko) | 데이터 비트 값 측정 방법 및 수신기 | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| JPS63502789A (ja) | アナログ／ディジタル変換：その方法および装置 |