JPS58501568A - ディジタルfskモデムにおける等時性歪を減少するゼロクロス補間器 - Google Patents
ディジタルfskモデムにおける等時性歪を減少するゼロクロス補間器Info
- Publication number
- JPS58501568A JPS58501568A JP57502542A JP50254282A JPS58501568A JP S58501568 A JPS58501568 A JP S58501568A JP 57502542 A JP57502542 A JP 57502542A JP 50254282 A JP50254282 A JP 50254282A JP S58501568 A JPS58501568 A JP S58501568A
- Authority
- JP
- Japan
- Prior art keywords
- value
- sample
- signal
- interval
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1566—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using synchronous sampling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
思」し
一イジタルFSKモームにおける 歪をl るゼロクロス ゛
1貝!]すE
&貝jコυL
この発明はデータ過信に関し、より特定的には、ゼロクロスまたは符号の変化が
信号状態を決定するために用いられる周波数偏位キード(FSK>検出装置に関
する。
ディジタルFSK検出器の出力は、時111m11Tだけ離れた連続した2道値
である。2進値の連続した情報は、ゼロ基準に関する正または負の値を検出する
ことによって検索される。可聴帯域変復調器(モデム)に対し、時間間隔Tとし
て適当な値は、およそ130マイクロ秒である。峙閤聞陽の値は、一般的に、特
定のフィルタおよび検出方法に必要とされる処理電力を最小にするように選ばれ
る。時間間隔Tの値は、符号の変化が起こる時間間隔における2つの連続したサ
ンプルの闇で許容され得る不確定さの量を決定する。たとえば、毎秒にピットで
のFSK信号の伝送では、ピッ[・時間のパーセンテージとしてのゼロクロス検
出における不確定さは次のように表わされる。
T/(1/K)X100%
たとえば時間間隔Tが130マイクロ秒であり、伝送率かに−1200ピツト/
秒であれば、ゼロクロスの詩(おける不確定さは15.6%である。これは比較
的高い不確定さてあり、復号された信号におけるひどいブレ、すなわち等特性歪
の原因となる。
友 (7)1i
従来FSK受信装置は一般的にアナログ信号装置であり、受けられた信号は連続
的に検出され、したがってサンプルされなかった。したがって、ディジタルサン
プリング技術を用いることによる不確定さは考慮されなかった。
信号サンプリングを含むディジタル技術が、他の出願に採用されていた。信号の
不確定さを減少するのに適した技術は、信号のサンプリング率を上昇させること
である。しかしながら、より高いサンプリング率は、FSK信号における情報を
正確に再境するために必要であるよりもさらに多くの信号の処理を必要とする。
にもかかわらず、ディジタル的に処理されたFSK信号におけるゼロクロス時閣
内の不確定さを減少する方法が必要とされる。不確定さのより望ましい値は、1
%ないし2%のオーダである。
1五m
ディジタルデータ通信受信装置において、処理に適した割合でのサンプリングに
よって与えられるよりもさらド正確な方法で、連続した周波数シフトキード(F
SK)または類似のゼロクロス信号の一連のサンプルの間のゼロクロスの時を評
価するための装置および方法が与えられる。@置は、一連のサンプルに関し信号
の符号の変化を検出する手段と、検出された符号変化に応答して、各サンプルの
値の閣を補間し、2番目のサンプルの前にゼロクロスの発生の正確な時間を示し
、それによって一連の信号を復調する手段とを備える。
特定の実施例において、基準クロックの時間間隔はT−130マイクロ秒であり
、To=T/8の補間値が発生され、それは約16マイクロ秒と等しい。ゼロク
ロスの不確定ξITo=16マイクロ秒に減少することによって、およそ2%よ
りも小さい歪が発生する。したがって、ゼロクロスの瞬間は、検出された符号の
変化の前後のサンプル閣を補間することによって、より正確に評価され得る。
この発明は、添付の図面とともに以下の詳細な説明を参照することによって、よ
り理解されよう。
区21凱j−
第1図は、この発明による、FSK信号に対するディジタル信号検出器のブロッ
ク図である。
第2図は、この発明による、ディジタル的にサンプルされたFSK信号検出器に
対する1組のタイミング図である。
第3図は、この発明によるディジタル信号検出器の概略ブロック図である。
な の
種々の特定的な寅m例が、この発明の目的、すなわち連続した信号の2つの連続
したサンプル閤の符号変化の検出の不確定さを減少すること、を達成するために
用いられ、サンプルは時間III隔TだけIll隔がとられる。各段階において
、この実施例は反対の符号を持つ一連のサンプルの閣を補間し、時間間隔Tを対
応する副間隔Toに分割する。符号の変化は、出力信号における状態の変化とし
て表わされ、それによって復調された信号を表わす。
第1図を参照すると、この発明によるディジタル信号検出器10のブロック図が
示されている。検出器10は、この優説明するように、記憶レジスタ12、比較
器14、おだ入力値を受けるように動作する。サンプルされた入力値は、典型器
に全体として約8ピツトである、符号ピットおよび1以上の値ピットを備える。
サンプルされた入力値は、入力信号ライン20および入力値パスライン22を介
して、記憶レジスタ12に対し、および補間1116の1つの入力に対し与えら
れる。記憶レジスタ12の出力は、出力符号ライン24および出力値パスライン
26を介して、補間6116の第2の入力28に与えられる。第2の入力28に
対する信号は、第1の入力23に与えられる信号と同じであるが、1クロック時
聞閣陽だけ遅延されている。
入力符号ライン20および出力符号ライン24はまた、2人力符号比較器14の
入力に与えられる。符号比較器14の出力は、補間器16の能動化入力30に与
えられる。
補間器16の出力端子32は、I[lIされたデータ出力を表わす1つのクロッ
ク制御された2状態値号を与える。検出1110に対する入力信号は、ディジタ
ルローパスフィルタの出力であり、受けたアナログ信号のサンプルされたパター
ンを表わす。
第2図を参照すると、この発明の動作を示す1組のタイミンク図が示されている
。タイミング図工において、時開に対し連続した信号34.1つの時−開隔Tだ
け遅延されて再構成された信号の曲線36、および信号のサンプルX(n 2)
= x(n 1)−x(n)、X(n+1)、x(n+2)、X(n+3)が示
されている。サンプルは、+1および一1mHの尺度での強さで示されている。
サンプルX(n−1)および×(n)閤の再構成された曲線は、x(n−1)で
始まる直線で近似され得る。次式%式%
ここで^は傾斜の符号および強度と等しく、副間隔T。
け、X(n−1)およびX(n)mlの時間開隔■をT/Nの開隔を持つN個の
より小さい時−スロットに分割することによって構成され得る。
傾斜Aは、次式によって表わさI。
Xn−Xn−
■
各−IllIToのための式V(t )における変化は、次式によって与えられ
る。
A−To −x(n )−x(n−1) ・(To /l )この量はサンプル
X(n−1)およびx(n)閣を通じて定数を残し、それによってサンプルx(
n)のときよりもより正確な、2つのサンプル閣のゼロクロスの発生の評価を与
える。補111116(第1図)は、関連する回路、たとえば符号比較器14が
、反対符号の一連のサンプルを検出すると、ゼロクロスの時を評価するように動
作する。もし同一符号の一連のサンプルが検出されなければ、補me16は用い
られない。
この発明による方法は、ランダム論理ディジタル回路において、または処理に向
けられたマイクロプロセッサ基本システムにおいてアルゴリズム的に、具体化さ
れ得る。適当なアルゴリズムのステップは、以下の通りである。
1、 もしx(n )の符号の値がx(n−1)の符号の値と等しければ、その
ときは受けたデータは変化されずに送られる。
2、一方、(絶対値を加弊することによって、)×(n)−X(n−1)の値を
計算し、また第1のレジスタに「×ニおける変化」を値として記憶する。
3、 第1のレジスタにおける値を、補−一クロック−に対するサンプルクロッ
ク率の割合によって決定される尺度の値だけ分割する。(もし割合がディジタル
数ベースの偶数べきであれば、分割は値位置をシフトすることによりて達成され
得る。特に、数ベースが2進デイジタルであり、補間器クロックに対するサンプ
ルクロックの値の割合が8対1であれば、分割は3ビツト右にシフトすることに
よって達成される。)したがって得られる値はA−Toである。
4、 値x(n−1>を累算器レジスタに位蒙決めする。
5、 累算器レジスタの値の現在の符号が、前のクロックサイクルの間の累算器
レジスタの符号の値と等しくなくなるまで、高速クロック制御の下で、(ステッ
プ3におけるように右ヘシフトされてしまっている)第1のレジスタの内容を、
累算器レジスタに加算する。
6、 クロック変換のときに、復III出力の状態を変化する。
第3図は、(第1図に対応する番号を持つ)1つの回路実施例を示す。挿入器1
6は、演算装置38、第1のマルチプレクサ50.演算累算1158、第2のマ
ルチプレクサ62、およびタイマ68を含む。符号ライン2oおよび値ライン2
2上のサンプルされた入力値は、たとえば8ビツトの記憶レジスタである記憶レ
ジスタ12に、および演算装置38の1つの入力ボート23に接続される。記憶
レジスタ12の出力は、符号ライン24および値ライン26を介し、演算@11
3Bの他の入力ボート28に接続される。
演算装置138は、その第2のボート28で受けた値からその第1のボート23
で受けた値を減算して、その出力ポート40で興なった値を与える。出力ポート
40の上位の出力ビツトは、3ビツトだけ下位のピット方向ヘシフトされ、第1
のマルチプレクサ44の第1の入力ボート42に接続される。空白になった最上
位ビットは、適当な論理レベル(たとえば正論理と仮定してグラウンド)に結び
つけられる。より下位のビットは切り纏められる。ビットをシフトする構成は、
実質的に分割器46と同じである。
入力符号ライン20および入力値パスライン22はまた、第1のマルチプレクサ
44の第2の入力ボート48に接続される。第1のマルチプレクサ44の出力ポ
ート50は、符号ライン52および値パスライン54を介して、累算器58の入
力ボート56と接続される。累算器58の出力符号ビットは、W42のマルチプ
レクサ62の*iの入力ポートロ0と接続される。出力符号ライン24は、第2
のマルチプレクサ62の第2の入力ポートロ4と接続される。第2のマルチプレ
クサ62の出力端子は、補間器出方ボート32である。記憶レジスタ入力符号ラ
イン20は、符号比較器14の第1の入力と接続され、また記憶レジスタ出力符
号ライン24は、符号比較器14の第2の入力と接続される。符号比較器14の
出力は、タイマ68を−j御し、タイマ68の出力は、能動化入力30の状態に
よって決定される。タイマ68の出力は、記憶レジスタ12、累算器258、第
1のマルチプレクサ44、および第2のマルチプレクサ62と接続される。
この発明による第3図の構成!!素の動作を理解するために、第3図とともに第
2図を参照する。ディジタルサンプルの形式における信号は、検出器1oの入力
に与えられ、ディジタルサンプルは連続した信号パターン曲輸34(タイミング
図工)に沿った点である。信号は記憶レジスタ12によって遅延されて、検出器
入力サンプルに関し1間隔クロックサイクルTだけ遅延された1組のサンプルを
作り出す。これらの2つのサンプルの符号の値、すなわちへカ符号ライン20上
の信号および出力符号ライン24上の信号は、符号比較器14に与えられ、その
出力は能動化入力30に与えられて、2状態信号A(タイミング図■)の形態で
境われる。興なった符号の検出は、サンプルクロックライン信@B(タイミング
図■)のクロック変換のときに状態の変化を引き起こす。(前縁および後縁はと
もに、クロック信号として用いられる。)タイマ68がらの信号Bは、記憶レジ
スタ12をトグルし、また累算器58をクリアする。信号Δによって示される状
態の変化に応答して、第2のマルチプレクサ62は、タイマ68からの信@C(
タイミング図■)のIIIJIIlの下で、その入力を、出力符号ライン24か
ら、その入力6oで与えられる累算器出力符号ラインにスイッチする。したがっ
て累算85Bは、クリアされ、ロードされる準備ができており、またその出力は
第2のマルチプレクサ′62を通じてクロックされる。
閣M4 T oを持つ多重のサンプルクロックで動作する、補間器クロック信@
(タイミング図Vの信号D)は、次に、累算器58を循環し始める。W41のク
ロックサイクルで、入力値ライン22および入力符号ライン20からの値×<n
”)は、信@E(タイミング図■)の状111によって示されるように、IR
wi器58器内8られる。しかし次のクロックサイクルで、タイ?68の制御の
下で、マルチプレクサ44の出力は、信号Eの状SOによって示ぎれるように、
入力ボート42からゲートされる。マルチプレクサ44の入力42で境われる値
は、次に、符号が変化すると8まで、jg締器58の堺在の内容に繰返して加締
される。(この例において、サンプル値は検出器10に対する入力を通じて連続
して与えられると仮定している。点線で表わされた前の段階の出力でのサンプル
記憶レジスタ51は、典型的な機構である。代わりに、サンプルの値は、検出器
10の出力で←そのようなサンプルレジスタに記憶される。)累算器における値
は、たとえば、マルチプレクサ44のf@2のボート48を通じて与えられた初
期値からゼロに収斂し、またゼロを横切る累算器値により、累算器の内容の符号
は変化する。ゼロクロスを表わすこの符号の変化は、W42のマルチプレクサ6
2の出力ポート32で与えられる。検出器出力(タイミング図■の信@F)にお
いて、状態の変5更は、補間された値がゼロ基準を横切るlPJm隔に5.(タ
イミング図工および■)のクロック変換のとき発生する。
この発明は特定の実施例を参照し説明されてきた。他の実施例は、当業者にとっ
て朗らかであろう。したがつ7て、この発明が添付の請求の範囲によって示され
るものを除いて、限定されることは意図していない。
浄書(内容に変更なし)
FIG、2゜
手続補正書(方式)
昭和58年7月7日園
特許庁長官殿
1、事件の表示
国際出願番号:PCT/US821010092、発明の名称
ディジタルFSKモデムにおける等特性歪を減少するゼロクロス補間器3、補正
をする者
事件との関係 特許出願人
任 所 アメリカ合衆国、94086 カリフォルニア州、サニイベイルビイ・
オウ・ボックス・453、トンプソン・ブレイス、901名 称 アドバンスト
・マイクロ・ディパイシズ・インコーホレーテッド代表者 スカライズ、ジョー
ジ・エム
4、代理人
住 所 大阪市北区天神1m2丁目3番9号 八千代第一ビル5、補正命令の日
付
昭和58年6月21日
6、補正の対象
図面の翻訳文
7、補正の内容
Claims (1)
- 【特許請求の範囲】 1. ディジタルデータ通信受信装置において、連続した信号の一連の離散した サンプルにおける複数のディジタル値を処理する@1であって、前記サンプルの 各々はサンプリング間隔だけ分離され、前記装置は、前記一連のサンプルにおけ る第1のサンプルを記憶する手段と、 前記第1のサンプルを、後続の第2のサンプルと比較して、符号の変化を検出す る手段と、 前記符号変化に応答して、前記第1のサンプルおよび前記第2のサンプルの値の 間を補間して、前記連続した信号の前記第2のサンプルの前のゼロクロスの発生 の詩を評価するためのタイミング信号を発生し、それによって前記連続した信号 を復調する手段とを備える@W。 2、 前記補閤手段は、 前記サンプリング間隔の一部である謝閤隅を形成するタイミング手段と、 前記記憶手段に接続され、前記第2のサンプルの値から前記第1のサンプルの値 を減算して、間隔の差の値を作り出す手段と、 前記減算手段に接続され、前記−隅の差の値を、前記間隔の差の値の、前記側l lIwAの各々の闇のわずかな変化を表わす副閤隔の差の値に分割する手段と、 前記クロック手段に応答して、前記第1のサンプルの値と、前記副閤隔の差の値 とを、補間値を発生するために合計する手段と、 前記合計手段に応答して、前記補間された値における符号の変化の発生によりゼ ロクロスを指示する手段とを備える、請求の範囲第1項記載の装置。 3、 前記記憶手段は、並列なディジタル記憶レジスタ手段を含む、請求の範囲 第2項記載のit。 4、 前記合計手段は、並列なディジタル累算レジスタ手段を含む、請求の範囲 第3墳記載の装置。 5、 前記副間隔に対する前記間隔の割合は、前記ディジタル装置のディジタル 数ベースのべきであり、そこでは前記分割手段は、前記副間隔の差の値を形成す るための、下位位置への前記間隔の差の値の変位を含む、請求の範囲第2項記載 の装置。 6、 前記ディジタルベースは2進数であり、前記側ll1w4の差の値は前記 間隔の差の値の178よりも大きくなく、前記クロック手段は間隔ごとに少なく とも8同側間隔りロック信号を発生し、そこでは前記分割手段は、下位ビット方 向へ少なくとも3つの2進ビツトだけシフトされる前記減算手段の出力手段を含 む、請求のIll第5項記載の@鐙。 7、 前記装置は、前記記憶手段の出力信号と前記合計手段の出力信号とを東算 する手段をさらに含み、それによって、前記評価手段は、その藺に信号の変化が 前記比較手段によって検出されるlI隔においてのみ***された出力信号を与 えるように動作する、請求の範8182項記載の装置。 8. ディジタルデータ通信受信装置において、連続した信号の間隔のあいたサ ンプリング率での一連の離散したサンプルにおける複数のディジタル値を処理す る方法であって、前記サンプルはサンプリング間隔だけ時間が分離され、前記方 法は、 前記−達のサンプルにおけるw41のサンプルを記憶するステップと、 前記第1のサンプルを、慢統の第2サンプルと比較して、ゼロ基準に関する符号 の変化を検出するステップと、前記第1のサンプルの値と前記第2のサンプルの 値との闇を補間して、前記第2のサンプルの前のゼロクロスの発生の時を評価し 、それによって前記連続した信号を復調するステップと、 タイミング信号を復調され信号として発生するステップとを備える方法。 9、 前記補間ステップは、 前記ll11のサンプルの値を、前記第2のサンプルの値から減算して、各サン プリング間隔に対し間隔の差の値を形成するステップと、 前記間隔の差の値の信号の値を、前記サンプリング間隔の副間隔の園の前記間隔 の差の値のわずかな変化を表わす副間隔の差の値の信号にディジタル的に分割す るステップと、 前記副間隔の差の罐の信号の値を、前記第1のサンプルの値と前に合計されたl F1間隔の差の値との合計と、間隔サンプリング率の発生と等しい率および前記 副間隔に対する前記サンプリング間隔の率で合計して、補間された値の信号を発 生するステップと、 前記補間された値の信号の符号の値をモニタして、前記補@された値の信号の符 号の変化に基づいてゼロクロス信号を発生するステップとを含む、請求の範囲第 8項記載の方法。 10、 前記記憶されたW41のサンプルの信号の表示と、前記補間された値の 信号とを乗算して、前記補間された値の信号が、符号の変化が検出される間隔に おいてのみ前記復調された信号として与えられるようにする、請求の範囲第9項 記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/305,015 US4412339A (en) | 1981-09-24 | 1981-09-24 | Zero-crossing interpolator to reduce isochronous distortion in a digital FSK modem |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58501568A true JPS58501568A (ja) | 1983-09-16 |
| JPH0526378B2 JPH0526378B2 (ja) | 1993-04-15 |
Family
ID=23178937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57502542A Granted JPS58501568A (ja) | 1981-09-24 | 1982-07-23 | ディジタルfskモデムにおける等時性歪を減少するゼロクロス補間器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4412339A (ja) |
| EP (1) | EP0088771B1 (ja) |
| JP (1) | JPS58501568A (ja) |
| DE (1) | DE3276346D1 (ja) |
| IT (1) | IT1152630B (ja) |
| WO (1) | WO1983001159A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479092A (en) * | 1981-11-20 | 1984-10-23 | At&T Bell Laboratories | Digital frequency-shift keyed demodulator |
| DE3223345A1 (de) * | 1982-06-23 | 1984-01-05 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und anordnung zum demodulieren eines frequenzmodulierten eingangssignals |
| DE3373392D1 (en) * | 1983-12-24 | 1987-10-08 | Itt Ind Gmbh Deutsche | A digital demodulator for digitized frequency-modulated signals |
| NL8401310A (nl) * | 1984-04-24 | 1985-11-18 | Philips Nv | Inrichting voor het opwekken van een kloksignaal. |
| BE901232A (fr) * | 1984-12-07 | 1985-06-07 | Itt Ind Belgium | Systeme de radiocommunication. |
| US4635277A (en) * | 1985-10-21 | 1987-01-06 | Rockwell International Corporation | Digital clock recovery circuit apparatus |
| US5005189A (en) * | 1989-01-23 | 1991-04-02 | Hackett Jr Charles M | Detection of digital signals received from multipath channels |
| GB2232853A (en) * | 1989-05-31 | 1990-12-19 | Philips Electronic Associated | Zero crossing detector arrangements |
| US5272448A (en) * | 1991-11-20 | 1993-12-21 | Numa Technologies, Inc. | Method and apparatus to perform digital demodulation by measuring periods between zero crossings |
| EP0613595A4 (en) * | 1991-11-20 | 1995-01-18 | Numa Technologies Inc | DIGITAL DEMODULATOR. |
| US5159281A (en) * | 1991-11-20 | 1992-10-27 | Nsi Partners | Digital demodulator using numerical processor to evaluate period measurements |
| US5263054A (en) * | 1992-05-21 | 1993-11-16 | International Business Machines Corporation | Method and system for interpolating baud rate timing recovery for asynchronous start stop protocol |
| US5329242A (en) * | 1992-10-22 | 1994-07-12 | Myers Glen A | Method and apparatus for signal demodulation using time-intervals |
| US5315284A (en) * | 1992-12-23 | 1994-05-24 | International Business Machines Corporation | Asynchronous digital threshold detector for a digital data storage channel |
| US6278747B1 (en) * | 1998-03-13 | 2001-08-21 | International Business Machines Corporation | Method and apparatus for performing digital detection of data stored on an optical medium |
| US6775084B1 (en) | 2000-02-14 | 2004-08-10 | Stmicroelectronics, Inc. | Circuit and method for determining the phase difference between a sample clock and a sampled signal |
| US6366225B1 (en) * | 2000-02-14 | 2002-04-02 | Stmicroelectronics, Inc. | Circuit and method for determining the phase difference between a sample clock and a sample signal by linear approximation |
| US6983298B2 (en) * | 2001-03-28 | 2006-01-03 | Texas Instruments Incorporated | Method and apparatus for linear interpolation using gradient tables |
| CL2007001219A1 (es) | 2006-04-28 | 2008-01-18 | Orica Explosives Tech Pty Ltd | Metodo para transmitir una senal inalambrica que comprende: a) transmitir la senal de comando inalambrica desde al menos una maquina de tronadura; b) recibir al menos una senal de comando inalambrica; c) procesar y reducir ruido y d) actuar la senal de comando; y aparato, componente de tronadura asociado. |
| US8352526B1 (en) * | 2006-06-16 | 2013-01-08 | Xilinx, Inc. | Direct digital synthesis with reduced jitter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547846A (en) * | 1977-06-20 | 1979-01-20 | Nec Corp | Discrimination system for digital amplitude, polarity and code |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3846708A (en) * | 1973-03-15 | 1974-11-05 | Bell Telephone Labor Inc | Digital demodulation of frequency-shift keyed data signals |
| US3943346A (en) * | 1974-07-22 | 1976-03-09 | Rca Corporation | Digital interpolator for reducing time quantization errors |
| DE2658957A1 (de) * | 1976-03-03 | 1977-09-08 | Ibm | Detektorschaltung fuer den traeger bei digitaler datenuebertragung |
| FR2377729A1 (fr) * | 1977-01-14 | 1978-08-11 | Thomson Csf | Dispositif de decodage de signaux numeriques, et systeme comportant un tel dispositif |
| US4313173A (en) * | 1980-06-10 | 1982-01-26 | Bell Telephone Laboratories, Incorporated | Linear interpolator |
-
1981
- 1981-09-24 US US06/305,015 patent/US4412339A/en not_active Expired - Lifetime
-
1982
- 1982-07-23 DE DE8282902615T patent/DE3276346D1/de not_active Expired
- 1982-07-23 EP EP82902615A patent/EP0088771B1/en not_active Expired
- 1982-07-23 JP JP57502542A patent/JPS58501568A/ja active Granted
- 1982-07-23 WO PCT/US1982/001009 patent/WO1983001159A1/en not_active Ceased
- 1982-09-24 IT IT23423/82A patent/IT1152630B/it active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547846A (en) * | 1977-06-20 | 1979-01-20 | Nec Corp | Discrimination system for digital amplitude, polarity and code |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1983001159A1 (en) | 1983-03-31 |
| IT1152630B (it) | 1987-01-07 |
| DE3276346D1 (en) | 1987-06-19 |
| US4412339A (en) | 1983-10-25 |
| IT8223423A0 (it) | 1982-09-24 |
| EP0088771A1 (en) | 1983-09-21 |
| EP0088771B1 (en) | 1987-05-13 |
| IT8223423A1 (it) | 1984-03-24 |
| EP0088771A4 (en) | 1984-07-26 |
| JPH0526378B2 (ja) | 1993-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412339A (en) | Zero-crossing interpolator to reduce isochronous distortion in a digital FSK modem | |
| US5640426A (en) | Clock recovery circuit of demodulator | |
| EP0099600B1 (en) | Decimation filter arrangement | |
| US5432511A (en) | Sampling frequency conversion using interrupt control | |
| JP3811873B2 (ja) | ディジタル復調器におけるシンボルタイミング復元回路 | |
| US5199046A (en) | First and second digital rate converter synchronization device and method | |
| JPH0317424B2 (ja) | ||
| JP3858160B2 (ja) | ディジタル復調器におけるタイミング補間器 | |
| US4475220A (en) | Symbol synchronizer for MPSK signals | |
| US5241320A (en) | Cross-polarization interference canceller | |
| US6240132B1 (en) | Mechanism for interpolating among samples of received communication signal using asynchronous high speed clock which is a nominal multiple of recovered signalling baud rate | |
| EP0548982B1 (en) | Frequency conversion circuit | |
| CA2338922C (en) | Method and apparatus for reproducing timing, and a demodulating apparatus that uses the method and apparatus for reproducing timing | |
| AU748475B2 (en) | Data sampling method and device | |
| JP3122104B2 (ja) | 可変レート方形整合フィルタ | |
| JPH082032B2 (ja) | スペクトラム拡散通信用相関器 | |
| US4479092A (en) | Digital frequency-shift keyed demodulator | |
| JPS6255746B2 (ja) | ||
| JP3262608B2 (ja) | インパルス性雑音除去装置 | |
| EP0191468A2 (en) | An apparatus for generating a velocity error signal | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| JP3065859B2 (ja) | 遅延検波回路 | |
| JP2827052B2 (ja) | スペクトラム拡散信号復調装置 | |
| JP2002185361A (ja) | 相関ピーク検出回路 | |
| JPH07221802A (ja) | ディジタル復調器 |