JPH0526695A - 波形記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、単数の波形記憶装置により、アナロ
グ信号波形と状態を表わす多数の信号との相関を解析で
きる波形記憶装置を提供することを目的とする。 【構成】アナログ−デジタル変換装置１にアナログ信号
を入力し、入力回路３に状態を表わす多数の信号を入力
し、トリガー発生回路２に基準となる状態を表わす信号
を入力することにより、基準となる状態を表わす信号が
ある変化を示した時点でトリガー発生回路２からトリガ
ー信号が発生し、同一化回路４にトリガー信号が送られ
る。このトリガー信号を基準としてアナログ−デジタル
変換された波形と入力回路３に入力された状態を表わす
多数の信号が同一化され、同一化されたデータが１ワー
ドとして記憶回路５に送られて記憶回路５に記憶され、
記憶された信号を読み出すことにより、状態を表わす多
数の信号とアナログ信号波形の相関を解析することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアナログ信号波形をデジ
タル化し波形を記憶する波形記憶装置に関する。

【０００２】

【従来の技術】従来この種の技術は、高速で変位するア
ナログ信号波形をデジタルコンピューター等で処理、解
析することを目的に、図４の如き構成が一般的に知られ
ている。即ち、図４において、トリガー発生回路２に唯
一の状態を表わす信号を入力し、その状態を表わす信号
がある決められた変化を示した時点を基準に、アナログ
−デジタル変換装置１に入力されたアナログ波形がデジ
タル化されて、記憶回路３に記憶されるものである。

【０００３】

【発明が解決しようとする課題】しかし、前述の従来技
術では、唯一の状態を表わす信号を基準に、その前後の
波形を記憶することしかできず、他現象との相関から波
形を解析する場合は、多数の、アナログ−デジタル変換
装置を持つ波形記憶装置を接続し、同期して動作させ個
々の記憶された波形を解析しなければならなかった。

【０００４】本発明はこのような欠点を解決するために
なされたものであり、単一の波形記憶装置により、アナ
ログ信号波形と状態を表わす多数の信号との相関を解析
できる波形記憶装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明の波形記憶装置
は、アナログ−デジタル変換装置を用いトリガー発生回
路からの信号を基準にアナログ信号波形をデジタル化し
記憶する装置において、状態を表わす多数の信号の入力
回路と、入力された状態を表わす多数の信号とアナログ
−デジタル変換された波形を同一化する回路と、同一化
したデータを１ワードとして記憶する回路を設けたこと
を特徴とする。

【０００６】

【作用】本発明の上記の構成によれば、アナログ−デジ
タル変換装置にアナログ信号を入力し、入力回路に状態
を表わす多数の信号を入力し、トリガー発生回路に基準
となる状態を表わす信号を入力することにより、基準と
なる状態を表わす信号が設定された変化を示した時点で
トリガー発生回路からトリガー信号が発生し、同一化回
路にトリガー信号が送られる。このトリガー信号を基準
としてアナログ−デジタル変換された波形と入力回路に
入力された状態を表わす多数の信号が同一化され、同一
化されたデータが１ワードとして記憶回路に送られて記
憶回路に記憶され、記憶された信号を読み出すことによ
り、状態を表わす多数の信号とアナログ信号波形の相関
を解析することができる。

【０００７】

【実施例】図１は本発明の実施例におけるブロック図で
ある。１はアナログ−デジタル変換装置、２はトリガー
信号発生回路であり基準の状態を表わす信号が設定され
た変化を示すとトリガー信号を発生する回路、３は状態
を表わす多数の信号を入力する回路であり入力された多
数の信号がハイかローかを識別し個々に出力する回路で
ある。４は同一化回路であり、トリガー信号発生回路２
からの信号で動作を開始し、同一時点でのアナログ−デ
ジタル変換装置１からの信号と状態を表わす信号を入力
する回路３からの信号を同一化し出力する回路である。
５は記憶回路であり同一化回路４からのデータを記憶す
る回路である。これにより、記憶回路５には同一時点で
の状態を表わす多数の信号とアナログ信号波形が記憶さ
れることになり、記憶回路５に記憶されたデータを読み
出すことで、アナログ信号波形と状態を表わす多数の信
号との相関を解析することが可能となる。

【０００８】図２は、本発明の図１に示された実施例を
実現するための回路例を示す。２１はアナログ−デジタ
ル変換装置であり入力されたアナログ波形を１２ビット
のデジタルデータに変換するものである。２２はトリガ
ー信号発生回路であり基準となる状態を表わす単一の信
号を入力し、基準となる状態を表わす単一の信号が設定
された変化を示すとトリガー信号を発生するものであ
る。２３は状態を表わす多数の信号の入力回路であり４
種類の信号を個々のレベルでハイかローかの判定を行い
結果を出力するものである。２４は同一化回路でありア
ナログ−デジタル変換装置２１と状態を表わす多数の信
号入力回路２３より出力された信号を同一化している。
ここでは１６個のゲート付バッファを用い、ゲート信号
としてはトリガー信号発生回路２２が発生したトリガー
信号を使用している。２５は記憶回路であり同一化回路
２４からの１６ビットの信号を二つの８ビット信号に分
けて各々を８ビットの記憶素子に記憶するものである。

【０００９】図３は、図２の同一化回路２４で同一化さ
れた１６ビットのデータ構造を示す。Ｄ０からＤ11がア
ナログ−デジタル変換された信号のデータであり、Ｄ12
からＤ15が信号入力回路２３より出力された状態を表わ
す多数の信号のデータである。このようなデータ構造を
持つことにより、同一時点でのアナログ信号波形と状態
を表わす多数の信号を、同時に読み出すことが可能とな
る。

【００１０】尚、ここに挙げた実施例はあくまでも一実
施例にすぎない。

【００１１】

【発明の効果】以上述べたように本発明によれば、単一
の波形記憶装置で、同一時点のアナログ−デジタル変換
されたアナログ信号波形と状態を表わす多数の信号が記
憶回路に記憶されるため、記憶された信号を読み出すこ
とにより、アナログ信号波形と状態を表わす多数の信号
との相関を解析することができるようになる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図。

【図２】本発明の一実施例を示す回路図。

【図３】本発明の一実施例により記憶されるデータ構
造。

【図４】従来技術の例を示すブロック図。

【符号の説明】

１ アナログ−デジタル変換装置 ２ トリガー発生回路 ３ 状態信号入力回路 ４ 同一化回路 ５ 記憶回路

Claims (1)

1. 【特許請求の範囲】 【請求項１】 アナログ−デジタル変換装置を用いトリ
   ガー発生回路からの信号を基準にアナログ信号波形をデ
   ジタル化し記憶する装置において、状態を表わす多数の
   信号の入力回路と、入力された状態を表わす多数の信号
   とアナログ−デジタル変換された波形を同一化する回路
   と、同一化したデータを１ワードとして記憶する回路を
   設けたことを特徴とする波形記憶装置。