JPS5979677A - イメ−ジ信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、イメージ信号処理装置、特に記憶装置の記憶
容量が少なくてすみ、かつ比較的高価なアナログ／ディ
ジタル変換器の使用を不要にした従来のこの種の装置に
おいて、イメージ信号を処理する際に１画像感知装置に
よって検出されたイメージ信号にしたがって、そのエン
ベロープを生成するために１例えば第１図に示すように
、各画顛に対応する各イメージ信号を、サンプル・ホー
ルド回路に一旦保持しておいてから、それらの信号をＡ
／Ｄ変換器（アナログ／ディジタル変換器）に導びいて
アナログ信号をディジタル信号に変換した後、マイクロ
プロセッサに取込み、そこで処理した結果を例えばプリ
ンタなどに印字していた。

しかしながら、このような従来技術による装置において
は２時々刻々変化する各時点のイメージ信号のデータを
クロック毎に記憶装置の多数の記憶場所に記憶する必要
があるので大なる記憶容量を備えた記憶装置が必要であ
ると共に、サンプル・ホールドされたデータのアナログ
信号からディジタル信号への変換をするためには高価な
Ａ／Ｄ変換器を用いなければならなかった。

本発明の上記の問題を解決するために、サンプル・ホー
ルド回路を切替えるフリップフロップ（Ｆ汀）、２つの
比較器、およびカウンタを用いて１つのイメージ信号と
１クロツク遅れたそのイメージ信号を２つの比較器で比
較して該信号のレベルダウンした時点を前記カウンタに
より検出してそのカウント値をマイクロプロセッサに取
込むようにしてＡ／Ｄ変換器を不要にすると共に、少な
い記憶容量の記憶装置で足りるイメージ信号処理装置を
提供することを目的としている。

次に本発明の実施例を、添付図面を参照して説明する。

牙２図は本発明によるドキュメント上の画像についてド
キュメントの端からの距離を測定する用例の原理図、壜
１３図は本発明によるイメージ信号。

処理装置の実施例、第４図は牙３図の装置の動作を説明
するタイミング図、第５図は第３図に示す装置のプログ
ラムフロー図を示す。

牙２図は、−例として多数の同種のプリンタの機能を、
一定の文字パターンにもとづいて順次試験的に印字させ
てテストする場合における２文字Ｈが印字されたドキー
メン）　Ｄｔを示すもので。

所定の文字の存在すべき所定の場所を左端からそれをＰ
＋、Ｐ２．Ｐ３・・・・・・Ｐ、とし、白黒のイメージ
情報でドキュメン）　Ｄｔ上の文字のない空白部分を白
信号１文字のある部分を黒信号に対応させ、これをプリ
ンタによって印字せしめるようにする。

そして各プリンタ毎に印字された所定の文字パターン中
における各文字の存在とその位置を検出してチェックす
るものである。

プリンタをチェックするために当該プリンタの出力を読
取ったイメージ信号は上記したように前記距離に対する
白黒情報の関数パターンで表わされるが、これを簡単の
ため１例えば第４図（α）で示し、各波形のピーク付近
が黒情報、その他の部分が白情報を表わすものとして以
下説明する。

？３図において、１，２はイメージ信号をサンプルとし
て保持するサンプル・ホールド回路、３゜４は該サンプ
ル・ホールド回路に保持されたデータを比較する比較回
路、５は演算増幅器であって。

検出されたイメージ信号を所定の基準値Ｖτ−ｆと比較
して所定値以上の信号を抽出するもの、６はＪＫフリッ
プフロップであってサンプル・ホールドを行わせる期間
を与えるもの、７は遅延装置であり、８はアナログスイ
ッチであって才１のサンプル・ホールド回路１の内容を
１クロツク遅延させて第２のサンプル・ホールド回路２
に保持せしめるように働くスイッチであり、９はカウン
タであって該カウンタの内容を比較回路３，４のうちの
いずれかの出力が低レベルから高レベルに変化する時点
テマイクロプロセッサ１０内に取入れるものである。な
お、該マイクロプロセッサ１０はＩ１０ポー）　１１．
ＲＡＭ１２　（ランダムアクセスメモリ）、ＲＯＭ１３
（リードオンリーメモリ）、ＣＰＵ（中央処理装置）部
分１４で構成されている。

そして、前記マイクロプロセッサ１０で処理されたデー
タは、キーボード１５を備えた表示装置１６に表示され
るか、あるいはプリンタ１７にプリントするようにして
もよい。

このように構成された本発明による装置の動作を牙４図
のタイミング図で説明する。

まず１図示していないが画像感知装置からのイメージ信
号ＩＧが人力されると、まず第１のサンプル・ホールド
回路１に与えられ、そこに保持されると共に、演算増幅
器５にも印加され所定の基準電圧Ｖｒａｆと比較され、
　そのレベルを超えるものが増幅されＪＫフリップフロ
ップ６のクロック入力ＣＫに与えられる。そして該フリ
ップフロップ６のＱ出力により第４図（αバｂ）のサン
プル・ホールドの開始点１．を定める。図示しないサン
プル・ホールド１，２へのクロックにしたがってイメー
ジ信号がサンプルされて１例えば最初に１＝１１におい
て第４図（α）で示すようなイメージ信号ＩＧが第４図
（ｃ）のようにホールドされる。このとき第１のサンプ
ル・ホールド回路１の出力は比較器３および４へ与えら
れると共に第２のサンプル・ホールド回路２の出力も前
記比較回路３，４へ与えられ、該２つの回路からの出力
が、第１の比較回路３および第２の比較回路４において
比較され、その大小関係にしたがって、それらから比較
結果出力を発生する。今の状態（ｉ＝ｔ１）では比較回
路４からの出力はないので比較回路３の出力によりサン
プル・ホールド回路１が例えば論理「１」を出力する。

一方、増幅器５の出力は遅延装置７を介して１サンプル
期間遅延され該遅延出力でアナログスイッチ８を開くの
でサンプル・ホールド回路１の内容は１クロック信号期
間だけ遅れてサンプル・ホールド回路２にそのままサン
プル保持される。この様子を第４図（ｄ）に示す。次の
クロック信号によ’）＋ｔ”ｔ２で両サンプル・ホール
ド回路１．２の内容が比較回路３，４で比較されるが１
両者の大小関係は変らないので比較回路３のみ出力があ
り比較回路４の出力はなく状態は変らない。この状態を
牙４図（−Ｉｔ）で示す。次に９次のクロック信号の発
生時、すなわちｔ＝ｔｇでも比較回路３．４の出力状態
は変らない、しかしながら１＝１４時におけるクロック
の立上りで、サンプル・ホールド回路１および２の内容
の大小関係は逆転するので比較回路３と４の出力関係も
逆転し、今度は比較回路３の出力はなく、比較回路４の
出力が存在するのでカウンタ９が１．２．３と進んでＮ
＝３をカウントした時点、すなわち第１のサンプル・ホ
ールド回路の内容がレベルダウンして比較回路３および
４との間に出力の逆転が存在する点で、カウンタ９の値
をマイクロプロセッサ１０内にとり込みＲＡＭに記憶す
る。

このようにして、２つのサンプル・ホールド回路１と２
内に保持されている内容を順次比較回路３と４で比較し
てゆき、該両比較回路の出力が逆転する度に、すなわち
、いずれかの比較回路３゜４のいずれかがＩＯＮ出力か
らに１１出力を発生する時点で、その時点のカウンタ９
のカウント値Ｎ＝ｚをマイクロプロセッサ１０内のＲＡ
Ｍ１２に記憶すればよい。第４図（ｇ）は、このような
状態を順次水したものである。このようにして１スキヤ
ンが終了すると７リツプフロツプ６はクリヤされ。

カウンタなどもクリヤされる。

このようにして、ドキュメント上の所定領域内のイメー
ジ情報（データ）を全て読取り、記憶した時点で画１象
感知装置の各ビットの距離に対してマイクロプロセッサ
１０へ取込んだ各計数値をチェックすることによって１
才２図に示す如き２例えば左端からの各距離ＰＩ、ＰＬ
Ｐ３・・・・・・　が算出できる。

上記のことから判るように、第１図に関連して説明した
従来のこの種の装置においては２例えば第４図（ａ）の
イメージ信号において、そのサンプル個数分の記憶場所
（前記の実施例では２０場所）が必要であったのに対し
て１本発明ではＮ＝３゜Ｎ＝８．Ｎ＝１３．Ｎ＝２０お
よびＮ−２１の５記憶場所で足りる。即ち９図の実施例
の場合を例にとると記憶容量を５Ａｏ＝”Ａに低減しう
る。

第５図は、第３図に関連して説明した動作フｐ−の一例
を示す。

すなわち、装置の動作をスタートさせ、比較回路３の出
力が「１」になったかどうかを判定し、ＹＥＳであれば
カウンタ９のカウント値をマイクロプロセッサ１０のＲ
ＡＭＩ　２に取込みそこに記憶し、ＮＯであれば比較回
路４の出力状態が「０」から「１」になったかどうかを
判定し、ＹＥＳであればその時点のカウンタ９のカウン
ト値を同様にＲＡＭ１２に取込み記憶し、ＮＯであれば
先の状態が変らないので比較回路３の状態変化を監視す
る。

このようにして、比較回路３および４の出力状態の変化
がある度にマイクロプロセッサ１０のＲＡＭ１２に取込
み、その取込み回数を計数してゆきドキュメント上の予
め定めた領域内のイメージ情報全部について判定してゆ
き、終了したら（ＹＥＳ）、ＪＫフリップフロップ６を
マイクロプロセッサ１０からの信号によりクリヤーして
次の新規なイメージ情報に対して準備状態にしておくと
共に、そのようにしてＲＡＭ１２の各記憶場所（メモリ
ｐ−ケーション）に記憶しておいた先の各カウント値を
読出して９画像感知装置（図示せず）の１ビツトのピッ
チ長Ｋを乗算し、その結果をプリンタ１７にプリントす
るなり２表示装置１６に表示する。

これを必要なドキュメント上の例えばライン分（Ｓ）だ
け繰返し、ドキュメント上の所望の領域すべて処理が終
了したらＥＮＤとなる。

以上述べたように２本発明においては、２つのサンプル
・ホールド回路および２つの比較回路とカウンタを設け
ることによって両サンプル・ホールド回路の内容を比較
し、いずれかの比較回路の出力が変化した時点の前記カ
ウンタのカウント値を捕えて記憶することによってイメ
ージ情報を記憶する記憶装置の記憶容量を大幅に低減可
能とすると共に、比較的高価なＡ／Ｄ変換器を不要にし
ている。

【図面の簡単な説明】

第１図は先行技術によるイメージ信号処理方式の一例、
牙２図は本発明によるイメージ信号処理方式の１用例を
説明する説明図、第３図は本発明のイメージ信号処理装
置の実施例、Ａ１４図は牙３図の装置の動作を説明する
タイミング図、２５図は本発明による第３図の装置の動
作を説明するフロー図である。 図中、１．２はサンプル・ホールド回路、３゜４は比較
回路、５は演算増幅器、６はＪＫフリップフロップ、７
は遅延回路、９はカウンタ、１０はマイクロプロセッサ
、１２はＲＡＭ、１３はＲＯＭ、１４はＣＰＵ、１５は
キーボード、１６は表示装置、１７はプリンタ、を夫々
示す。 特許出願人　ユーザツク電子工業株式会社代理人弁理士
　　森　１）　寛　（外２名）才３図 （ｅ） （ｊ） （）） Ｎ−３Ｎ−８Ｎ−１３Ｎ−２０２゜ ４３７−

Claims (1)

【特許請求の範囲】
1. 少なくとも１個のサンプル・ホールド回路、前記サンプ
   ル・ホールド回路の内容と該内容に対応するデータを１
   サンプル期間遅らせたデータとを順次比較する少なくと
   も２個の比較器、および前“記憶サンプル・ホールド時
   点をカウントしてゆくカウンタを備え、イメージ信号に
   対応する前記データの比較結果を生ずる前記比較器のう
   ち、いずれかの比較器の出力が第１の状態から牙２の状
   態に変化する度に、その時点における前記カウンタの各
   カウント値をマイクロプロセッサに取込んでゆくことを
   特徴とするイメージ信号処理装置。