JPH05267290A - 半導体集積回路およびその製造方法 - Google Patents
半導体集積回路およびその製造方法Info
- Publication number
- JPH05267290A JPH05267290A JP6250192A JP6250192A JPH05267290A JP H05267290 A JPH05267290 A JP H05267290A JP 6250192 A JP6250192 A JP 6250192A JP 6250192 A JP6250192 A JP 6250192A JP H05267290 A JPH05267290 A JP H05267290A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- semiconductor integrated
- metallic
- metallic wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000010410 layer Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000001154 acute effect Effects 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 23
- 238000002161 passivation Methods 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路において、金属配線の段差に
基づく被覆膜のステップカバレージを改善する。 【構成】 アルミニウム配線５として、その垂直断面に
おいて、等方性エッチングにより、上面と側面とのなす
角度が９０度よりも大になるように湾曲部を形成し、次
に、異方性エッチングにより、底面と側面とのなす角度
が９０度以下になるように形成する。 【効果】 アルミニウム配線５の上面には鋭い角部がな
くなりかつ底面の角部もゆるやかになり、例えばパッシ
ベーション膜６はほぼ均一な厚さに被着される。
基づく被覆膜のステップカバレージを改善する。 【構成】 アルミニウム配線５として、その垂直断面に
おいて、等方性エッチングにより、上面と側面とのなす
角度が９０度よりも大になるように湾曲部を形成し、次
に、異方性エッチングにより、底面と側面とのなす角度
が９０度以下になるように形成する。 【効果】 アルミニウム配線５の上面には鋭い角部がな
くなりかつ底面の角部もゆるやかになり、例えばパッシ
ベーション膜６はほぼ均一な厚さに被着される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路および
その製造方法に利用され、特に、金属配線の形状とその
形成方法に関する。
その製造方法に利用され、特に、金属配線の形状とその
形成方法に関する。
【０００２】
【従来の技術】従来の半導体集積回路のアルミニウム配
線は、ドライエッチングによる異方性エッチングのみを
使用して形成していたため、図３に示すように、アルミ
ニウム配線５の上面と側面とのなす角度は、直角または
鋭角になっていた。
線は、ドライエッチングによる異方性エッチングのみを
使用して形成していたため、図３に示すように、アルミ
ニウム配線５の上面と側面とのなす角度は、直角または
鋭角になっていた。
【０００３】このような形状のアルミニウム配線５上に
ＰＳＧ膜などのパッシベーション膜６を成長させると、
パッシベーション膜６は下地の鋭くとがった部分、すな
わちアルミニウム配線５の上面と側面の接する角度部に
集中して厚く成長するため、パッシベーション膜６はス
テップカバレージの悪い形状になっていた。
ＰＳＧ膜などのパッシベーション膜６を成長させると、
パッシベーション膜６は下地の鋭くとがった部分、すな
わちアルミニウム配線５の上面と側面の接する角度部に
集中して厚く成長するため、パッシベーション膜６はス
テップカバレージの悪い形状になっていた。
【０００４】
【発明が解決しようとする課題】この従来の半導体集積
回路におけるアルミニウム配線の形状では、上面が側面
に接する角度部が垂直または鋭角であり、この角度部に
パッシベーション膜が集中して成長するため、パッシベ
ーション膜のステップカバレージが悪く、パッシベーシ
ョン膜の厚い部分と薄い部分ができていた。パッシベー
ション膜の厚い部分には、隣接するアルミニウム配線の
パッシベーション膜が接触する欠点があり、パッシベー
ション膜の薄い部分には、耐湿性が悪く、ストレスに対
しても弱くなる欠点があった。
回路におけるアルミニウム配線の形状では、上面が側面
に接する角度部が垂直または鋭角であり、この角度部に
パッシベーション膜が集中して成長するため、パッシベ
ーション膜のステップカバレージが悪く、パッシベーシ
ョン膜の厚い部分と薄い部分ができていた。パッシベー
ション膜の厚い部分には、隣接するアルミニウム配線の
パッシベーション膜が接触する欠点があり、パッシベー
ション膜の薄い部分には、耐湿性が悪く、ストレスに対
しても弱くなる欠点があった。
【０００５】本発明の目的は、前記の欠点を除去するこ
とにより、被覆膜のステップカバレージを改善できる形
状の金属配線を有する半導体集積回路およびその製造方
法を提供することにある。
とにより、被覆膜のステップカバレージを改善できる形
状の金属配線を有する半導体集積回路およびその製造方
法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体集積回路
は、素子および回路の接続を行う金属配線を有する半導
体集積回路において、前記金属配線は、その垂直断面に
おいて、上面と側面とのなす角度が９０度より大であ
り、底面と側面とのなす角度が９０度以下である構造を
有することを特徴とする。
は、素子および回路の接続を行う金属配線を有する半導
体集積回路において、前記金属配線は、その垂直断面に
おいて、上面と側面とのなす角度が９０度より大であ
り、底面と側面とのなす角度が９０度以下である構造を
有することを特徴とする。
【０００７】また、本発明の半導体集積回路の製造方法
は、半導体基板上に層間絶縁膜を形成しその上に配線と
なる金属層を形成する工程を含む半導体集積回路の製造
方法において、前記金属層上面にホトレジスト膜を形成
し所望の金属配線をパターンニングする工程と、次い
で、前記ホトレジスト膜をマスクとして前記金属層を等
方性エッチング法によりエッチングする第一のエッチン
グ工程と、次いで、異方性エッチング法によりエッチン
グを行い前記金属配線を形成する第二のエッチング工程
とを含むことを特徴とする。
は、半導体基板上に層間絶縁膜を形成しその上に配線と
なる金属層を形成する工程を含む半導体集積回路の製造
方法において、前記金属層上面にホトレジスト膜を形成
し所望の金属配線をパターンニングする工程と、次い
で、前記ホトレジスト膜をマスクとして前記金属層を等
方性エッチング法によりエッチングする第一のエッチン
グ工程と、次いで、異方性エッチング法によりエッチン
グを行い前記金属配線を形成する第二のエッチング工程
とを含むことを特徴とする。
【０００８】
【作用】金属配線例えばアルミニウム配線の形状は、垂
直断面の上面と側面とのなす角度が９０度よりも大で、
下面と側面のなす角度が９０度以下であるため、パッシ
ベーション膜はアルミニウム配線の上面部に集中するこ
となく、かつ下面部に十分に行きわたるようになり、ス
テップカバレージの悪化を防止することが可能となる。
直断面の上面と側面とのなす角度が９０度よりも大で、
下面と側面のなす角度が９０度以下であるため、パッシ
ベーション膜はアルミニウム配線の上面部に集中するこ
となく、かつ下面部に十分に行きわたるようになり、ス
テップカバレージの悪化を防止することが可能となる。
【０００９】また、このような形状の金属配線の製造方
法としては、金属層から金属配線をエッチングにより形
成する場合に、始めに等方性のエッチング法により金属
配線の上面部を形成することで、上面の角度部をすべて
鈍角とし、次に、異方性エッチング法により、下面の角
度部を９０度以下の角度にすることで、製造することが
できる。
法としては、金属層から金属配線をエッチングにより形
成する場合に、始めに等方性のエッチング法により金属
配線の上面部を形成することで、上面の角度部をすべて
鈍角とし、次に、異方性エッチング法により、下面の角
度部を９０度以下の角度にすることで、製造することが
できる。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の半導体集積回路の一実施例
の要部を示す断面図である。
の要部を示す断面図である。
【００１２】本実施例は、半導体基板１上にシリコン酸
化膜２を介して形成された金属配線としてのアルミニウ
ム配線５を有する半導体集積回路において、本発明の特
徴とするところの、アルミニウム配線５は、その垂直断
面において上面と側面とのなす角度がすべて９０度より
も大であり、底面と側面とのなす角度がすべて９０度以
下である構造を有している。
化膜２を介して形成された金属配線としてのアルミニウ
ム配線５を有する半導体集積回路において、本発明の特
徴とするところの、アルミニウム配線５は、その垂直断
面において上面と側面とのなす角度がすべて９０度より
も大であり、底面と側面とのなす角度がすべて９０度以
下である構造を有している。
【００１３】本実施例においては、このアルミニウム配
線５の構造により、パッシベーション膜６は、アルミニ
ウム配線５の上面に集中することなく下面部によく行き
わたり、各部ともほぼ均一な厚さで形成され、ステップ
カバレージが悪化することはない。
線５の構造により、パッシベーション膜６は、アルミニ
ウム配線５の上面に集中することなく下面部によく行き
わたり、各部ともほぼ均一な厚さで形成され、ステップ
カバレージが悪化することはない。
【００１４】次に、本実施例の製造方法について図２
（ａ）、（ｂ）および（ｃ）を参照して説明する。
（ａ）、（ｂ）および（ｃ）を参照して説明する。
【００１５】まず、図２（ａ）に示すように、半導体基
板１上面にシリコン酸化膜２を形成し、その上面にアル
ミニウム層３を形成し、さらにその上面にホトレジスト
膜４を形成しホトリソグラフィ技術を用いてホトレジス
ト膜４をアルミニウム配線用にパターンニングする。
板１上面にシリコン酸化膜２を形成し、その上面にアル
ミニウム層３を形成し、さらにその上面にホトレジスト
膜４を形成しホトリソグラフィ技術を用いてホトレジス
ト膜４をアルミニウム配線用にパターンニングする。
【００１６】次に、図２（ｂ）に示すように、等方性エ
ッチング条件でアルミニウム層３を第一ドライエッチン
グし、湾曲部を形成する。
ッチング条件でアルミニウム層３を第一ドライエッチン
グし、湾曲部を形成する。
【００１７】次に、図２（ｃ）に示すように、第二ドラ
イエッチングとして、従来通りの異方性エッチングを行
い、アルミニウム配線５を形成する。
イエッチングとして、従来通りの異方性エッチングを行
い、アルミニウム配線５を形成する。
【００１８】こうして形成したアルミニウム配線５であ
れば、パッシベーション膜６は、図１に示すように、均
一にアルミニウム配線５を被膜することができる。
れば、パッシベーション膜６は、図１に示すように、均
一にアルミニウム配線５を被膜することができる。
【００１９】なお、以上の説明においては、金属配線を
アルミニウム配線、および被覆物をパッシベーション膜
としたけれども、これ以外のものについても同様であ
る。
アルミニウム配線、および被覆物をパッシベーション膜
としたけれども、これ以外のものについても同様であ
る。
【００２０】
【発明の効果】以上説明したように、本発明は、例えば
アルミニウム配線の上面と側面とのなす角度を９０度よ
りも大きく、底面と側面とのなす角度を９０度以下にす
ることによって、アルミニウム配線上に被覆する例えば
パッシベーション膜のステップカバレージを改善する効
果がある。
アルミニウム配線の上面と側面とのなす角度を９０度よ
りも大きく、底面と側面とのなす角度を９０度以下にす
ることによって、アルミニウム配線上に被覆する例えば
パッシベーション膜のステップカバレージを改善する効
果がある。
【００２１】従って、本発明によれば、隣接アルミニウ
ム配線同士のパッシベーション膜の接触を防ぎ、パッシ
ベーション膜の極端に薄い部分がなくなることによっ
て、製品の耐湿性が向上し、さらに、アルミニウム配線
上にパッシベーション膜が均一に被膜するため、パッシ
ベーション膜からアルミニウム配線へのストレスが一部
に集中することがなく、ストレスマイグレーションが起
こりにくくなり、その効果は大である。
ム配線同士のパッシベーション膜の接触を防ぎ、パッシ
ベーション膜の極端に薄い部分がなくなることによっ
て、製品の耐湿性が向上し、さらに、アルミニウム配線
上にパッシベーション膜が均一に被膜するため、パッシ
ベーション膜からアルミニウム配線へのストレスが一部
に集中することがなく、ストレスマイグレーションが起
こりにくくなり、その効果は大である。
【図１】本発明の半導体集積回路の一実施例の要部を示
す断面図。
す断面図。
【図２】その製造方法の要部を示す工程断面図。
【図３】従来例の半導体集積回路の要部を示す断面図。
１ 半導体基板 ２ シリコン酸化膜 ３ アルミニウム層 ４ ホトレジスト膜 ５ アルミニウム配線 ６ パッシベーション膜
Claims (2)
- 【請求項１】 素子および回路の接続を行う金属配線を
有する半導体集積回路において、 前記金属配線は、その垂直断面において、上面と側面と
のなす角度が９０度より大であり、底面と側面とのなす
角度が９０度以下である構造を有することを特徴とする
半導体集積回路。 - 【請求項２】 半導体基板上に層間絶縁膜を形成しその
上に配線となる金属層を形成する工程を含む半導体集積
回路の製造方法において、 前記金属層上面にホトレジスト膜を形成し所望の金属配
線をパターンニングする工程と、 次いで、前記ホトレジスト膜をマスクとして前記金属層
を等方性エッチング法によりエッチングする第一のエッ
チング工程と、 次いで、異方性エッチング法によりエッチングを行い前
記金属配線を形成する第二のエッチング工程とを含むこ
とを特徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6250192A JPH05267290A (ja) | 1992-03-18 | 1992-03-18 | 半導体集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6250192A JPH05267290A (ja) | 1992-03-18 | 1992-03-18 | 半導体集積回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267290A true JPH05267290A (ja) | 1993-10-15 |
Family
ID=13201982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6250192A Pending JPH05267290A (ja) | 1992-03-18 | 1992-03-18 | 半導体集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267290A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814558A (en) * | 1994-08-31 | 1998-09-29 | Texas Instruments Incorporated | Interconnect capacitance between metal leads |
| US5818111A (en) * | 1997-03-21 | 1998-10-06 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials |
| US6054769A (en) * | 1997-01-17 | 2000-04-25 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials |
| KR100781394B1 (ko) * | 1999-02-05 | 2007-11-30 | 꼼미사리아 아 레네르지 아토미끄 | 에르븀을 포함하는 지르코늄 및 니오비움 합금, 제조방법및 그 합금을 함유하는 요소 |
| KR100917823B1 (ko) * | 2007-12-28 | 2009-09-18 | 주식회사 동부하이텍 | 반도체 소자의 금속 배선 형성 방법 |
-
1992
- 1992-03-18 JP JP6250192A patent/JPH05267290A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814558A (en) * | 1994-08-31 | 1998-09-29 | Texas Instruments Incorporated | Interconnect capacitance between metal leads |
| US6054769A (en) * | 1997-01-17 | 2000-04-25 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials |
| US5818111A (en) * | 1997-03-21 | 1998-10-06 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials |
| KR100781394B1 (ko) * | 1999-02-05 | 2007-11-30 | 꼼미사리아 아 레네르지 아토미끄 | 에르븀을 포함하는 지르코늄 및 니오비움 합금, 제조방법및 그 합금을 함유하는 요소 |
| KR100917823B1 (ko) * | 2007-12-28 | 2009-09-18 | 주식회사 동부하이텍 | 반도체 소자의 금속 배선 형성 방법 |
| US7659195B2 (en) | 2007-12-28 | 2010-02-09 | Dongbu Hitek Co., Ltd. | Method for forming metal line of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS5893353A (ja) | 半導体装置の製造方法 | |
| JPH027435A (ja) | 金属パンプ電極を有する半導体装置 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH05144812A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JP2536473B2 (ja) | 半導体装置の製造方法 | |
| JPH0334675B2 (ja) | ||
| JPH11297733A (ja) | 半導体装置 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JP3447896B2 (ja) | Ｓｏｇ塗布膜の形成方法およびこれを用いた配線構造の形成方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS6130418B2 (ja) | ||
| JPS6184033A (ja) | 半導体装置及びその製造方法 | |
| JPS62115744A (ja) | 半導体装置 |