JPH05267394A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH05267394A JPH05267394A JP4063828A JP6382892A JPH05267394A JP H05267394 A JPH05267394 A JP H05267394A JP 4063828 A JP4063828 A JP 4063828A JP 6382892 A JP6382892 A JP 6382892A JP H05267394 A JPH05267394 A JP H05267394A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- bumps
- mounting
- bump
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、高さに一定のばらつきがあるバン
プでも確実に電極端子と接続できる半導体素子の実装方
法を提供することを目的とする。 【構成】 半導体素子（１）を実装基板（３）に押し付
けて、バンプ（２）を凹部（４）に挿入する。このた
め、半導体素子（１）上に形成されたバンプ（２）の高
さにばらつきあっても、凹部（４）内に注入された導電
性粒子（６）が圧縮されて、全てのバンプ（２）がそれ
ぞれの凹部（４）に十分な深さまで挿入される。そし
て、バンプ（２）と電極端子（５）とが、導電性粒子
（６）を介して電気的に接続される。
プでも確実に電極端子と接続できる半導体素子の実装方
法を提供することを目的とする。 【構成】 半導体素子（１）を実装基板（３）に押し付
けて、バンプ（２）を凹部（４）に挿入する。このた
め、半導体素子（１）上に形成されたバンプ（２）の高
さにばらつきあっても、凹部（４）内に注入された導電
性粒子（６）が圧縮されて、全てのバンプ（２）がそれ
ぞれの凹部（４）に十分な深さまで挿入される。そし
て、バンプ（２）と電極端子（５）とが、導電性粒子
（６）を介して電気的に接続される。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣチップ等の半導体
素子の表面に突出して形成されたバンプを実装基板上の
電極端子に直接接続（フェースダウンボンディング）し
て半導体素子を実装用基板上に実装する方法に関する。
素子の表面に突出して形成されたバンプを実装基板上の
電極端子に直接接続（フェースダウンボンディング）し
て半導体素子を実装用基板上に実装する方法に関する。
【０００２】
【従来の技術】ＩＣ等の半導体素子を基板上に直接実装
する場合に、半導体素子の電極パッド上にはんだ等の低
融点材料による凸状のバンプを形成し、このバンプを基
板上に形成されている電極端子上に乗せて溶融固化する
ことにより、半導体素子を実装基板に直接接続すること
が、従来より行われていた。
する場合に、半導体素子の電極パッド上にはんだ等の低
融点材料による凸状のバンプを形成し、このバンプを基
板上に形成されている電極端子上に乗せて溶融固化する
ことにより、半導体素子を実装基板に直接接続すること
が、従来より行われていた。
【０００３】
【発明が解決しようとする課題】基板上の電極端子は、
従来、平坦に形成されていた。このため、半導体素子上
に形成する全てのバンプは、その高さが同一になるよう
に高い精度が要求された。また、素子上のバンプを基板
上の電極端子に直接接続していたため、バンプとして使
用できる材料は、電極端子より融点の低い材料に限られ
ていた。さらに、一度に接続するバンプの数が多いため
に、電極端子との接触不良が生じ易く、電気的接続の信
頼性にも問題があった。
従来、平坦に形成されていた。このため、半導体素子上
に形成する全てのバンプは、その高さが同一になるよう
に高い精度が要求された。また、素子上のバンプを基板
上の電極端子に直接接続していたため、バンプとして使
用できる材料は、電極端子より融点の低い材料に限られ
ていた。さらに、一度に接続するバンプの数が多いため
に、電極端子との接触不良が生じ易く、電気的接続の信
頼性にも問題があった。
【０００４】そこで、本発明はこのような問題を解決
し、高さにばらつきがあるバンプでも確実に電極端子と
接続でき、かつバンプ形成材料の選択の幅の広い半導体
素子の実装方法を提供することを目的とする。
し、高さにばらつきがあるバンプでも確実に電極端子と
接続でき、かつバンプ形成材料の選択の幅の広い半導体
素子の実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体素子の実装方法は、実装基板の表面
には底部に電極端子を有していてバンプを受容する凹部
が形成されており、凹部に弾力性のある導電性粒子と接
着剤を入れた後に、半導体素子を実装基板に押し付け
て、バンプを凹部に挿入した状態で、凹部内の接着剤を
固化させる。
に、本発明の半導体素子の実装方法は、実装基板の表面
には底部に電極端子を有していてバンプを受容する凹部
が形成されており、凹部に弾力性のある導電性粒子と接
着剤を入れた後に、半導体素子を実装基板に押し付け
て、バンプを凹部に挿入した状態で、凹部内の接着剤を
固化させる。
【０００６】
【作用】本発明の半導体素子の実装方法によれば、半導
体素子を実装基板に押し付けて、バンプを凹部に挿入す
る。このため、半導体素子上に形成されたバンプの高さ
にばらつきあっても、凹部内の導電性粒子が圧縮されて
変形することによってこのばらつきを吸収し、全てのバ
ンプがそれぞれの凹部に十分な深さまで挿入される。そ
して、この状態で接着剤を固化させることによって、半
導体素子を基板上に固定すると共に、バンプの挿入で変
形した導電性粒子の形状を保持させる。
体素子を実装基板に押し付けて、バンプを凹部に挿入す
る。このため、半導体素子上に形成されたバンプの高さ
にばらつきあっても、凹部内の導電性粒子が圧縮されて
変形することによってこのばらつきを吸収し、全てのバ
ンプがそれぞれの凹部に十分な深さまで挿入される。そ
して、この状態で接着剤を固化させることによって、半
導体素子を基板上に固定すると共に、バンプの挿入で変
形した導電性粒子の形状を保持させる。
【０００７】このような実装方法を用いることによっ
て、半導体素子のバンプと実装基板の電極端子とは、導
電性粒子を介して電気的に接続される。
て、半導体素子のバンプと実装基板の電極端子とは、導
電性粒子を介して電気的に接続される。
【０００８】
【実施例】以下、本発明の一実施例について、図１およ
び図２を参照して説明する。
び図２を参照して説明する。
【０００９】図１は実装基板に半導体素子を実装させる
前の状態を示しており、図２は実装後の状態を示してい
る。
前の状態を示しており、図２は実装後の状態を示してい
る。
【００１０】半導体素子１にはその表面から突出して複
数のバンプ２が形成されている。他方、半導体素子１が
装着される基板３には、半導体素子１上のバンプ２に対
応して複数の凹部４が形成されている。この凹部４内に
は選択的にメッキを施すなどして電極端子５が形成され
ている。さらに、この凹部４内には、微細で柔軟なプラ
スチックボール表面にＡｕなどの金属メッキを施した直
径５μｍ程度の導電性粒子６と、例えばエポキシ系樹脂
のような熱硬化性樹脂７とからなる導電性樹脂８が注入
されている。この導電性樹脂８は十分な導電性を得るよ
うに導電性粒子６と熱硬化性樹脂７との比率が工夫され
ている。例えば、熱硬化性樹脂７に対する導電性粒子６
の添加量を７．５ｖｏｌ％以上にすることによって、良
好な接続特性を持たせるなどの工夫である。
数のバンプ２が形成されている。他方、半導体素子１が
装着される基板３には、半導体素子１上のバンプ２に対
応して複数の凹部４が形成されている。この凹部４内に
は選択的にメッキを施すなどして電極端子５が形成され
ている。さらに、この凹部４内には、微細で柔軟なプラ
スチックボール表面にＡｕなどの金属メッキを施した直
径５μｍ程度の導電性粒子６と、例えばエポキシ系樹脂
のような熱硬化性樹脂７とからなる導電性樹脂８が注入
されている。この導電性樹脂８は十分な導電性を得るよ
うに導電性粒子６と熱硬化性樹脂７との比率が工夫され
ている。例えば、熱硬化性樹脂７に対する導電性粒子６
の添加量を７．５ｖｏｌ％以上にすることによって、良
好な接続特性を持たせるなどの工夫である。
【００１１】このように形成された基板３に対して、半
導体素子１上の全てのバンプ２が対応する凹部４に挿入
できるよう位置合せを行う。次に、半導体素子１を基板
３に押圧し、一定の深さまで半導体素子１上の全てのバ
ンプ２を対応する各凹部４に挿入する。この状態を図２
の断面図に示す。このように圧力を掛けることによっ
て、バンプ２の頂部が凹部４内の導電性樹脂８の表面部
に到達した後も、バンプ２を対応する凹部４内にさらに
挿入させることができる。これは、導電性粒子６が圧力
によって容易に変形するからである。そして、一定の深
さまでバンプ２を挿入した状態で熱を加えて、熱硬化性
樹脂７を硬化させる。この熱硬化性樹脂７の硬化によっ
て、挿入されたバンプ２が電極端子５の凹部４内に固定
され、変形した導電性粒子６がそのままの形状で固化さ
れる。
導体素子１上の全てのバンプ２が対応する凹部４に挿入
できるよう位置合せを行う。次に、半導体素子１を基板
３に押圧し、一定の深さまで半導体素子１上の全てのバ
ンプ２を対応する各凹部４に挿入する。この状態を図２
の断面図に示す。このように圧力を掛けることによっ
て、バンプ２の頂部が凹部４内の導電性樹脂８の表面部
に到達した後も、バンプ２を対応する凹部４内にさらに
挿入させることができる。これは、導電性粒子６が圧力
によって容易に変形するからである。そして、一定の深
さまでバンプ２を挿入した状態で熱を加えて、熱硬化性
樹脂７を硬化させる。この熱硬化性樹脂７の硬化によっ
て、挿入されたバンプ２が電極端子５の凹部４内に固定
され、変形した導電性粒子６がそのままの形状で固化さ
れる。
【００１２】上述したように導電性樹脂８は十分な接続
特性を有するので、半導体素子１のバンプ２は、導電性
樹脂８を介して、対応する電極端子５と電気的に接続さ
れる。また、バンプ２の製造精度が悪いために高さにば
らつきがある場合でも、他のバンプに比べて高いバンプ
は、より深く導電性樹脂８内に埋没するので、全てのバ
ンプを凹部内の導電性樹脂８の表面部に到達させること
ができる。このため、バンプ２の製造精度が悪くても、
全てのバンプを確実に電気的に接続することができる。
さらに、本実施例は熱硬化性樹脂７を用いて、基板３上
に半導体素子１を装着しているので、バンプ２を溶融し
て接続させる必要がない。このため、従来のようにバン
プ２を電極端子５より融点温度の低い金属材料で作製す
る必要がなくなった。この結果、従来からのバンプ２の
材料であるＰｂ−Ｓｎなどの他にも、Ａｕ、Ａｇ、Ｃ
ｕ、Ａｌなどの金属が利用できるようになった。
特性を有するので、半導体素子１のバンプ２は、導電性
樹脂８を介して、対応する電極端子５と電気的に接続さ
れる。また、バンプ２の製造精度が悪いために高さにば
らつきがある場合でも、他のバンプに比べて高いバンプ
は、より深く導電性樹脂８内に埋没するので、全てのバ
ンプを凹部内の導電性樹脂８の表面部に到達させること
ができる。このため、バンプ２の製造精度が悪くても、
全てのバンプを確実に電気的に接続することができる。
さらに、本実施例は熱硬化性樹脂７を用いて、基板３上
に半導体素子１を装着しているので、バンプ２を溶融し
て接続させる必要がない。このため、従来のようにバン
プ２を電極端子５より融点温度の低い金属材料で作製す
る必要がなくなった。この結果、従来からのバンプ２の
材料であるＰｂ−Ｓｎなどの他にも、Ａｕ、Ａｇ、Ｃ
ｕ、Ａｌなどの金属が利用できるようになった。
【００１３】なお、本実施例では、接着剤として熱硬化
性樹脂７を用いたが、紫外線・電子線硬化形接着剤など
の他の接着剤を用いてもよい。
性樹脂７を用いたが、紫外線・電子線硬化形接着剤など
の他の接着剤を用いてもよい。
【００１４】
【発明の効果】本発明の半導体素子の実装方法であれ
ば、半導体素子上に形成されるバンプの製造精度の幅を
大きく取ることができ、バンプ形成の生産性を改善する
ことができる。また、バンプと電極端子の電気的接続を
確実に行うことができるので、接続の信頼性が向上す
る。さらに、バンプ形成材料の選択の幅が広くなり、実
装コストを低減させることができる。
ば、半導体素子上に形成されるバンプの製造精度の幅を
大きく取ることができ、バンプ形成の生産性を改善する
ことができる。また、バンプと電極端子の電気的接続を
確実に行うことができるので、接続の信頼性が向上す
る。さらに、バンプ形成材料の選択の幅が広くなり、実
装コストを低減させることができる。
【図１】本発明の一実施例の構造を示す断面図である。
【図２】本発明の一実施例の構造を示す断面図である。
１…半導体素子、２…バンプ、３…基板、４…凹部、５
…電極端子、６…導電性粒子、７…熱硬化性樹脂、８…
導電性樹脂。
…電極端子、６…導電性粒子、７…熱硬化性樹脂、８…
導電性樹脂。
Claims (3)
- 【請求項１】 半導体素子の表面に形成されたバンプを
実装基板上の電極端子に直接接続して前記半導体素子を
前記実装基板上に実装する方法において、 前記実装基板の表面には、底部に電極端子を有していて
前記バンプを受容する凹部が形成されており、 前記凹部に弾力性のある導電性粒子と接着剤を注入した
後に、前記半導体素子を前記実装基板に押し付けて、前
記バンプを前記凹部に挿入した状態で、前記凹部内の接
着剤を固化させることを特徴とする半導体素子の実装方
法。 - 【請求項２】 前記導電性粒子は柔軟なプラスチックボ
ール表面に金属メッキを施した粒子であることを特徴と
する請求項１記載の半導体素子の実装方法。 - 【請求項３】 前記接着剤は熱硬化性樹脂であることを
特徴とする請求項１または請求項２記載の半導体素子の
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4063828A JPH05267394A (ja) | 1992-03-19 | 1992-03-19 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4063828A JPH05267394A (ja) | 1992-03-19 | 1992-03-19 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267394A true JPH05267394A (ja) | 1993-10-15 |
Family
ID=13240613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4063828A Pending JPH05267394A (ja) | 1992-03-19 | 1992-03-19 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267394A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047031A1 (en) * | 1996-06-07 | 1997-12-11 | Matsushita Electric Industrial Co., Ltd. | Method for mounting semiconductor chip |
| JP2009105209A (ja) * | 2007-10-23 | 2009-05-14 | Nec Corp | 電子装置及びその製造方法 |
| WO2011148445A1 (ja) * | 2010-05-27 | 2011-12-01 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| WO2015087918A1 (ja) * | 2013-12-10 | 2015-06-18 | オリンパス株式会社 | 固体撮像装置、撮像装置、固体撮像装置の製造方法 |
| US20230063954A1 (en) * | 2021-08-25 | 2023-03-02 | Micron Technology, Inc. | Conductive buffer layers for semiconductor die assemblies and associated systems and methods |
-
1992
- 1992-03-19 JP JP4063828A patent/JPH05267394A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047031A1 (en) * | 1996-06-07 | 1997-12-11 | Matsushita Electric Industrial Co., Ltd. | Method for mounting semiconductor chip |
| US6051093A (en) * | 1996-06-07 | 2000-04-18 | Matsushita Electric Industrial Co., Ltd. | Mounting method of semiconductor element |
| US6531022B1 (en) | 1996-06-07 | 2003-03-11 | Matsushita Electric Industrial Co., Ltd. | Mounting method of semiconductor element |
| KR100457609B1 (ko) * | 1996-06-07 | 2005-01-15 | 마쯔시다덴기산교 가부시키가이샤 | 반도체소자의실장방법 |
| JP2009105209A (ja) * | 2007-10-23 | 2009-05-14 | Nec Corp | 電子装置及びその製造方法 |
| WO2011148445A1 (ja) * | 2010-05-27 | 2011-12-01 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| WO2015087918A1 (ja) * | 2013-12-10 | 2015-06-18 | オリンパス株式会社 | 固体撮像装置、撮像装置、固体撮像装置の製造方法 |
| JP2015115420A (ja) * | 2013-12-10 | 2015-06-22 | オリンパス株式会社 | 固体撮像装置、撮像装置、固体撮像装置の製造方法 |
| US20230063954A1 (en) * | 2021-08-25 | 2023-03-02 | Micron Technology, Inc. | Conductive buffer layers for semiconductor die assemblies and associated systems and methods |
| KR20230031146A (ko) * | 2021-08-25 | 2023-03-07 | 마이크론 테크놀로지, 인크 | 반도체 다이 어셈블리를 위한 전도성 버퍼층 및 관련 시스템 및 방법 |
| TWI828232B (zh) * | 2021-08-25 | 2024-01-01 | 美商美光科技公司 | 半導體晶粒、半導體晶粒總成以及其形成方法 |
| US11862591B2 (en) * | 2021-08-25 | 2024-01-02 | Micron Technology, Inc. | Conductive buffer layers for semiconductor die assemblies and associated systems and methods |
| US12315833B2 (en) | 2021-08-25 | 2025-05-27 | Micron Technology, Inc. | Conductive buffer layers for semiconductor die assemblies and associated systems and methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0137909B1 (ko) | 와이어본딩장치용의 캐필러리 및 캐필러리를 사용한 전기접속범프의 형성방법 | |
| US5838061A (en) | Semiconductor package including a semiconductor chip adhesively bonded thereto | |
| US5703406A (en) | Interconnection structure for attaching a semiconductor device to a substrate | |
| KR100430330B1 (ko) | 래핑기법을사용하여반도체칩의전극상에도전성범프(bump)를형성하는방법및이에의해서제조되는범프 | |
| US6153938A (en) | Flip-chip connecting method, flip-chip connected structure and electronic device using the same | |
| JP3622435B2 (ja) | 半導体装置とその製造方法 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JP3421548B2 (ja) | 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造 | |
| US6538335B2 (en) | Semiconductor apparatus and a semiconductor device mounting method | |
| JPH0234949A (ja) | 半導体装置の実装方法 | |
| JPH0521523A (ja) | 半導体装置実装用基板 | |
| KR20020089388A (ko) | 패키징 구조와 그 방법 | |
| JPH0997816A (ja) | 半導体装置の実装方法および実装構造 | |
| JPH05267394A (ja) | 半導体素子の実装方法 | |
| KR100533847B1 (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
| JP2002368155A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP3022151B2 (ja) | ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法 | |
| US6881612B2 (en) | Method of bonding a semiconductor element to a substrate | |
| US6806562B2 (en) | Device with at least one semiconductor component and a printed circuit board and method of establishing an electromechanical connection between the two | |
| JPH08236578A (ja) | 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤 | |
| JPS63122133A (ja) | 半導体チツプの電気的接続方法 | |
| JPH09172021A (ja) | 半導体装置、半導体装置の製造方法及び実装方法 | |
| JPH09223721A (ja) | 半導体装置及びその製造方法及び実装基板及びその製造方法 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
| JPH02185050A (ja) | 半導体装置の実装方法 |