JPH05267554A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05267554A JPH05267554A JP4064427A JP6442792A JPH05267554A JP H05267554 A JPH05267554 A JP H05267554A JP 4064427 A JP4064427 A JP 4064427A JP 6442792 A JP6442792 A JP 6442792A JP H05267554 A JPH05267554 A JP H05267554A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- circuit device
- resin
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】ワイヤボンディング工程及び樹脂封止工程で隣
接する内部リード部５同志の短絡を防止する。 【構成】隣接する内部リード５の少くとも側面部６に絶
縁コーティングを施して、ワイヤボンディング工程及び
樹脂封止工程において起る電気的短絡を防止する。
接する内部リード部５同志の短絡を防止する。 【構成】隣接する内部リード５の少くとも側面部６に絶
縁コーティングを施して、ワイヤボンディング工程及び
樹脂封止工程において起る電気的短絡を防止する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、樹脂封止された半導体集積回路装置に関する。
し、樹脂封止された半導体集積回路装置に関する。
【０００２】
【従来の技術】従来、この種の半導体集積回路装置は、
集積回路が形成されたチップ上のボンディングパッド
と、内部リードフレームのチップ側端部をボンディング
ワイヤで接続し、モールド樹脂等で封止された構造とな
っている。
集積回路が形成されたチップ上のボンディングパッド
と、内部リードフレームのチップ側端部をボンディング
ワイヤで接続し、モールド樹脂等で封止された構造とな
っている。
【０００３】また、このリードフレームは導電性が要求
されるため、一般的に４２合金，銅などが採用されてい
る。そしてリードフレームの内部リード部はモールド樹
脂により被われており、外部リード部は樹脂外部体より
突出し、折り曲げられてプリント板等への実装される。
また、この外部リード部は、実装を容易にすべくはんだ
めっき等の処理がされている。さらにパッケージ封止に
用いられるモールド樹脂はエポキシ系が多く用いられて
いた。
されるため、一般的に４２合金，銅などが採用されてい
る。そしてリードフレームの内部リード部はモールド樹
脂により被われており、外部リード部は樹脂外部体より
突出し、折り曲げられてプリント板等への実装される。
また、この外部リード部は、実装を容易にすべくはんだ
めっき等の処理がされている。さらにパッケージ封止に
用いられるモールド樹脂はエポキシ系が多く用いられて
いた。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
集積回路装置は、近年、高集積化，高密度化に伴ない、
多ピン化，小型化の傾向にあり、それにつれてリードの
幅，およびリードの間隔も縮少化に進んでいる。
集積回路装置は、近年、高集積化，高密度化に伴ない、
多ピン化，小型化の傾向にあり、それにつれてリードの
幅，およびリードの間隔も縮少化に進んでいる。
【０００５】そこで、組立工程におけるボンディング工
程およびモールド封止工程において、内部リード部のた
がいのリードどうしが接触する危険性が高くなる。この
ことは組立工程における歩留りの低下，および製品の信
頼性の低下を招くという欠点を有する。最近ではリード
フレーム全体をテープにより固定することで対処する方
法もとられているが、パッケージの一層の小型化により
リードフレーム長もさらに短かくなるので、テープによ
る固定も困難となってきた。
程およびモールド封止工程において、内部リード部のた
がいのリードどうしが接触する危険性が高くなる。この
ことは組立工程における歩留りの低下，および製品の信
頼性の低下を招くという欠点を有する。最近ではリード
フレーム全体をテープにより固定することで対処する方
法もとられているが、パッケージの一層の小型化により
リードフレーム長もさらに短かくなるので、テープによ
る固定も困難となってきた。
【０００６】本発明の目的は、リード同志が短絡するこ
となくパッケージが形成される半導体集積回路装置を提
供することである。
となくパッケージが形成される半導体集積回路装置を提
供することである。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
装置は、半導体集積回路が形成されるチップと、このチ
ップのボンディングパッドをボンディングワイヤーで接
続される内部リード部をもリードフレームと、このリー
ドフレームの外部リード部を突出させて樹脂封止して形
成される樹脂外部体とで構成される半導体集積回路装置
において、少くとも前記内部リード部の互いに隣接す側
面部に絶縁コーティングされていることを特徴としてい
る。
装置は、半導体集積回路が形成されるチップと、このチ
ップのボンディングパッドをボンディングワイヤーで接
続される内部リード部をもリードフレームと、このリー
ドフレームの外部リード部を突出させて樹脂封止して形
成される樹脂外部体とで構成される半導体集積回路装置
において、少くとも前記内部リード部の互いに隣接す側
面部に絶縁コーティングされていることを特徴としてい
る。
【０００８】
【実施例】次に本発明について、図面を参照して説明す
る。
る。
【０００９】図１は本発明の半導体集積回路装置の一実
施例を説明するための部分破断斜視図である。この半導
体集積回路装置は、図１に示すように、集積回路が形成
されるチップ２と、このチップ２のボンディングパッド
と一端が接続されるボンディングワイヤ３と、このボン
ディングワイヤ３の他端と内部リード部５と接続し、樹
脂外郭部１より突出する外部リード４を有するリードフ
レームとで構成されている。そして、この半導体集積回
路装置は、多ピン化，小型化の傾向に対応して最も多く
採用されているＱＦＰ型パッケージの構造を示してい
る。
施例を説明するための部分破断斜視図である。この半導
体集積回路装置は、図１に示すように、集積回路が形成
されるチップ２と、このチップ２のボンディングパッド
と一端が接続されるボンディングワイヤ３と、このボン
ディングワイヤ３の他端と内部リード部５と接続し、樹
脂外郭部１より突出する外部リード４を有するリードフ
レームとで構成されている。そして、この半導体集積回
路装置は、多ピン化，小型化の傾向に対応して最も多く
採用されているＱＦＰ型パッケージの構造を示してい
る。
【００１０】本発明の第１の実施例は、内部リード部５
の側面部６を絶縁コーティングすることにより、パッケ
ージ形成におけるボンディング工程および樹脂封止工程
において生じる内部リード間の短絡接触を防止したこと
である。それ以外は従来と同じである。また、絶縁コー
ティングする際に側面部６に限定することなく、内部リ
ード部５の同図全体に絶縁コーティングしても同様の効
果がある。
の側面部６を絶縁コーティングすることにより、パッケ
ージ形成におけるボンディング工程および樹脂封止工程
において生じる内部リード間の短絡接触を防止したこと
である。それ以外は従来と同じである。また、絶縁コー
ティングする際に側面部６に限定することなく、内部リ
ード部５の同図全体に絶縁コーティングしても同様の効
果がある。
【００１１】次に、この半導体集積回路装置の組立方法
について述べる。まず、ダイパッドにチップ２を搭載す
る。次に、あらかじめ内部リード部５の側面部が絶縁コ
ーティングされたリードフレームとチップ２のパッドと
をボンディングワイヤ３で接続する。次に、チップ２及
びリードフレームの構成体を樹脂封止して樹脂外郭体１
を形成する。また、絶縁コーティングは、ワイヤボンデ
ィング後に樹脂液の吹き付け、あるいは樹脂液に浸漬し
て行っても良い。
について述べる。まず、ダイパッドにチップ２を搭載す
る。次に、あらかじめ内部リード部５の側面部が絶縁コ
ーティングされたリードフレームとチップ２のパッドと
をボンディングワイヤ３で接続する。次に、チップ２及
びリードフレームの構成体を樹脂封止して樹脂外郭体１
を形成する。また、絶縁コーティングは、ワイヤボンデ
ィング後に樹脂液の吹き付け、あるいは樹脂液に浸漬し
て行っても良い。
【００１２】
【発明の効果】以上説明したように本発明は、少くとも
隣接する内部リード部の側面に絶縁コーティングを施す
ことにより内部リード間の隣接においても内部リード間
の導通を防ぐことが可能となり、パッケージ形成におけ
る歩留り低下の防止，および製品の信頼性の低下を防ぐ
という効果を有する。
隣接する内部リード部の側面に絶縁コーティングを施す
ことにより内部リード間の隣接においても内部リード間
の導通を防ぐことが可能となり、パッケージ形成におけ
る歩留り低下の防止，および製品の信頼性の低下を防ぐ
という効果を有する。
【図１】本発明の半導体集積回路装置の一実施例を説明
するための部分破断斜視図である。
するための部分破断斜視図である。
１ 樹脂外郭体 ２ チップ ３ ボンディングワイヤ ４ 外部リード部 ５ 内部リード部 ６ 側面部
Claims (1)
- 【請求項１】 半導体集積回路が形成されるチップと、
このチップのボンディングパッドをボンディングワイヤ
ーで接続される内部リード部をもリードフレームと、こ
のリードフレームの外部リード部を突出させて樹脂封止
して形成される樹脂外部体とで構成される半導体集積回
路装置において、少くとも前記内部リード部の互いに隣
接す側面部に絶縁コーティングされていることを特徴と
する半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4064427A JPH05267554A (ja) | 1992-03-23 | 1992-03-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4064427A JPH05267554A (ja) | 1992-03-23 | 1992-03-23 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267554A true JPH05267554A (ja) | 1993-10-15 |
Family
ID=13257973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4064427A Pending JPH05267554A (ja) | 1992-03-23 | 1992-03-23 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267554A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03124055A (ja) * | 1989-10-06 | 1991-05-27 | Mitsui High Tec Inc | リードフレームの製造方法およびこれを用いた半導体装置 |
| JPH0590475A (ja) * | 1991-09-30 | 1993-04-09 | Toppan Printing Co Ltd | リードフレームとその製造方法 |
-
1992
- 1992-03-23 JP JP4064427A patent/JPH05267554A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03124055A (ja) * | 1989-10-06 | 1991-05-27 | Mitsui High Tec Inc | リードフレームの製造方法およびこれを用いた半導体装置 |
| JPH0590475A (ja) * | 1991-09-30 | 1993-04-09 | Toppan Printing Co Ltd | リードフレームとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0145768B1 (ko) | 리드 프레임과 그를 이용한 반도체 패키지 제조방법 | |
| US7579674B2 (en) | Semiconductor package configuration with improved lead portion arrangement | |
| US9431273B2 (en) | Method for manufacturing a resin-encapsulated semiconductor device | |
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| US5715593A (en) | Method of making plastic-packaged semiconductor integrated circuit | |
| US6157074A (en) | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same | |
| US7410834B2 (en) | Method of manufacturing a semiconductor device | |
| JP2000188366A (ja) | 半導体装置 | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| US6312976B1 (en) | Method for manufacturing leadless semiconductor chip package | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| KR940006580B1 (ko) | 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법 | |
| JP2897409B2 (ja) | Ｉｃパッケージ | |
| JP3153185B2 (ja) | 半導体装置 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| KR100206941B1 (ko) | 버틈 리드 패키지 및 그 제조방법 | |
| JP2946775B2 (ja) | 樹脂封止金型 | |
| KR20020031881A (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS5989447A (ja) | 半導体装置 | |
| JP2679687B2 (ja) | 樹脂封止型半導体装置 | |
| JP2002343920A (ja) | リードフレーム | |
| KR20010009374A (ko) | 패키지의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980106 |