JPH05267656A - 絶縁ゲート形電界効果トランジスタ - Google Patents
絶縁ゲート形電界効果トランジスタInfo
- Publication number
- JPH05267656A JPH05267656A JP9476092A JP9476092A JPH05267656A JP H05267656 A JPH05267656 A JP H05267656A JP 9476092 A JP9476092 A JP 9476092A JP 9476092 A JP9476092 A JP 9476092A JP H05267656 A JPH05267656 A JP H05267656A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- effect transistor
- diodes
- gate
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000000059 patterning Methods 0.000 abstract description 6
- 239000012141 concentrate Substances 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000002146 bilateral effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲート保護用双方性ダイオードに電流集中部
を無くされたことにより、対過電流特性が改善されたＭ
ＯＳＦＥＴを提供する。 【構成】 ＭＯＳＦＥＴに内蔵されているゲート電極保
護用双方性ダイオード３の角部を面取りされたパターン
または多角形状のパターンにて形成し、ダイオード３に
電流集中部をなくしたものである。
を無くされたことにより、対過電流特性が改善されたＭ
ＯＳＦＥＴを提供する。 【構成】 ＭＯＳＦＥＴに内蔵されているゲート電極保
護用双方性ダイオード３の角部を面取りされたパターン
または多角形状のパターンにて形成し、ダイオード３に
電流集中部をなくしたものである。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁ゲート形電界効果
トランジスタに関する。さらに詳しくは、対過電流特性
が改善された絶縁ゲート形電界効果トランジスタに関す
る。
トランジスタに関する。さらに詳しくは、対過電流特性
が改善された絶縁ゲート形電界効果トランジスタに関す
る。
【０００２】
【従来の技術】従来より、絶縁ゲート形電界効果トラン
ジスタ（以下、ＭＯＳＦＥＴという）においては、ゲー
ト保護用に双方性ダイオードが内蔵されている。図３
は、このゲート保護用双方性ダイオード（以下、単にダ
イオードという）の形成パターンを模式図的に示したも
のである。図３より明らかなように、このダイオードは
長方形状に形成され角部を有しているので、過電流のサ
ージ時に電流がこの角部に集中する。そのため、この角
部が過電流破壊を起こすという問題がある。
ジスタ（以下、ＭＯＳＦＥＴという）においては、ゲー
ト保護用に双方性ダイオードが内蔵されている。図３
は、このゲート保護用双方性ダイオード（以下、単にダ
イオードという）の形成パターンを模式図的に示したも
のである。図３より明らかなように、このダイオードは
長方形状に形成され角部を有しているので、過電流のサ
ージ時に電流がこの角部に集中する。そのため、この角
部が過電流破壊を起こすという問題がある。
【０００３】なお、図において、１１はゲート用ボンデ
ィングパッド、１２はソースコンタクト、１３はダイオ
ードである。
ィングパッド、１２はソースコンタクト、１３はダイオ
ードである。
【０００４】
【発明が解決しようとする課題】本発明はかかる従来技
術の問題点に鑑みなされたものであって、対過電流特性
が改善されたＭＯＳＦＥＴを提供することを目的とす
る。
術の問題点に鑑みなされたものであって、対過電流特性
が改善されたＭＯＳＦＥＴを提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明の第１態様は、ゲ
ート保護用双方性ダイオード内臓絶縁ゲート形電界効果
トランジスタであって、前記ゲート保護用双方性ダイオ
ードが、角部が面取りされたパターンにて形成されてな
ることを特徴とする絶縁ゲート形電界効果トランジスタ
に関する。
ート保護用双方性ダイオード内臓絶縁ゲート形電界効果
トランジスタであって、前記ゲート保護用双方性ダイオ
ードが、角部が面取りされたパターンにて形成されてな
ることを特徴とする絶縁ゲート形電界効果トランジスタ
に関する。
【０００６】本発明の第１態様においては、前記角部の
面取り長さが、１μｍ以上であるのが好ましい。
面取り長さが、１μｍ以上であるのが好ましい。
【０００７】本発明の第２態様は、ゲート保護用双方性
ダイオード内臓絶縁ゲート形電界効果トランジスタであ
って、前記ゲート保護用双方性ダイオードが、角部が多
角形状のパターンにて形成されてなることを特徴とする
絶縁ゲート形電界効果トランジスタに関する。
ダイオード内臓絶縁ゲート形電界効果トランジスタであ
って、前記ゲート保護用双方性ダイオードが、角部が多
角形状のパターンにて形成されてなることを特徴とする
絶縁ゲート形電界効果トランジスタに関する。
【０００８】本発明の第２態様においては、前記多角形
が多角形の２つの辺のなす内角が９０度をこえる角度を
有する多角形であるのが好ましい。
が多角形の２つの辺のなす内角が９０度をこえる角度を
有する多角形であるのが好ましい。
【０００９】
【作用】本発明においては、ダイオードの角部が面取り
されているか、または多角形状に形成されているかして
いるので、過電流サージ時に電流が集中する場所がない
く、対過電流特性が改善される。
されているか、または多角形状に形成されているかして
いるので、過電流サージ時に電流が集中する場所がない
く、対過電流特性が改善される。
【００１０】
【実施例】以下、添付図面を参照しながら本発明を実施
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
【００１１】図１は本発明の第１態様の説明図、図２は
本発明の第２態様の要部構造図である。図において、１
はゲート用ボンディングパッド、２はソースコンタク
ト、３はダイオードである。
本発明の第２態様の要部構造図である。図において、１
はゲート用ボンディングパッド、２はソースコンタク
ト、３はダイオードである。
【００１２】図１に示される本発明の第１態様のダイオ
ードは、角部が面取りされた形状に形成されている他
は、従来のダイオードと同様に構成されている。この角
部の面取りされた形状は、従来の半導体装置の形成方法
を用い、シリコン基板上にレジストによるパターンニン
グにより、所望の部分を選択的にシリコンをＮ形化す
る。続いて、再びレジストによるパターンニングにより
選択的にシリコンをＰ形化する。その後層間絶縁膜を形
成し、コンタクトホールを形成した後、金属電極の形成
を行う。なお、ダイオードを形成する部分としては、シ
リコン基板上のみならず、シリコン基板上部に形成した
ポリシリコン膜等に同様のダイオードを形成してもよ
い。また、その面取り長さＣは、１μｍ以上とされてい
る。
ードは、角部が面取りされた形状に形成されている他
は、従来のダイオードと同様に構成されている。この角
部の面取りされた形状は、従来の半導体装置の形成方法
を用い、シリコン基板上にレジストによるパターンニン
グにより、所望の部分を選択的にシリコンをＮ形化す
る。続いて、再びレジストによるパターンニングにより
選択的にシリコンをＰ形化する。その後層間絶縁膜を形
成し、コンタクトホールを形成した後、金属電極の形成
を行う。なお、ダイオードを形成する部分としては、シ
リコン基板上のみならず、シリコン基板上部に形成した
ポリシリコン膜等に同様のダイオードを形成してもよ
い。また、その面取り長さＣは、１μｍ以上とされてい
る。
【００１３】図２に示される本発明の第２態様のダイオ
ードは、角部が多角形状に形成されている他は、従来の
ダイオードと同様に構成されている。この角部の多角形
状は、従来のダイオードと同様に構成されている。この
角部の面取りされた形状は、従来の半導体装置の形成方
法を用い、シリコン基板上にレジストによるパターンニ
ングにより、所望の部分を選択的にシリコンをＮ形化す
る。続いて、再びレジストによるパターンニングにより
選択的にシリコンをＰ形化する。その後層間絶縁膜を形
成し、コンタクトホールを形成した後、金属電極の形成
を行う。なお、ダイオードを形成する部分としては、シ
リコン基板上のみならず、シリコン基板上部に形成した
ポリシリコン膜等に同様のダイオードを形成してもよ
い。また、その角数および辺の長さは、角数は、一つの
角部に２つ以上の角をもち、その一つの内角は９０度を
こえるものとし、長さは多角部の一辺を１μｍ以上とす
る。
ードは、角部が多角形状に形成されている他は、従来の
ダイオードと同様に構成されている。この角部の多角形
状は、従来のダイオードと同様に構成されている。この
角部の面取りされた形状は、従来の半導体装置の形成方
法を用い、シリコン基板上にレジストによるパターンニ
ングにより、所望の部分を選択的にシリコンをＮ形化す
る。続いて、再びレジストによるパターンニングにより
選択的にシリコンをＰ形化する。その後層間絶縁膜を形
成し、コンタクトホールを形成した後、金属電極の形成
を行う。なお、ダイオードを形成する部分としては、シ
リコン基板上のみならず、シリコン基板上部に形成した
ポリシリコン膜等に同様のダイオードを形成してもよ
い。また、その角数および辺の長さは、角数は、一つの
角部に２つ以上の角をもち、その一つの内角は９０度を
こえるものとし、長さは多角部の一辺を１μｍ以上とす
る。
【００１４】
【発明の効果】以上説明したように、本発明のダイオー
ドは電流が集中する角部を有していないので、過電流サ
ージ時に電流集中によりダイオードが破壊することがな
い。したがって、対過電流特性の改善が図られる。
ドは電流が集中する角部を有していないので、過電流サ
ージ時に電流集中によりダイオードが破壊することがな
い。したがって、対過電流特性の改善が図られる。
【図１】本発明の第１態様の説明図である。
【図２】本発明の第２態様の要部構造図である。
【図３】従来のダイオードの説明図である。
１ ゲート用ボンディングパッド ２ ソースコンタクト ３ ダイオード
Claims (4)
- 【請求項１】 ゲート保護用双方性ダイオード内臓絶縁
ゲート形電界効果トランジスタであって、 前記ゲート保護用双方性ダイオードが、角部が面取りさ
れたパターンにて形成されてなることを特徴とする絶縁
ゲート形電界効果トランジスタ。 - 【請求項２】 前記角部の面取り長さが１μｍ以上であ
ることを特徴とする請求項１記載の絶縁ゲート形電界効
果トランジスタ。 - 【請求項３】 ゲート保護用双方性ダイオード内臓絶縁
ゲート形電界効果トランジスタであって、 前記ゲート保護用双方性ダイオードが、角部が多角形状
のパターンにて形成されてなることを特徴とする絶縁ゲ
ート形電界効果トランジスタ。 - 【請求項４】 前記多角形が、多角形の２つの辺のなす
角の内角が９０度をこえる角度を有する多角形であるこ
とを特徴とする請求項３記載の絶縁ゲート形電界効果ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9476092A JPH05267656A (ja) | 1992-03-21 | 1992-03-21 | 絶縁ゲート形電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9476092A JPH05267656A (ja) | 1992-03-21 | 1992-03-21 | 絶縁ゲート形電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267656A true JPH05267656A (ja) | 1993-10-15 |
Family
ID=14119060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9476092A Pending JPH05267656A (ja) | 1992-03-21 | 1992-03-21 | 絶縁ゲート形電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267656A (ja) |
-
1992
- 1992-03-21 JP JP9476092A patent/JPH05267656A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3076468B2 (ja) | 半導体装置 | |
| JP3204792B2 (ja) | 半導体装置 | |
| JP2658842B2 (ja) | 半導体装置 | |
| JPH05267656A (ja) | 絶縁ゲート形電界効果トランジスタ | |
| JPH09162399A (ja) | 半導体装置 | |
| JP4136372B2 (ja) | 半導体装置 | |
| JPH05267657A (ja) | 絶縁ゲート形電界効果トランジスタ | |
| JP2854900B2 (ja) | 半導体装置 | |
| JP2598446B2 (ja) | Ｍｉｓ−ｆｅｔ | |
| JP3118893B2 (ja) | 縦型ｍｏｓトランジスタ | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JPS63172468A (ja) | 入力保護回路 | |
| JPS6236867A (ja) | 入力保護回路 | |
| JPH0237112B2 (ja) | ||
| JPH07147384A (ja) | 半導体装置 | |
| JPH07297371A (ja) | 半導体集積回路装置のコンタクトホール | |
| JPH01149451A (ja) | Ｃｍｏｓの入力段ゲートの保護装置 | |
| JPH0323662A (ja) | 半導体集積回路の保護回路 | |
| JPH06169062A (ja) | 過電圧保護方法およびそれを用いた半導体装置 | |
| JPH0716006B2 (ja) | 半導体装置 | |
| JPH05198801A (ja) | 半導体装置 | |
| JPH0518467B2 (ja) | ||
| JPH05175426A (ja) | 半導体静電保護回路 | |
| JPS6344772A (ja) | 半導体装置の静電気破壊防止方法 | |
| JPH03165520A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000815 |