JPS6236867A - 入力保護回路 - Google Patents
入力保護回路Info
- Publication number
- JPS6236867A JPS6236867A JP60176332A JP17633285A JPS6236867A JP S6236867 A JPS6236867 A JP S6236867A JP 60176332 A JP60176332 A JP 60176332A JP 17633285 A JP17633285 A JP 17633285A JP S6236867 A JPS6236867 A JP S6236867A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- field transistor
- channel
- input
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路における入力保護回路に関す
るものである。
るものである。
入力保護回路は一般に第３図の回路で構成され、これを
パターンレイアウトした従来の回路が第２図に示される
ものであり、第３図において、ＶＩＮはパッド入力、Ｎ
１はフィールドトランジスタＱ１のゲートとドレイン、
Ｒは抵抗、Ｎ２は内部ノードである。
パターンレイアウトした従来の回路が第２図に示される
ものであり、第３図において、ＶＩＮはパッド入力、Ｎ
１はフィールドトランジスタＱ１のゲートとドレイン、
Ｒは抵抗、Ｎ２は内部ノードである。
第２図において、１はＡβで形成されたパッド、２はフ
ィールドトランジスタＱ１のＮ土層より形成されたドレ
イン、３はフィールドトランジスタＱ１のチャネル領域
、４はフィールドトランジスタＱ１のソースで、Ｎ土層
より形成されていて、ＧＮＤレベルである。５はドレイ
ン２のＮ土層と内部ノードへの配線であるアルミ層８と
のコンタクト、６はソース４のＮ土層とＧＮＤノードで
あるアルミ層７との１ンタクトで予る・ 次５動作に９いて説明すう・第３図において・パッドＶ
ＴＮに正のサージが入力されるとフィールドトランジス
タＱ１はそのゲートがオンしてサージをそのドレイン、
ソース間を介してＧＮＤに逃すために、サージは内部ノ
ードＮ２に伝わらず、内部ノードＮ２の破壊を起こさな
い。
ィールドトランジスタＱ１のＮ土層より形成されたドレ
イン、３はフィールドトランジスタＱ１のチャネル領域
、４はフィールドトランジスタＱ１のソースで、Ｎ土層
より形成されていて、ＧＮＤレベルである。５はドレイ
ン２のＮ土層と内部ノードへの配線であるアルミ層８と
のコンタクト、６はソース４のＮ土層とＧＮＤノードで
あるアルミ層７との１ンタクトで予る・ 次５動作に９いて説明すう・第３図において・パッドＶ
ＴＮに正のサージが入力されるとフィールドトランジス
タＱ１はそのゲートがオンしてサージをそのドレイン、
ソース間を介してＧＮＤに逃すために、サージは内部ノ
ードＮ２に伝わらず、内部ノードＮ２の破壊を起こさな
い。
第２図のパターンレイアウトにおいてはサージはＮ十層
２からチャネル領域３を通ってＧＮＤ ７へ逃がされる
。
２からチャネル領域３を通ってＧＮＤ ７へ逃がされる
。
上記フィールドトランジスタＱ１はしきい値電圧がＶｃ
ｃ（電源電圧）よりかなり高く設定されているので、サ
ージパルスが入力した時のみオンする。
ｃ（電源電圧）よりかなり高く設定されているので、サ
ージパルスが入力した時のみオンする。
従来の入力保護回路は以上の様に形成されているが、こ
の回路において、フィールドトランジスタＱ１はサージ
が印加された時は素早くドレイン。
の回路において、フィールドトランジスタＱ１はサージ
が印加された時は素早くドレイン。
ソース間のチャネルをオンし、サージを逃すことが必要
で、フィールドトランジスタのチャネル域はできるだけ
大きくして内部へのサージの伝達をできるだけ防ぐこと
が必要である。しかるに、この入力保護回路は実際には
パターンレイアウト上大きな面積を必要とするために、
第２図に示す様にパッドの一辺部に相当する大きさのチ
ャネル３しか形成できなかった。またフィールドトラン
ジスタのゲートはすばやくオンする事が必要であるが、
実際にはドレイン２のＮ素層を通るためある時定数をも
っていた。
で、フィールドトランジスタのチャネル域はできるだけ
大きくして内部へのサージの伝達をできるだけ防ぐこと
が必要である。しかるに、この入力保護回路は実際には
パターンレイアウト上大きな面積を必要とするために、
第２図に示す様にパッドの一辺部に相当する大きさのチ
ャネル３しか形成できなかった。またフィールドトラン
ジスタのゲートはすばやくオンする事が必要であるが、
実際にはドレイン２のＮ素層を通るためある時定数をも
っていた。
この発明は上記の問題点を解消するためになされたもの
で、フィールドトランジスタのチャネル長をパターンレ
イアウト上入力保護回路自体の面積を大きくすることな
く大きくとれ、さらにフィールドトランジスタのゲート
を素早くオンできてサージ破壊に対して有効な入力保護
回路を得ることを目的としている。
で、フィールドトランジスタのチャネル長をパターンレ
イアウト上入力保護回路自体の面積を大きくすることな
く大きくとれ、さらにフィールドトランジスタのゲート
を素早くオンできてサージ破壊に対して有効な入力保護
回路を得ることを目的としている。
Ｃ問題点を解決するための手段〕
この発明に係る入力保護回路は、フィールドトランジス
タのチャネル領域をパッドの周囲に作成してパターンレ
イアウト上入力保護回路自体の面積増大を最小にしてチ
ャネル長を大きくでき、かつパッドの電極そのものをフ
ィールドトランジスタのゲート電極として使用できる構
造にしたものである。
タのチャネル領域をパッドの周囲に作成してパターンレ
イアウト上入力保護回路自体の面積増大を最小にしてチ
ャネル長を大きくでき、かつパッドの電極そのものをフ
ィールドトランジスタのゲート電極として使用できる構
造にしたものである。
この発明による入力保護回路では、フィールドトランジ
スタのチャネルがパッドの周囲にあるために大きなチャ
ネル長を取ることができ、がっパッド電極そのものをト
ランスファーゲートに使用しているので、サージが印加
された時にすばやくＧＮＤに逃がし、内部ノードが破壊
するのを防止できる。
スタのチャネルがパッドの周囲にあるために大きなチャ
ネル長を取ることができ、がっパッド電極そのものをト
ランスファーゲートに使用しているので、サージが印加
された時にすばやくＧＮＤに逃がし、内部ノードが破壊
するのを防止できる。
以下この発明の一実施例を図について説明する。
第１図は本発明の一実施例による入力保護回路を示し、
図において、１はアルミニウムよりなる入−゛カパッド
、２はパッド１０周辺部に形成されたＮ＋層で、コンタ
クトホール５で入カパッドエに１１気的につながれてい
て、フィールドトランジスタのドレインでもある。３は
入力パッド１の直下に位置するフィールドトランジスタ
のチャネル部分で、パッドの周囲を囲む様に形成されて
いる。４はフィールドトランジスタのソース域であり、
Ｎ素層で形成されている。７はＧＮＤレベルのアルミ層
で、コンタクトホール６を介してソース４ＯＮ十層と電
気的につながっている。
図において、１はアルミニウムよりなる入−゛カパッド
、２はパッド１０周辺部に形成されたＮ＋層で、コンタ
クトホール５で入カパッドエに１１気的につながれてい
て、フィールドトランジスタのドレインでもある。３は
入力パッド１の直下に位置するフィールドトランジスタ
のチャネル部分で、パッドの周囲を囲む様に形成されて
いる。４はフィールドトランジスタのソース域であり、
Ｎ素層で形成されている。７はＧＮＤレベルのアルミ層
で、コンタクトホール６を介してソース４ＯＮ十層と電
気的につながっている。
本実施例のパターンレイアウトでは、パッド１にサージ
が入力されるとすぐにフィールドトランジスタがオンし
、チャネル長が長く、従って面積も大きいチャネル￥ｉ
３を通してずばや（ＧＮＤ７に逃がされるので、内部ノ
ードの破壊を防止できる。
が入力されるとすぐにフィールドトランジスタがオンし
、チャネル長が長く、従って面積も大きいチャネル￥ｉ
３を通してずばや（ＧＮＤ７に逃がされるので、内部ノ
ードの破壊を防止できる。
このように本実施例では、入力保護回路のフィールドト
ランジスタのチャネル領域をパッドを囲む形状にしたの
で、従来のものに比べて入力保護回路自体に大きな面積
を使う事なく大きなチャネルを有するフィールドトラン
ジスタを形成でき、さらにフィールドトランジスタのゲ
ートにパッド電極そのものを利用することにより、サー
ジ入力の際すばやくフィールドトランジスタをオンする
ようにすることができ、サージ入力による内部ノードの
破壊を防止できる。
ランジスタのチャネル領域をパッドを囲む形状にしたの
で、従来のものに比べて入力保護回路自体に大きな面積
を使う事なく大きなチャネルを有するフィールドトラン
ジスタを形成でき、さらにフィールドトランジスタのゲ
ートにパッド電極そのものを利用することにより、サー
ジ入力の際すばやくフィールドトランジスタをオンする
ようにすることができ、サージ入力による内部ノードの
破壊を防止できる。
なお上記実施例ではパッドを四角形のものとして説明し
たが、本発明はパッドが円形であってもよく、この場合
フィールドトランジスタ形状は、パッドの周囲を囲Ｌ・
円形ドーナツ状のチャネルを有する形状とすればよい。
たが、本発明はパッドが円形であってもよく、この場合
フィールドトランジスタ形状は、パッドの周囲を囲Ｌ・
円形ドーナツ状のチャネルを有する形状とすればよい。
また」二記実施例ではフィールドトランジスタのチャネ
ル領域を四角のパッドの４辺を囲む様に形成したが、こ
れば少なくとも２辺以上を囲む構造であればよく、この
場合でも従来のものと比ベサージ入力に対して大きな効
果がある。
ル領域を四角のパッドの４辺を囲む様に形成したが、こ
れば少なくとも２辺以上を囲む構造であればよく、この
場合でも従来のものと比ベサージ入力に対して大きな効
果がある。
以上のように、この発明によれば、入力保護回路のフィ
ールドトランジスタのチャネル領域をパッドを囲む形状
にしたので、大きな面積を使う事なく大きなチャネルを
有するフィールドトランジスタを形成でき、さらにフィ
ールドトランジスタのゲートにパッド電極そのものを利
用したので、サージ入力の際すばやくフィールドトラン
ジスタをオンすることができ、よってサージ入力により
内部ノードが破壊されることに対して有効な入力保護回
路を実現できる。
ールドトランジスタのチャネル領域をパッドを囲む形状
にしたので、大きな面積を使う事なく大きなチャネルを
有するフィールドトランジスタを形成でき、さらにフィ
ールドトランジスタのゲートにパッド電極そのものを利
用したので、サージ入力の際すばやくフィールドトラン
ジスタをオンすることができ、よってサージ入力により
内部ノードが破壊されることに対して有効な入力保護回
路を実現できる。
第１図はこの発明の一実施例による入力保護回路のパタ
ーンレイアウト図、第２図は従来の入力保護回路のパタ
ーンレイアウト図、第３図は入力保護回路の等価回路図
である。 １は入力電極、２はフィールドトランジスタのドレイン
、３はフィールドトランジスタのチャネル、４はフィー
ルドトランジスタのソース、５゜６はコンタクトホール
、７はＧＮＤレベルの導電層。 なお図中同一符号は同−又は相当部分を示す。
ーンレイアウト図、第２図は従来の入力保護回路のパタ
ーンレイアウト図、第３図は入力保護回路の等価回路図
である。 １は入力電極、２はフィールドトランジスタのドレイン
、３はフィールドトランジスタのチャネル、４はフィー
ルドトランジスタのソース、５゜６はコンタクトホール
、７はＧＮＤレベルの導電層。 なお図中同一符号は同−又は相当部分を示す。
Claims (3)
- （１）半導体集積回路におけるパッドの入力保護回路に
おいて、 上記パッドの周囲を囲む形状に配置されたチャネル領域
を有するフィールドトランジスタからなることを特徴と
する入力保護回路。 - （２）上記フィールドトランジスタのゲートが、上記パ
ッドの直下に形成された導電層からなることを特徴とす
る特許請求の範囲第１項記載の入力保護回路。 - （３）上記フィールドトランジスタのチャネル領域が、
パッド領域の少なくとも２辺以上の周囲を囲むように配
置されていることを特徴とする特許請求の範囲第１項又
は第２項記載の入力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176332A JPS6236867A (ja) | 1985-08-09 | 1985-08-09 | 入力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176332A JPS6236867A (ja) | 1985-08-09 | 1985-08-09 | 入力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6236867A true JPS6236867A (ja) | 1987-02-17 |
Family
ID=16011737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60176332A Pending JPS6236867A (ja) | 1985-08-09 | 1985-08-09 | 入力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6236867A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63291470A (ja) * | 1987-05-23 | 1988-11-29 | Ricoh Co Ltd | 半導体集積回路装置の保護回路 |
| JPH0240960A (ja) * | 1988-07-30 | 1990-02-09 | Nec Corp | 入力保護回路装置 |
| US5272371A (en) * | 1991-11-19 | 1993-12-21 | Sgs-Thomson Microelectronics, Inc. | Electrostatic discharge protection structure |
| EP0590859A3 (en) * | 1992-09-28 | 1995-11-22 | Xerox Corp | Office environment level electrostatic discharge protection |
-
1985
- 1985-08-09 JP JP60176332A patent/JPS6236867A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63291470A (ja) * | 1987-05-23 | 1988-11-29 | Ricoh Co Ltd | 半導体集積回路装置の保護回路 |
| JPH0240960A (ja) * | 1988-07-30 | 1990-02-09 | Nec Corp | 入力保護回路装置 |
| US5272371A (en) * | 1991-11-19 | 1993-12-21 | Sgs-Thomson Microelectronics, Inc. | Electrostatic discharge protection structure |
| EP0590859A3 (en) * | 1992-09-28 | 1995-11-22 | Xerox Corp | Office environment level electrostatic discharge protection |
| US5532901A (en) * | 1992-09-28 | 1996-07-02 | Xerox Corporation | Office environment level electrostatic discharge protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509067A (en) | Semiconductor integrated circuit devices with protective means against overvoltages | |
| JPS59224164A (ja) | 半導体集積回路装置 | |
| JPS6236867A (ja) | 入力保護回路 | |
| JP2806532B2 (ja) | 半導体集積回路装置 | |
| JPS61263254A (ja) | 入力保護装置 | |
| JPH0379120A (ja) | 入力保護回路 | |
| JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
| JPH03248567A (ja) | 入力保護用トランジスタ | |
| JPS5815277A (ja) | 入力保護回路 | |
| JPH0379874B2 (ja) | ||
| JPS63104477A (ja) | 半導体装置 | |
| JPS57211273A (en) | Semiconductor integrated circuit device | |
| JPH01149451A (ja) | Ｃｍｏｓの入力段ゲートの保護装置 | |
| JPH0964199A (ja) | 入力保護回路 | |
| JPH01125014A (ja) | 保護回路 | |
| JPH0374870A (ja) | 半導体装置 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPH0314233B2 (ja) | ||
| JPH0314234B2 (ja) | ||
| JPH01111369A (ja) | Ｃｍｏｓ型集積回路装置 | |
| JPH0553307B2 (ja) | ||
| JPH0248144B2 (ja) | ||
| JPS61263253A (ja) | 半導体保護装置 | |
| JPS62111460A (ja) | Ｍｏｓトランジスタの入力保護回路 | |
| JPH0728007B2 (ja) | 半導体集積素子の静電気保護装置 |