JPH0526784Y2 - - Google Patents
Info
- Publication number
- JPH0526784Y2 JPH0526784Y2 JP1985137576U JP13757685U JPH0526784Y2 JP H0526784 Y2 JPH0526784 Y2 JP H0526784Y2 JP 1985137576 U JP1985137576 U JP 1985137576U JP 13757685 U JP13757685 U JP 13757685U JP H0526784 Y2 JPH0526784 Y2 JP H0526784Y2
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- land
- solder
- land portion
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、集積回路(IC)、大規模集積回路
(LSI)等の多数のリード端子を有する電子部品
をはんだ付けするプリント配線基板に関するもの
である。[Detailed description of the invention] [Industrial application field] This invention relates to a printed wiring board to which electronic components having multiple lead terminals such as integrated circuits (ICs) and large-scale integrated circuits (LSIs) are soldered. It is.
この考案は、多数のリード端子を有する電子部
品をはんだ付けするはんだ付用ランド部列が設け
られているプリント配線基板において、はんだ付
用ランド部列の最も外側のはんだ付用ランド部を
はんだ付用ランド部列の延長方向へ幅広に形成し
て絶縁基板上に接着すると共に、はんだ付用ラン
ド部分と余剰はんだ用ランド部分とにソルダレジ
スト層で分離することにより、はんだ付用ランド
部の間にはんだブリツジが発生するのを防止する
とともに、余剰はんだ用ランド部分の剥離を防止
するようにしたものである。
This idea is to solder the outermost soldering land of the soldering land row in a printed wiring board that is provided with a soldering land row for soldering electronic components having a large number of lead terminals. By forming the soldering land part wide in the extending direction of the soldering land row and adhering it on the insulating substrate, and separating the soldering land part and the surplus soldering land part with a solder resist layer, the soldering land part is made wide in the extending direction. This prevents solder bridging from occurring and also prevents excess solder land from peeling off.
近年、高集積度のIC,LSI等の多数のリード端
子を有する電子部品が種々の回路に使用されてい
る。そして、このような電子部品の多数のリード
端子は同一平面でプリント配線基板のはんだ付用
ランド部にはんだ付けされる。
In recent years, electronic components having multiple lead terminals, such as highly integrated ICs and LSIs, have been used in various circuits. A large number of lead terminals of such an electronic component are soldered to soldering lands of a printed wiring board on the same plane.
上記のように電子部品の各リード端子をはんだ
付けする場合は、各リード端子をプリント配線基
板に予め設けたはんだ付用ランド部に重ね合せ、
先端に多量のはんだが付着したはんだ鏝をはんだ
付用ランド部列に沿つて撫でるように一直線に滑
らせ、各リード端子を対応する各はんだ付用ラン
ド部にはんだ付けする。このように各リード端子
をはんだ付けする場合は、リード端子を1本ずつ
はんだ付けする場合に比較して速くはんだ付作業
を行うことができる。 When soldering each lead terminal of an electronic component as described above, overlap each lead terminal with the soldering land provided in advance on the printed wiring board,
A soldering iron with a large amount of solder attached to the tip is slid in a straight line along the row of soldering lands, and each lead terminal is soldered to each corresponding soldering land. When each lead terminal is soldered in this way, the soldering work can be performed faster than when soldering the lead terminals one by one.
しかし、はんだ鏝が最後のはんだ付用ランド部
から離れる瞬間、表面張力によつてはんだが最後
のはんだ付用ランド部に多量に残り、最後のはん
だ付用ランド部と手前のはんだ付用ランド部との
間にはんだブリツジが形成され、回路が短絡する
という問題点があつた。 However, at the moment when the soldering iron leaves the last soldering land, a large amount of solder remains on the last soldering land due to surface tension. There was a problem in that solder bridges were formed between the two, resulting in a short circuit.
そこで、はんだ付用ランド部の間にはんだブリ
ツジが発生するのを防止するようなパターンを有
するプリント配線基板が提案された。 Therefore, a printed wiring board having a pattern that prevents solder bridges from occurring between soldering lands has been proposed.
第4図は上記したようなプリント配線基板(実
公昭57−44699号公報)を示す平面図で、11は
プリント配線基板を示し、絶縁基板12の上面に
配線パターン13と、余剰はんだ用ランド部(以
下、単にランド部という。)14とが設けられ、
配線パターン13の一部がはんだ付用ランド部
(以下、単にランド部という。)13Lとされ、こ
のランド部13Lを結ぶ線上にランド部14が配
置されている。 FIG. 4 is a plan view showing the above-mentioned printed wiring board (Japanese Utility Model Publication No. 57-44699), in which reference numeral 11 indicates the printed wiring board, and on the upper surface of the insulating board 12 there is a wiring pattern 13 and an excess solder land. (hereinafter simply referred to as the land portion) 14 is provided,
A part of the wiring pattern 13 is a soldering land portion (hereinafter simply referred to as a land portion) 13L, and a land portion 14 is arranged on a line connecting the land portions 13L.
Pは電子部品を示し、多数のリード端子Lが設
けられている。 P indicates an electronic component, and a large number of lead terminals L are provided.
SIははんだ鏝、Sは前記はんだ鏝SIの先端に付
着したはんだを示す。 SI indicates a soldering iron, and S indicates solder attached to the tip of the soldering iron SI.
上記のように構成されたプリント配線基板11
は、前述したように、予め設けた配線パターン1
3のランド部13Lに電子部品Pのリード端子L
を重ね合せて載置し、先端に多量のはんだSが付
着したはんだ鏝SIを矢印方向へランド部13Lに
沿つて撫でるように一直線に滑らせ、各リード端
子Lを対応する各ランド部13Lにはんだ付けす
る。 Printed wiring board 11 configured as above
As mentioned above, the wiring pattern 1 prepared in advance is
The lead terminal L of the electronic component P is attached to the land portion 13L of 3.
are placed one on top of the other, and the soldering iron SI with a large amount of solder S attached to the tip is slid in a straight line in the direction of the arrow as if stroking along the land portion 13L, and each lead terminal L is attached to the corresponding land portion 13L. Solder.
そして、はんだ鏝SIをランド部14まで走らせ
た後にプリント配線基板11から離すと、表面張
力によつて残る余剰はんだはランド部14に付着
し、ランド部13Lの間にはんだブリツジが発生
しなくなる。 When the soldering iron SI is moved to the land portions 14 and then separated from the printed wiring board 11, the remaining excess solder adheres to the land portions 14 due to surface tension, and no solder bridges occur between the land portions 13L.
しかしながら、近年はプリント配線基板11の
高密度実装化が進み、配線パターン13の間のス
ペースが少なくなるとともに、ランド部13L,
14の面積が少なくなる傾向にある。
However, in recent years, the printed wiring board 11 has become more densely packaged, and the space between the wiring patterns 13 has become smaller, and the land portions 13L,
The area of 14 tends to decrease.
したがつて、絶縁基板12とランド部14との
接着強度が弱くなり、ランド部14が絶縁基板1
2から剥離して回路の導電部に付着し、短絡事故
を発生させる恐れがある。 Therefore, the adhesive strength between the insulating substrate 12 and the land portion 14 is weakened, and the land portion 14 is attached to the insulating substrate 1.
There is a risk that it may peel off from the 2nd layer and adhere to the conductive parts of the circuit, causing a short circuit accident.
また、ランド部14に最も近いランド部13L
は電子部品Pを取り外す場合に一番力が加わる場
所であり、他のランド部13Lよりも面積を大き
くして絶縁基板12との接着強度を増加させたい
が、高密度実装を考慮すると面積を大きくできな
いという問題点がある。 Also, the land portion 13L closest to the land portion 14
is the place where the most force is applied when removing the electronic component P, and it is desired to increase the adhesive strength with the insulating substrate 12 by making the area larger than the other land parts 13L, but considering high-density mounting, it is necessary to increase the area. The problem is that it cannot be made larger.
この考案は、上記したような問題点を解決した
プリント配線基板を提供するものである。 This invention provides a printed wiring board that solves the above-mentioned problems.
この考案のプリント配線基板は、はんだ付用ラ
ンド部列の最も外側のはんだ付用ランド部をはん
だ付用ランド部列の延長方向へ幅広に形成して絶
縁基板上に接着し、ソルダレジスト層ではんだ付
用ランド部分と、余剰はんだ用ランド部分とに分
離したものである。
In the printed wiring board of this invention, the outermost soldering land of the soldering land row is formed wide in the direction of extension of the soldering land row, and is bonded to an insulating substrate, and is coated with a solder resist layer. It is separated into a soldering land portion and an excess soldering land portion.
この考案のプリント配線基板においては、余つ
たはんだは余剰はんだ用ランド部分に付着するた
め、はんだブリツジの発生が防止できる。
In the printed wiring board of this invention, excess solder adheres to the surplus solder lands, thereby preventing the occurrence of solder bridging.
また、はんだ付用ランド部分と余剰はんだ用ラ
ンド部分とは一体となつて絶縁基板に接着してい
るため、両ランド部分からなるはんだ付用ランド
部の絶縁基板への接着強度は強化される。 Further, since the soldering land portion and the surplus soldering land portion are integrally bonded to the insulating substrate, the adhesion strength of the soldering land portion consisting of both land portions to the insulating substrate is strengthened.
第1図はこの考案のプリント配線基板の一実施
例を示す平面図、第2図は第1図の主要部分を示
す拡大平面図である。
FIG. 1 is a plan view showing an embodiment of the printed wiring board of this invention, and FIG. 2 is an enlarged plan view showing the main parts of FIG.
これらの図において、1はプリント配線基板を
示し、絶縁基板2の上面に配線パターン3,4が
形成され、配線パターン3,4の一部がはんだ付
用ランド部(以下、単にランド部という。)3L,
4Lとされている。そして、ランド部4Lは、ラ
ンド部3Lを結ぶ延長方向へ幅広に形成され、ハ
ツチングを施して示したソルダレジスト層5では
んだ付用ランド部分(以下、単にランド部分とい
う。)4LLと、余剰はんだ用ランド部分(以下、
単にランド部分という。)4LSとに分離されてい
る。 In these figures, reference numeral 1 denotes a printed wiring board, and wiring patterns 3 and 4 are formed on the upper surface of an insulating substrate 2, with parts of the wiring patterns 3 and 4 forming soldering lands (hereinafter simply referred to as lands). )3L,
It is said to be 4L. The land portion 4L is formed to be wide in the extending direction connecting the land portions 3L, and the solder resist layer 5 shown by hatching has a soldering land portion (hereinafter simply referred to as a land portion) 4LL and surplus solder. land part (hereinafter referred to as
It is simply called the land part. ) 4LS.
この考案のプリント配線基板1は、上記のよう
に構成されているので、前述したように電子部品
をはんだ付けしたとき、リード端子Lをはんだ付
けする際の余つたはんだはランド部分4LSに寄
せられて付着するため、リード端子Lには適量の
はんだが付着し、はんだブリツジの発生が防止で
きる。 Since the printed wiring board 1 of this invention is constructed as described above, when electronic components are soldered as described above, the excess solder from soldering the lead terminals L is collected on the land portion 4LS. Therefore, an appropriate amount of solder adheres to the lead terminal L, and the occurrence of solder bridging can be prevented.
そして、ランド部分4LL,4LSは一体で絶縁
基板2に接着しているため、ランド部3Lよりも
接着強度が強化され、電子部品Pを取り外すとき
に一番力が加わるランド部4Lが剥れにくくな
る。 Since the land portions 4LL and 4LS are integrally bonded to the insulating substrate 2, the adhesive strength is stronger than that of the land portion 3L, and the land portion 4L, which is subjected to the most force when removing the electronic component P, is difficult to peel off. Become.
また、ランド部4Lが絶縁基板2から剥離して
も配線パターン4と連結しているため、脱落して
回路の導電部に付着し、短絡事故を発生させる恐
れはなくなる。 Further, even if the land portion 4L is peeled off from the insulating substrate 2, it is connected to the wiring pattern 4, so there is no possibility that it will fall off and adhere to the conductive portion of the circuit, causing a short circuit accident.
さらに、ランド部分4LLとランド部分4LSは
ソルダレジスト層5で分離されているため、ラン
ド部4LSまでいつたはんだはランド部4LLへ戻
りにくくなる。 Further, since the land portion 4LL and the land portion 4LS are separated by the solder resist layer 5, the solder that has reached the land portion 4LS is difficult to return to the land portion 4LL.
第3図はこの考案の他の実施例の主要部分を示
す第2図と同様な拡大平面図で、第1図,第2図
と同一符号は同一部分を示す。 FIG. 3 is an enlarged plan view similar to FIG. 2 showing the main parts of another embodiment of the invention, and the same reference numerals as in FIGS. 1 and 2 indicate the same parts.
第3図において、6は前記絶縁基板2の上面に
設けた配線パターンを示し、一部がはんだ付用ラ
ンド部6Lとされている。そして、はんだ付用ラ
ンド部6Lは、ランド部3を結ぶ延長方向へ中間
が狭く幅広の形状に形成され、第1図の実施例と
同様にソルダレジスト層5ではんだ付用ランド部
分6LLと、余剰はんだ用ランド部分6LSとに分
離されている。 In FIG. 3, reference numeral 6 indicates a wiring pattern provided on the upper surface of the insulating substrate 2, a part of which is used as a soldering land portion 6L. The soldering land portion 6L is formed in a shape with a narrow middle part and a wide width in the extending direction connecting the land portions 3, and the soldering land portion 6LL is formed with the solder resist layer 5 as in the embodiment shown in FIG. It is separated into a surplus solder land portion 6LS.
この実施例は、第1図の実施例とはんだ付用ラ
ンド部6Lの形状が異なるが、同様な効果が得ら
れる。 Although this embodiment differs from the embodiment shown in FIG. 1 in the shape of the soldering land portion 6L, similar effects can be obtained.
以上説明したように、この考案のプリント配線
基板は、はんだ付用ランド部列の最も外側のはん
だ付用ランド部をはんだ付用ランド部列の延長方
向へ幅広に形成して絶縁基板上に接着すると共
に、この部分をソルダレジスト層ではんだ付用ラ
ンド部分と、余剰はんだ用ランド部分とに分離し
たので、余つたはんだは余剰はんだ用ランド部分
に付着するため、はんだブリツジの発生が防止で
きる。
As explained above, in the printed wiring board of this invention, the outermost soldering land of the soldering land row is formed wide in the extending direction of the soldering land row and is bonded onto the insulating substrate. At the same time, since this part is separated into a soldering land part and a surplus solder land part by the solder resist layer, the surplus solder adheres to the surplus solder land part, thereby preventing the occurrence of solder bridging.
また、はんだ付用ランド部分と不要はんだ付用
ランド部分とははんだ付用ランド部として絶縁基
板に接着しているため、両ランド部分の絶縁基板
への接着強度が強化される。 Further, since the soldering land portion and the unnecessary soldering land portion are bonded to the insulating substrate as the soldering land portion, the adhesion strength of both land portions to the insulating substrate is strengthened.
さらに、両ランド部分からなるはんだ付用ラン
ド部が絶縁基板から剥離しても配線パターンと連
結しているため、脱落して回路の導電部に付着
し、短絡事故を発生させる恐れはなくなる等の利
点がある。 Furthermore, even if the soldering land consisting of both lands peels off from the insulating board, it is still connected to the wiring pattern, so there is no risk of it falling off and adhering to the conductive part of the circuit, causing a short circuit. There are advantages.
第1図はこの考案のプリント配線基板の一実施
例を示す平面図、第2図は第1図の主要部分を示
す拡大平面図、第3図はこの考案の他の実施例の
主要部分を示す拡大平面図、第4図は従来のプリ
ント配線基板を示す平面図である。
図中、1はプリント配線基板、2は絶縁基板、
3,4は配線パターン、3L,4Lははんだ付用
ランド部、4LLははんだ付用ランド部分、4LS
は余剰はんだ用ランド部分、5はソルダレジスト
層、Pは電子部品、Lはリード端子を示す。
Fig. 1 is a plan view showing one embodiment of the printed wiring board of this invention, Fig. 2 is an enlarged plan view showing the main parts of Fig. 1, and Fig. 3 shows the main parts of another embodiment of this invention. FIG. 4 is an enlarged plan view showing a conventional printed wiring board. In the figure, 1 is a printed wiring board, 2 is an insulating board,
3 and 4 are wiring patterns, 3L and 4L are soldering land parts, 4LL is soldering land parts, 4LS
5 is a surplus solder land portion, 5 is a solder resist layer, P is an electronic component, and L is a lead terminal.
Claims (1)
れぞれ電気的に接続するはんだ付用ランド部列が
並設されたプリント配線基板において、前記はん
だ付用ランド部列の最も外側のはんだ付用ランド
部を前記はんだ付用ランド部列の延長方向へ幅広
に形成して、絶縁基板上に接着すると共に、この
はんだ付用ランド部をソルダレジスト層で前記リ
ード端子をはんだ付けするはんだ付用ランド部分
と、余剰はんだ用ランド部分とに分離したことを
特徴とするプリント配線基板。 In a printed wiring board in which rows of soldering lands are arranged in parallel to electrically connect a large number of lead terminals of electronic components on the same plane, the outermost soldering land of the rows of soldering lands. is formed to have a wide width in the extending direction of the row of soldering lands and is bonded onto an insulating substrate, and the soldering lands are used as soldering lands to which the lead terminals are soldered using a solder resist layer. , a printed wiring board characterized in that it is separated from a land portion for surplus solder.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985137576U JPH0526784Y2 (en) | 1985-09-10 | 1985-09-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985137576U JPH0526784Y2 (en) | 1985-09-10 | 1985-09-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6247169U JPS6247169U (en) | 1987-03-23 |
| JPH0526784Y2 true JPH0526784Y2 (en) | 1993-07-07 |
Family
ID=31041758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985137576U Expired - Lifetime JPH0526784Y2 (en) | 1985-09-10 | 1985-09-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0526784Y2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5744699U (en) * | 1980-08-19 | 1982-03-11 | ||
| JPS60163496A (en) * | 1984-02-06 | 1985-08-26 | キヤノン株式会社 | Printed circuit board |
-
1985
- 1985-09-10 JP JP1985137576U patent/JPH0526784Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6247169U (en) | 1987-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6115262A (en) | Enhanced mounting pads for printed circuit boards | |
| JPH08321671A (en) | Bump electrode structure and method of manufacturing the same | |
| JPH01300588A (en) | Printed wiring board and method of soldering the same | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JP2717198B2 (en) | Method of forming bumps on printed wiring board | |
| JPS62296495A (en) | Method of bonding parts to solder pads on the surface of printed circuit | |
| JPS5930553Y2 (en) | wiring board | |
| JPS5853890A (en) | Method of soldering electronic part | |
| JPH01183192A (en) | Flexible printed wiring board and manufacture thereof | |
| JPH05121868A (en) | Soldering package method of electronic part on printed substrate | |
| JPS59145592A (en) | Method of mounting electronic part on printed circuit board | |
| JPH07304Y2 (en) | Mask for solder paste printing | |
| JPH07114315B2 (en) | Printed circuit board for mounting electronic components with narrow pitch electrodes | |
| EP0375954B1 (en) | Method of manufacturing printed circuit board | |
| JPH067275U (en) | Printed board | |
| JPH02177390A (en) | Soldering method for surface mounting type electronic component | |
| JPH0476987A (en) | Bonding method for electronic component | |
| JPH067274U (en) | Printed board | |
| JPS62243393A (en) | Printed board | |
| JPH01218092A (en) | Manufacture of printed wiring board | |
| JPH0362537A (en) | Electronic component mounting board | |
| JPH11154778A (en) | Printed circuit board | |
| JPH01214197A (en) | Printed-wiring board | |
| JPS60206158A (en) | Film carrier with projecting electrode | |
| JPH0362589A (en) | Mounting of semiconductor device |