JPH05268682A - Ｐｃｍ端局装置 - Google Patents
Ｐｃｍ端局装置Info
- Publication number
- JPH05268682A JPH05268682A JP6271592A JP6271592A JPH05268682A JP H05268682 A JPH05268682 A JP H05268682A JP 6271592 A JP6271592 A JP 6271592A JP 6271592 A JP6271592 A JP 6271592A JP H05268682 A JPH05268682 A JP H05268682A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time slot
- detection circuit
- pcm
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 交換機へ呼を入れることを阻止するための情
報を送出する。 【構成】 検出回路３は、タイミングパルスにもとづい
てＰＣＭ信号より番号０のフレームにおける番号１６の
タイムスロットの８ビットのビット信号を抽出する。判
別回路５は検出回路３より受け取ったビット信号の第５
ビット、第７ビット、ならびに第８ビットがすべて１の
場合にはＤＬＣ信号を出力する。タイムスロット検出回
路４はタイミングパルスにもとづいてＰＣＭ信号より番
号１〜１５のフレームにおける番号１６のタイムスロッ
トの各チャネルのシグナリングビットａ，ｂ，ｃ，ｄを
抽出する。そして、制御回路６は判別回路５がＤＬＣ信
号を出力したときは、シグナリングビットａ〜ｄを調
べ、それがアイドル情報であればブロッキング情報に変
換して出力する。その結果、交換機へのそれ以上の呼の
入力が阻止され、ＤＣＭＥでの制限に伴う音声の途切れ
が防止される。
報を送出する。 【構成】 検出回路３は、タイミングパルスにもとづい
てＰＣＭ信号より番号０のフレームにおける番号１６の
タイムスロットの８ビットのビット信号を抽出する。判
別回路５は検出回路３より受け取ったビット信号の第５
ビット、第７ビット、ならびに第８ビットがすべて１の
場合にはＤＬＣ信号を出力する。タイムスロット検出回
路４はタイミングパルスにもとづいてＰＣＭ信号より番
号１〜１５のフレームにおける番号１６のタイムスロッ
トの各チャネルのシグナリングビットａ，ｂ，ｃ，ｄを
抽出する。そして、制御回路６は判別回路５がＤＬＣ信
号を出力したときは、シグナリングビットａ〜ｄを調
べ、それがアイドル情報であればブロッキング情報に変
換して出力する。その結果、交換機へのそれ以上の呼の
入力が阻止され、ＤＣＭＥでの制限に伴う音声の途切れ
が防止される。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＣＭ端局装置に関
し、特にディジタル・サーキット・マルチプリケーショ
ン・イクイップメント（Digital Circuit Multipulicat
ion Equipment:以下、ＤＣＭＥと記す）およびアナログ
交換機を備えた高能率伝送システムに用いられるＰＣＭ
端局装置に関するものである。
し、特にディジタル・サーキット・マルチプリケーショ
ン・イクイップメント（Digital Circuit Multipulicat
ion Equipment:以下、ＤＣＭＥと記す）およびアナログ
交換機を備えた高能率伝送システムに用いられるＰＣＭ
端局装置に関するものである。
【０００２】
【従来の技術】伝送路の回線効率を向上させる高能率端
局装置であるＤＣＭＥが、近年、衛星回線システムなど
の高能率伝送システムに応用されるようになってきてい
る。
局装置であるＤＣＭＥが、近年、衛星回線システムなど
の高能率伝送システムに応用されるようになってきてい
る。
【０００３】ＤＣＭＥは音声データの有音部分と無音部
分とを識別し、有音部分のみを伝送するようにして伝送
路の回線効率を向上させる装置である。そして、ＤＣＭ
Ｅは有音部分のチャネルの数があるしきい値を越える
と、それ以上伝送できず過負荷であることを表すダイナ
ミック・ロード・コントロール情報、すなわちＤＬＣ情
報を、番号０のフレームにおける番号１６のタイムスロ
ットに送出するようになっている。
分とを識別し、有音部分のみを伝送するようにして伝送
路の回線効率を向上させる装置である。そして、ＤＣＭ
Ｅは有音部分のチャネルの数があるしきい値を越える
と、それ以上伝送できず過負荷であることを表すダイナ
ミック・ロード・コントロール情報、すなわちＤＬＣ情
報を、番号０のフレームにおける番号１６のタイムスロ
ットに送出するようになっている。
【０００４】このようなＤＣＭＥを備え、ＤＣＭＥとＰ
ＣＭ端局装置とが対向する高能率伝送システムの一例を
図２に示す。ＰＣＭ端局装置２２，２３はアナログ交換
機２１との間で音声アナログ信号を授受し、そしてＤＣ
ＭＥ２４はＰＣＭ端局装置２２，２３から受け取った音
声アナログ信号に対して上述のような処理を行い、衛星
用変調器２５に出力する。衛星用変調器２５はＤＣＭＥ
２４からの信号により搬送波を変調し、変調後の搬送波
は衛星２７に送信される。一方、衛星２７からの搬送波
は衛星用復調器２６に入力されて、信号が復調され、Ｄ
ＣＭＥ２４は逆の処理を行って無音部分を含む音声アナ
ログ信号を生成し、ＰＣＭ端局装置２２に出力する。Ｄ
ＣＭＥ２４は例えば、インテルサット地球局標準（INTE
LSAT EARTH STATION STANDARDS）ＩＥＳＳ−５０１の基
準に従って製造される。
ＣＭ端局装置とが対向する高能率伝送システムの一例を
図２に示す。ＰＣＭ端局装置２２，２３はアナログ交換
機２１との間で音声アナログ信号を授受し、そしてＤＣ
ＭＥ２４はＰＣＭ端局装置２２，２３から受け取った音
声アナログ信号に対して上述のような処理を行い、衛星
用変調器２５に出力する。衛星用変調器２５はＤＣＭＥ
２４からの信号により搬送波を変調し、変調後の搬送波
は衛星２７に送信される。一方、衛星２７からの搬送波
は衛星用復調器２６に入力されて、信号が復調され、Ｄ
ＣＭＥ２４は逆の処理を行って無音部分を含む音声アナ
ログ信号を生成し、ＰＣＭ端局装置２２に出力する。Ｄ
ＣＭＥ２４は例えば、インテルサット地球局標準（INTE
LSAT EARTH STATION STANDARDS）ＩＥＳＳ−５０１の基
準に従って製造される。
【０００５】ＰＣＭ端局装置２２，２３が、ＣＣＩＴＴ
Ｇ７３２の勧告に従う装置の場合、ＰＣＭ端局装置２
２，２３はＣＣＩＴＴ Ｑ５０に勧告されたＤＣＬ信号
の制御手順を持たない。すなわち、ＰＣＭ端局装置２
２，２３では、図３に示すように、同期検出回路１２に
よって、ＰＣＭ入力端子１１より入力されたＰＣＭ信号
より同期信号が検出され、タイムスロットの位置を示す
タイミングパルスと、そのタイミングパルスに同期した
ＰＣＭ信号が出力される。タイムスロット検出回路１３
は、同期検出回路１２からタイミングパルスおよびＰＣ
Ｍ信号を受け取り、タイミングパルスにもとづいてＰＣ
Ｍ信号より番号１〜１５のフレームにおける番号１６の
タイムスロットの各チャネルのシグナリングビットを抽
出して出力する。しかし、これらのシグナリングビット
に対しては何も制御が行われず、そのままチャネル部の
シグナリング・インターフェースに送出される。
Ｇ７３２の勧告に従う装置の場合、ＰＣＭ端局装置２
２，２３はＣＣＩＴＴ Ｑ５０に勧告されたＤＣＬ信号
の制御手順を持たない。すなわち、ＰＣＭ端局装置２
２，２３では、図３に示すように、同期検出回路１２に
よって、ＰＣＭ入力端子１１より入力されたＰＣＭ信号
より同期信号が検出され、タイムスロットの位置を示す
タイミングパルスと、そのタイミングパルスに同期した
ＰＣＭ信号が出力される。タイムスロット検出回路１３
は、同期検出回路１２からタイミングパルスおよびＰＣ
Ｍ信号を受け取り、タイミングパルスにもとづいてＰＣ
Ｍ信号より番号１〜１５のフレームにおける番号１６の
タイムスロットの各チャネルのシグナリングビットを抽
出して出力する。しかし、これらのシグナリングビット
に対しては何も制御が行われず、そのままチャネル部の
シグナリング・インターフェースに送出される。
【０００６】
【発明が解決しようとする課題】このように、従来のＰ
ＣＭ端局装置では、ＤＬＣ情報を検出しておらず、交換
機へこれ以上呼を入れることを阻止するための情報を送
出しないため、ＤＣＭＥにおいて有音部分のチャネルの
数があるしきい値をこえると、それ以上伝送できず音声
が途切れる結果となっていた。
ＣＭ端局装置では、ＤＬＣ情報を検出しておらず、交換
機へこれ以上呼を入れることを阻止するための情報を送
出しないため、ＤＣＭＥにおいて有音部分のチャネルの
数があるしきい値をこえると、それ以上伝送できず音声
が途切れる結果となっていた。
【０００７】本発明の目的は、このような問題を解決す
るため、ＤＬＣ情報を検出して、交換機へ呼を入れるこ
とを阻止するための情報を送出するようにしたＰＣＭ端
局装置を提供することにある。
るため、ＤＬＣ情報を検出して、交換機へ呼を入れるこ
とを阻止するための情報を送出するようにしたＰＣＭ端
局装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明のＰＣＭ端局装置
は、ＰＣＭ信号より同期信号を検出してタイムスロット
の位置を示すタイミングパルスを出力し、かつそのタイ
ミングパルスに同期したＰＣＭ信号を出力する同期検出
回路と、この同期検出回路から前記タイミングパルスお
よび前記ＰＣＭ信号を受け取り、前記タイミングパルス
にもとづいて前記ＰＣＭ信号より番号０のフレームにお
ける番号１６のタイムスロットのビット信号を抽出して
出力する第１のタイムスロット検出回路と、このタイム
スロット検出回路が出力する前記ビット信号が所定の条
件を満たすとき、ダイナミック・ロード・コントロール
信号を出力するＤＬＣ判別回路と、前記同期検出回路か
ら前記タイミングパルスおよび前記ＰＣＭ信号を受け取
り、前記タイミングパルスにもとづいて前記ＰＣＭ信号
より番号１〜１５のフレームにおける番号１６のタイム
スロットのシグナリング情報を抽出して出力する第２の
タイムスロット検出回路と、前記ＤＬＣ判別回路が前記
ダイナミック・ロード・コントロール信号を出力したと
き、前記第２のタイムスロット検出回路が出力する前記
シグナリング情報を、交換機より呼を入力できないこと
を示す情報に変換して出力するシグナリング制御回路と
を備えたことを特徴とする。
は、ＰＣＭ信号より同期信号を検出してタイムスロット
の位置を示すタイミングパルスを出力し、かつそのタイ
ミングパルスに同期したＰＣＭ信号を出力する同期検出
回路と、この同期検出回路から前記タイミングパルスお
よび前記ＰＣＭ信号を受け取り、前記タイミングパルス
にもとづいて前記ＰＣＭ信号より番号０のフレームにお
ける番号１６のタイムスロットのビット信号を抽出して
出力する第１のタイムスロット検出回路と、このタイム
スロット検出回路が出力する前記ビット信号が所定の条
件を満たすとき、ダイナミック・ロード・コントロール
信号を出力するＤＬＣ判別回路と、前記同期検出回路か
ら前記タイミングパルスおよび前記ＰＣＭ信号を受け取
り、前記タイミングパルスにもとづいて前記ＰＣＭ信号
より番号１〜１５のフレームにおける番号１６のタイム
スロットのシグナリング情報を抽出して出力する第２の
タイムスロット検出回路と、前記ＤＬＣ判別回路が前記
ダイナミック・ロード・コントロール信号を出力したと
き、前記第２のタイムスロット検出回路が出力する前記
シグナリング情報を、交換機より呼を入力できないこと
を示す情報に変換して出力するシグナリング制御回路と
を備えたことを特徴とする。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１に本発明によるＰＣＭ端局装置の一例の
要部を示す。同期検出回路２は、ＰＣＭ入力端子１より
入力されたＰＣＭ信号を受け取り、そのＰＣＭ信号より
同期信号を検出してタイムスロットの位置を示すタイミ
ングパルスを出力し、かつそのタイミングパルスに同期
したＰＣＭ信号を出力する。タイムスロット検出回路３
は、同期検出回路２からタイミングパルスおよびＰＣＭ
信号を受け取り、タイミングパルスにもとづいてＰＣＭ
信号より番号０のフレームにおける番号１６のタイムス
ロットの８ビットのビット信号（Ｆ０ ＴＳ１６ ８Ｂ
ＩＴ）を抽出して出力する。ＤＬＣ判別回路５は、タイ
ムスロット検出回路３が出力するビット信号により、Ｃ
ＣＩＴＴ Ｑ５０の制御手順に従って第５ビット、第７
ビット、ならびに第８ビットを調べ、それらがすべて１
なら、ＤＬＣ信号を出力する。タイムスロット検出回路
４は、同期検出回路２よりタイミングパルスおよびＰＣ
Ｍ信号を受け取り、タイミングパルスにもとづいてＰＣ
Ｍ信号より番号１〜１５のフレームにおける番号１６の
タイムスロットの各チャネルのシグナリングビットａ，
ｂ，ｃ，ｄを抽出し、出力する。シグナリング制御回路
６は、ＤＬＣ判別回路５からＤＬＣ信号を受信しないと
きは、タイムスロット検出回路４から受け取った各チャ
ネルのシグナリングビットａ〜ｄに対してなにも制御を
行わず、各チャネル部にそのままシグナリング情報とし
て送出する。一方、ＤＬＣ判別回路５からＤＬＣ信号を
受信した場合には、シグナリングビットａ〜ｄを調べ、
それがアイドル（Ｉｄｌｅ）情報であれば、交換機より
呼を入力できないことを示すブロッキング（Ｂｌｏｃｋ
ｉｎｇ）情報に変換し、出力端子７を通じて各チャネル
部にシグナリング情報として送出する。
説明する。図１に本発明によるＰＣＭ端局装置の一例の
要部を示す。同期検出回路２は、ＰＣＭ入力端子１より
入力されたＰＣＭ信号を受け取り、そのＰＣＭ信号より
同期信号を検出してタイムスロットの位置を示すタイミ
ングパルスを出力し、かつそのタイミングパルスに同期
したＰＣＭ信号を出力する。タイムスロット検出回路３
は、同期検出回路２からタイミングパルスおよびＰＣＭ
信号を受け取り、タイミングパルスにもとづいてＰＣＭ
信号より番号０のフレームにおける番号１６のタイムス
ロットの８ビットのビット信号（Ｆ０ ＴＳ１６ ８Ｂ
ＩＴ）を抽出して出力する。ＤＬＣ判別回路５は、タイ
ムスロット検出回路３が出力するビット信号により、Ｃ
ＣＩＴＴ Ｑ５０の制御手順に従って第５ビット、第７
ビット、ならびに第８ビットを調べ、それらがすべて１
なら、ＤＬＣ信号を出力する。タイムスロット検出回路
４は、同期検出回路２よりタイミングパルスおよびＰＣ
Ｍ信号を受け取り、タイミングパルスにもとづいてＰＣ
Ｍ信号より番号１〜１５のフレームにおける番号１６の
タイムスロットの各チャネルのシグナリングビットａ，
ｂ，ｃ，ｄを抽出し、出力する。シグナリング制御回路
６は、ＤＬＣ判別回路５からＤＬＣ信号を受信しないと
きは、タイムスロット検出回路４から受け取った各チャ
ネルのシグナリングビットａ〜ｄに対してなにも制御を
行わず、各チャネル部にそのままシグナリング情報とし
て送出する。一方、ＤＬＣ判別回路５からＤＬＣ信号を
受信した場合には、シグナリングビットａ〜ｄを調べ、
それがアイドル（Ｉｄｌｅ）情報であれば、交換機より
呼を入力できないことを示すブロッキング（Ｂｌｏｃｋ
ｉｎｇ）情報に変換し、出力端子７を通じて各チャネル
部にシグナリング情報として送出する。
【００１０】なお、アイドル情報およびブロッキング情
報のビットパターンは、ＣＣＩＴＴＱ４２１などに勧告
されている。
報のビットパターンは、ＣＣＩＴＴＱ４２１などに勧告
されている。
【００１１】次に動作を説明する。同期検出回路２は、
ＤＣＭＥからＰＣＭ入力端子１を通じてＰＣＭ信号を受
け取り、そのＰＣＭ信号より同期信号を検出してタイム
スロットの位置を示すタイミングパルスを出力し、かつ
そのタイミングパルスに同期したＰＣＭ信号を出力す
る。タイムスロット検出回路３は、同期検出回路２から
タイミングパルスおよびＰＣＭ信号を受け取り、タイミ
ングパルスにもとづいてＰＣＭ信号より番号０のフレー
ムにおける番号１６のタイムスロットの８ビットのビッ
ト信号を抽出して出力する。
ＤＣＭＥからＰＣＭ入力端子１を通じてＰＣＭ信号を受
け取り、そのＰＣＭ信号より同期信号を検出してタイム
スロットの位置を示すタイミングパルスを出力し、かつ
そのタイミングパルスに同期したＰＣＭ信号を出力す
る。タイムスロット検出回路３は、同期検出回路２から
タイミングパルスおよびＰＣＭ信号を受け取り、タイミ
ングパルスにもとづいてＰＣＭ信号より番号０のフレー
ムにおける番号１６のタイムスロットの８ビットのビッ
ト信号を抽出して出力する。
【００１２】ここで、ＤＣＭＥがＤＬＣ情報を番号０の
フレームにおける番号１６のタイムスロットに送出して
いるとすると、ＤＬＣ判別回路５は、タイムスロット検
出回路３より受け取ったビット信号の第５ビット、第７
ビット、ならびに第８ビットがすべて１であるため、Ｄ
ＬＣ情報を検出したとしてＤＬＣ信号を出力する。
フレームにおける番号１６のタイムスロットに送出して
いるとすると、ＤＬＣ判別回路５は、タイムスロット検
出回路３より受け取ったビット信号の第５ビット、第７
ビット、ならびに第８ビットがすべて１であるため、Ｄ
ＬＣ情報を検出したとしてＤＬＣ信号を出力する。
【００１３】一方、タイムスロット検出回路４は、同期
検出回路２よりタイミングパルスおよびＰＣＭ信号を受
け取り、タイミングパルスにもとづいてＰＣＭ信号より
番号１〜１５のフレームにおける番号１６のタイムスロ
ットの各チャネルのシグナリングビットａ，ｂ，ｃ，ｄ
を抽出し、出力する。
検出回路２よりタイミングパルスおよびＰＣＭ信号を受
け取り、タイミングパルスにもとづいてＰＣＭ信号より
番号１〜１５のフレームにおける番号１６のタイムスロ
ットの各チャネルのシグナリングビットａ，ｂ，ｃ，ｄ
を抽出し、出力する。
【００１４】そして、シグナリング制御回路６は、ＤＬ
Ｃ判別回路５が上述のようにＤＬＣ信号を出力している
ため、シグナリングビットａ〜ｄを調べ、それがアイド
ル情報であれば、ブロッキング情報に変換し、出力端子
７を通じて各チャネル部にシグナリング情報として送出
する。その結果、このシグナリング情報を受け取った交
換機は、それ以上呼が入らないように回線を閉塞する。
Ｃ判別回路５が上述のようにＤＬＣ信号を出力している
ため、シグナリングビットａ〜ｄを調べ、それがアイド
ル情報であれば、ブロッキング情報に変換し、出力端子
７を通じて各チャネル部にシグナリング情報として送出
する。その結果、このシグナリング情報を受け取った交
換機は、それ以上呼が入らないように回線を閉塞する。
【００１５】
【発明の効果】以上説明したように本発明のＰＣＭ端局
装置は、ＰＣＭ信号より同期信号を検出してタイムスロ
ットの位置を示すタイミングパルスを出力し、かつその
タイミングパルスに同期したＰＣＭ信号を出力する同期
検出回路と、この同期検出回路からタイミングパルスお
よびＰＣＭ信号を受け取り、タイミングパルスにもとづ
いてＰＣＭ信号より番号０のフレームにおける番号１６
のタイムスロットのビット信号を抽出して出力する第１
のタイムスロット検出回路と、このタイムスロット検出
回路が出力するビット信号が所定の条件を満たすとき、
ダイナミック・ロード・コントロール信号を出力するＤ
ＬＣ判別回路と、同期検出回路からタイミングパルスお
よびＰＣＭ信号を受け取り、タイミングパルスにもとづ
いてＰＣＭ信号より番号１〜１５のフレームにおける番
号１６のタイムスロットのシグナリング情報を抽出して
出力する第２のタイムスロット検出回路と、ＤＬＣ判別
回路が前記ダイナミック・ロード・コントロール信号を
出力したとき、第２のタイムスロット検出回路が出力す
るシグナリング情報を、交換機より呼を入力できないこ
とを示す情報に変換して出力するシグナリング制御回路
とを備えている。
装置は、ＰＣＭ信号より同期信号を検出してタイムスロ
ットの位置を示すタイミングパルスを出力し、かつその
タイミングパルスに同期したＰＣＭ信号を出力する同期
検出回路と、この同期検出回路からタイミングパルスお
よびＰＣＭ信号を受け取り、タイミングパルスにもとづ
いてＰＣＭ信号より番号０のフレームにおける番号１６
のタイムスロットのビット信号を抽出して出力する第１
のタイムスロット検出回路と、このタイムスロット検出
回路が出力するビット信号が所定の条件を満たすとき、
ダイナミック・ロード・コントロール信号を出力するＤ
ＬＣ判別回路と、同期検出回路からタイミングパルスお
よびＰＣＭ信号を受け取り、タイミングパルスにもとづ
いてＰＣＭ信号より番号１〜１５のフレームにおける番
号１６のタイムスロットのシグナリング情報を抽出して
出力する第２のタイムスロット検出回路と、ＤＬＣ判別
回路が前記ダイナミック・ロード・コントロール信号を
出力したとき、第２のタイムスロット検出回路が出力す
るシグナリング情報を、交換機より呼を入力できないこ
とを示す情報に変換して出力するシグナリング制御回路
とを備えている。
【００１６】従って、本発明のＰＣＭ端局装置では、Ｄ
ＣＭＥが出力したＤＬＣ情報を検出し、シグナリング情
報のアイドル情報をブロッキング情報に変換して交換機
に出力でき、その結果、ＤＣＭＥにおいて有音部分のチ
ャネルの数があるしきい値を越えたとき、交換機にそれ
以上呼が入らないようにして、音声が途切れることを防
止できる。
ＣＭＥが出力したＤＬＣ情報を検出し、シグナリング情
報のアイドル情報をブロッキング情報に変換して交換機
に出力でき、その結果、ＤＣＭＥにおいて有音部分のチ
ャネルの数があるしきい値を越えたとき、交換機にそれ
以上呼が入らないようにして、音声が途切れることを防
止できる。
【図１】本発明によるＰＣＭ端局装置の一例の要部を示
すブロック図である。
すブロック図である。
【図２】ＰＣＭ端局装置とＤＣＭＥを備えた高能率伝送
システムの一例を示すブロック図である。
システムの一例を示すブロック図である。
【図３】従来のＰＣＭ端局装置の要部を示すブロック図
である。
である。
１ ＰＣＭ入力端子 ２ 同期検出回路 ３，４ タイムスロット検出回路 ５ ＤＬＣ判別回路 ６ シグナリング制御回路 ７ 出力端子
Claims (1)
- 【請求項１】ＰＣＭ信号より同期信号を検出してタイム
スロットの位置を示すタイミングパルスを出力し、かつ
そのタイミングパルスに同期したＰＣＭ信号を出力する
同期検出回路と、 この同期検出回路から前記タイミングパルスおよび前記
ＰＣＭ信号を受け取り、前記タイミングパルスにもとづ
いて前記ＰＣＭ信号より番号０のフレームにおける番号
１６のタイムスロットのビット信号を抽出して出力する
第１のタイムスロット検出回路と、 このタイムスロット検出回路が出力する前記ビット信号
が所定の条件を満たすとき、ダイナミック・ロード・コ
ントロール信号を出力するＤＬＣ判別回路と、 前記同期検出回路から前記タイミングパルスおよび前記
ＰＣＭ信号を受け取り、前記タイミングパルスにもとづ
いて前記ＰＣＭ信号より番号１〜１５のフレームにおけ
る番号１６のタイムスロットのシグナリング情報を抽出
して出力する第２のタイムスロット検出回路と、 前記ＤＬＣ判別回路が前記ダイナミック・ロード・コン
トロール信号を出力したとき、前記第２のタイムスロッ
ト検出回路が出力する前記シグナリング情報を、交換機
より呼を入力できないことを示す情報に変換して出力す
るシグナリング制御回路とを備えたことを特徴とするＰ
ＣＭ端局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6271592A JPH05268682A (ja) | 1992-03-19 | 1992-03-19 | Ｐｃｍ端局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6271592A JPH05268682A (ja) | 1992-03-19 | 1992-03-19 | Ｐｃｍ端局装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05268682A true JPH05268682A (ja) | 1993-10-15 |
Family
ID=13208314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6271592A Pending JPH05268682A (ja) | 1992-03-19 | 1992-03-19 | Ｐｃｍ端局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05268682A (ja) |
-
1992
- 1992-03-19 JP JP6271592A patent/JPH05268682A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01298854A (ja) | データ伝送装置の自動認識方式 | |
| JPH0333800A (ja) | 音声検出器 | |
| US5077735A (en) | Method and an apparatus for mutually converting different signaling systems | |
| US4876686A (en) | Fault detection signal transmission system | |
| US6272184B1 (en) | Non-coherent frequency shift keying detection scheme | |
| EP0344751B1 (en) | Code violation detection circuit for use in AMI signal transmission | |
| US5737309A (en) | Method and apparatus for interface communications in a tandem cross connect | |
| JPS6319951A (ja) | 音声信号およびデ−タ信号の併合伝送方法およびその送信装置ならびに受信装置 | |
| JPH05260004A (ja) | Ｐｃｍ端局装置 | |
| EP0387839B1 (en) | MSK signal detector | |
| JP3048701B2 (ja) | 通信端末装置 | |
| US5027381A (en) | Over speed data rate adjustment method and apparatus in an asynchronous data stream | |
| JP2522171B2 (ja) | 音声検出器 | |
| JP3231684B2 (ja) | データ転送システム | |
| JPH03112240A (ja) | 光伝送システム及び障害情報検出方法 | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JP3231699B2 (ja) | 音声検出器と音声検出方法および高能率端局装置 | |
| JP2817190B2 (ja) | 発呼加入者認識情報伝送回路 | |
| JPH06311197A (ja) | 直並列変換伝送方式及び装置 | |
| JPH07202876A (ja) | 受信回路 | |
| JPH09162856A (ja) | マルチフレーム同期方式 | |
| JPH0548977B2 (ja) | ||
| JPH04185135A (ja) | デジタル通信網のストップビット調整装置 | |
| JPH05226938A (ja) | 周波数変調符号化データ復調方法及び復調装置 | |
| JPS5964953A (ja) | 入力信号判定方式 |