JPH0548977B2 - - Google Patents
Info
- Publication number
- JPH0548977B2 JPH0548977B2 JP60097147A JP9714785A JPH0548977B2 JP H0548977 B2 JPH0548977 B2 JP H0548977B2 JP 60097147 A JP60097147 A JP 60097147A JP 9714785 A JP9714785 A JP 9714785A JP H0548977 B2 JPH0548977 B2 JP H0548977B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- signal
- frame synchronization
- frame
- additional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビツト付加装置に関し、特にデイジタ
ル通信システムに用いるビツト付加装置に関す
る。
ル通信システムに用いるビツト付加装置に関す
る。
デイジタル通信システムにおいて打ち合せ信
号・制御信号などの副信号を局間伝送する方式と
して、フレーム中に主信号ビツト用タイムスロツ
トと付加ビツト用タイムスロツトとを設け、付加
ビツト用タイムスロツトに挿入する付加ビツトと
して副信号を伝送する方式がよく用いられる。
号・制御信号などの副信号を局間伝送する方式と
して、フレーム中に主信号ビツト用タイムスロツ
トと付加ビツト用タイムスロツトとを設け、付加
ビツト用タイムスロツトに挿入する付加ビツトと
して副信号を伝送する方式がよく用いられる。
かかる方式に用いるビツト付加装置は、フレー
ム同期回路で入力信号からフレーム同期信号を抽
出し、フレーム同期信号により付加ビツト用タイ
ムスロツトの時間的位置を検知し、このタイムス
ロツトに付加ビツトを挿入する。
ム同期回路で入力信号からフレーム同期信号を抽
出し、フレーム同期信号により付加ビツト用タイ
ムスロツトの時間的位置を検知し、このタイムス
ロツトに付加ビツトを挿入する。
従来のビツト付加装置は、局間伝送特性の劣化
やフレーム同期回路の故障などにより正常にフレ
ーム同期信号が抽出できなくなつても、誤つたフ
レーム同期信号により付加ビツトを挿入し続ける
ので、主信号用タイムスロツトに付加ビツトを挿
入して主信号を損なうことがある。
やフレーム同期回路の故障などにより正常にフレ
ーム同期信号が抽出できなくなつても、誤つたフ
レーム同期信号により付加ビツトを挿入し続ける
ので、主信号用タイムスロツトに付加ビツトを挿
入して主信号を損なうことがある。
以上説明したように、従来のビツト付加装置は
局間伝送特性が劣化したりフレーム同期回路が故
障したりすると主信号を損なうという欠点があ
る。
局間伝送特性が劣化したりフレーム同期回路が故
障したりすると主信号を損なうという欠点があ
る。
本発明が解決しようとする問題点、いいかえれ
ば本発明の目的は、上記の欠点を解決して正常に
フレーム同期信号が抽出できないときも主信号を
損なうことのないビツト付加装置を提供すること
にある。
ば本発明の目的は、上記の欠点を解決して正常に
フレーム同期信号が抽出できないときも主信号を
損なうことのないビツト付加装置を提供すること
にある。
本発明のビツト付加装置は、付加ビツト用タイ
ムスロツトを有するフレーム構成の入力信号から
フレーム同期信号を抽出するフレーム同期手段
と、前記フレーム同期信号により前記入力信号に
付加ビツトを挿入するビツト付加手段とを具備す
るビツト付加装置において、前記ビツト付加手段
は、前記フレーム同期手段が前記フレーム同期信
号を抽出できないとき前記付加ビツトの入力を阻
止する制御手段を備えて構成される。
ムスロツトを有するフレーム構成の入力信号から
フレーム同期信号を抽出するフレーム同期手段
と、前記フレーム同期信号により前記入力信号に
付加ビツトを挿入するビツト付加手段とを具備す
るビツト付加装置において、前記ビツト付加手段
は、前記フレーム同期手段が前記フレーム同期信
号を抽出できないとき前記付加ビツトの入力を阻
止する制御手段を備えて構成される。
以下実施例を示す図面を参照して本発明につい
て詳細に説明する。
て詳細に説明する。
第１図は本発明のビツト付加装置の一実施例を
示すブロツク図である。
示すブロツク図である。
第１図に示す実施例は、入力信号１０１を入力
しフレーム同期信号１０２・同期状態信号１０３
を出力するフレーム同期部１と、入力信号１０
１・フレーム同期信号１０２・同期状態信号１０
３・付加ビツト１０４を入力し出力信号１０５を
出力するビツト付加部２とを具備して構成されて
いる。ビツト付加部２は、同期状態信号１０３・
付加ビツト１０４を入力するANDゲート２１と、
ANDゲート２１の出力ならびに入力信号１０
１・フレーム同期信号１０２を入力し出力信号１
０５を出力するビツト挿入回路２２とを備えて構
成されている。
しフレーム同期信号１０２・同期状態信号１０３
を出力するフレーム同期部１と、入力信号１０
１・フレーム同期信号１０２・同期状態信号１０
３・付加ビツト１０４を入力し出力信号１０５を
出力するビツト付加部２とを具備して構成されて
いる。ビツト付加部２は、同期状態信号１０３・
付加ビツト１０４を入力するANDゲート２１と、
ANDゲート２１の出力ならびに入力信号１０
１・フレーム同期信号１０２を入力し出力信号１
０５を出力するビツト挿入回路２２とを備えて構
成されている。
第１図に示す実施例がデイジタル通信システム
の中間中継局に用いられる場合の動作について説
明する。
の中間中継局に用いられる場合の動作について説
明する。
入力信号１０１は、受信装置（図示してない）
が受信信号を検波・再生して出力するビツト列で
あり、そのフレーム構成は主信号用タイムスロツ
トと付加ビツト用タイムスロツトとを含んでい
る。フレーム同期部１は、入力信号１０１のフレ
ーム繰り返しに位相同期したフレーム同期信号１
０２を出力し、またこのフレーム同期が正常にと
れているとき状態“１”、フレーム同期がとれな
いとき状態“０”となる同期状態信号１０３を出
力する。
が受信信号を検波・再生して出力するビツト列で
あり、そのフレーム構成は主信号用タイムスロツ
トと付加ビツト用タイムスロツトとを含んでい
る。フレーム同期部１は、入力信号１０１のフレ
ーム繰り返しに位相同期したフレーム同期信号１
０２を出力し、またこのフレーム同期が正常にと
れているとき状態“１”、フレーム同期がとれな
いとき状態“０”となる同期状態信号１０３を出
力する。
ビツト付加部２では、同期状態信号１０３が状
態“１”のときANDゲート２１が開くので、付
加ビツト１０４はANDゲート２１を介してビツ
ト挿入回路２２に入力する。このとき、ビツト挿
入回路２２は、フレーム同期信号１０２から入力
信号１０１のフレーム位相（フレームの時間的位
置）を検知し、フレーム位相と既知情報であるフ
レーム内での付加ビツト用タイムスロツトの時間
的位置とから付加ビツト用タイムスロツトの時間
的位置を検知して、このタイムスロツトに付加ビ
ツト１０４を挿入し、出力信号１０５として出力
する。
態“１”のときANDゲート２１が開くので、付
加ビツト１０４はANDゲート２１を介してビツ
ト挿入回路２２に入力する。このとき、ビツト挿
入回路２２は、フレーム同期信号１０２から入力
信号１０１のフレーム位相（フレームの時間的位
置）を検知し、フレーム位相と既知情報であるフ
レーム内での付加ビツト用タイムスロツトの時間
的位置とから付加ビツト用タイムスロツトの時間
的位置を検知して、このタイムスロツトに付加ビ
ツト１０４を挿入し、出力信号１０５として出力
する。
フレーム同期部１でフレーム同期がとれないと
き、フレーム同期信号１０２は正しいフレーム位
相を与えないから、ビツト挿入回路２２は付加ビ
ツト用タイムスロツトの時間的位置を検知できな
くなる。このとき同期状態信号１０３は状態
“０”となるのでANDゲート２１が閉じて、付加
ビツト１０４はビツト挿入回路２２への入力を阻
止され、ビツト挿入回路２２は入力信号１０１を
そのまま出力信号１０５として出力する。
き、フレーム同期信号１０２は正しいフレーム位
相を与えないから、ビツト挿入回路２２は付加ビ
ツト用タイムスロツトの時間的位置を検知できな
くなる。このとき同期状態信号１０３は状態
“０”となるのでANDゲート２１が閉じて、付加
ビツト１０４はビツト挿入回路２２への入力を阻
止され、ビツト挿入回路２２は入力信号１０１を
そのまま出力信号１０５として出力する。
出力信号１０５は送信装置（図示してない）で
送信信号に変換され送出される。
送信信号に変換され送出される。
以上詳細に説明したように、本発明はフレーム
同期手段で正常にフレーム同期がとれないとき付
加ビツトのビツト付加手段への入力を阻止すると
いう手段を用いるので、本発明のビツト付加装置
をデイジタル通信システムに使用すれば、局間伝
送特性の劣化やフレーム同期手段の故障などでフ
レーム同期信号が正常に抽出できないときも、主
信号は付加ビツトで損なうことなく正常に伝送で
きるという効果がある。
同期手段で正常にフレーム同期がとれないとき付
加ビツトのビツト付加手段への入力を阻止すると
いう手段を用いるので、本発明のビツト付加装置
をデイジタル通信システムに使用すれば、局間伝
送特性の劣化やフレーム同期手段の故障などでフ
レーム同期信号が正常に抽出できないときも、主
信号は付加ビツトで損なうことなく正常に伝送で
きるという効果がある。
第１図は本発明のビツト付加装置の一実施例を
示すブロツク図である。 １……フレーム同期部、２……ビツト付加部、
２１……ANDゲート、２２……ビツト挿入回路。
示すブロツク図である。 １……フレーム同期部、２……ビツト付加部、
２１……ANDゲート、２２……ビツト挿入回路。
Claims (1)
- 【特許請求の範囲】 １ 付加ビツト用タイムスロツトを有するフレー
ム構成の入力信号からフレーム同期信号を抽出す
るフレーム同期手段と、前記フレーム同期信号に
より前記入力信号に付加ビツトを挿入するビツト
付加手段とを具備するビツト付加装置において、 前記ビツト付加手段は、前記フレーム同期手段
が前記フレーム同期信号を抽出できないとき前記
付加ビツトの入力を阻止する制御手段を備えるこ
とを特徴とするビツト付加装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097147A JPS61255142A (ja) | 1985-05-08 | 1985-05-08 | ビツト付加装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097147A JPS61255142A (ja) | 1985-05-08 | 1985-05-08 | ビツト付加装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61255142A JPS61255142A (ja) | 1986-11-12 |
| JPH0548977B2 true JPH0548977B2 (ja) | 1993-07-23 |
Family
ID=14184458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60097147A Granted JPS61255142A (ja) | 1985-05-08 | 1985-05-08 | ビツト付加装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61255142A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2460234B2 (de) * | 1974-12-19 | 1976-12-02 | Siemens AG, 1000 Berlin und 8000 München | Ersatzpulsgenerator |
| JPS5784645A (en) * | 1980-11-17 | 1982-05-27 | Fujitsu Ltd | By-pass circuit |
-
1985
- 1985-05-08 JP JP60097147A patent/JPS61255142A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61255142A (ja) | 1986-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876686A (en) | Fault detection signal transmission system | |
| US6266349B1 (en) | Method and apparatus for detecting frame in data stream | |
| EP0444832A2 (en) | Data link with an imbedded channel | |
| JPS61255142A (ja) | ビツト付加装置 | |
| US6271698B1 (en) | Method and apparatus for correcting imperfectly equalized bipolar signals | |
| JP2008182315A (ja) | デジタル伝送システム | |
| JP2864530B2 (ja) | フレーム同期監視方式 | |
| US5027381A (en) | Over speed data rate adjustment method and apparatus in an asynchronous data stream | |
| JP2748912B2 (ja) | フレーム同期回路 | |
| JPH0469460B2 (ja) | ||
| JPS6231229A (ja) | 中継装置 | |
| JP2714624B2 (ja) | データ伝送装置 | |
| JPH05260004A (ja) | Ｐｃｍ端局装置 | |
| JP2758747B2 (ja) | ディジタル回線終端装置 | |
| JPH05175990A (ja) | 第２チャネルデータ伝送装置 | |
| JPH0267835A (ja) | ディジタル無線方式の擬似フレーム信号送出方式 | |
| JPH054861B2 (ja) | ||
| JPS6355264B2 (ja) | ||
| JPS61230451A (ja) | デ−タ伝送方式 | |
| JPH06311197A (ja) | 直並列変換伝送方式及び装置 | |
| JP2000134190A (ja) | データ送信装置およびデータ通信装置 | |
| JPH05268682A (ja) | Ｐｃｍ端局装置 | |
| GB1597835A (en) | Error detection arrangements for line transmission systems | |
| JPS5912059B2 (ja) | デジタル通信方式の同期方法 | |
| JPH01274540A (ja) | 発呼・切断信号の伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |