JPH05271990A - 半導体素子収納用パッケージのメッキ用治具およびそれを用いるメッキ方法 - Google Patents

Abstract

(57)【要約】 【目的】 導電性を持たせたメッキ用治具および導電性
弾性部材を介してボンディングパットからリードピンま
たはリードピンからボンディングパットへ給電して給電
用引出線、共通電極を廃止し、引出線による静電容量を
無くして半導体素子収納用パッケージの高速化を図り、
共通電極を除去する作業を廃止する。 【構成】 導電性を有するメッキ用治具20、30は、その
縁部21a に半導体素子収納用パッケージ10を載置して固
定金具22、ネジ23で固定したとき、受台21、導電性弾性
部材25、リードピン16、ボンディングパット14、または
受台31、導電性弾性部材35、ボンディングパット14、リ
ードピン16の経路で給電できる。このとき、半導体素子
収納用パッケージ10には、給電のために引出線、共通電
極を設ける必要はない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子収納用パッ
ケージのメッキ完了後には不要になるメッキ用引出線を
除去して高性能化を実現し得るようにした、半導体素子
収納用パッケージのメッキ用治具および、それを用いる
メッキ方法に関するものである。

【０００２】

【従来の技術】従来、メッキ処理を施す対象とする、ピ
ングリッドアレイ型の半導体素子収納用パッケージは、
図５に示す構造になっていた。すなわち、半導体素子収
納用パッケージ50は、図５に示すように、セラミックパ
ッケージ51と、セラミックパッケージ51の中央部に形成
され半導体素子（例えばＩＣチップ）52を収容する凹部
（キャビティ）53と、セラミックパッケージ51の上面に
形成される多数のボンディングパット54と、半導体素子
52を凹部53に収容した後に、圧着等により半導体素子52
のピンおよびボンディングパット54間を電気的に接続す
るボンディングワイヤ55と、ボンディングパット54とセ
ラミックパッケージ51の下面に固定したリードピン56と
の間を夫々電気的に接続する内部電極57と、封止用キャ
ップ搭載部58等を具えて成る。

【０００３】この半導体素子収納用パッケージ50には、
導電性を良好にするとともに酸化腐食を防止する目的
で、ニッケルメッキ、金メッキ等を施すために、図５に
示すように、ボンディングパット54をセラミックパッケ
ージ51の上面においてパッケージ端面まで夫々延長す
る、メッキ用引出線59が形成されており、メッキ用引出
線59の終端に夫々導通する共通電極60をセラミックパッ
ケージ51の各側面（４個所）に設けて、この共通電極60
より給電することによりボンディングパット54およびリ
ードピン56にメッキ処理を実施することができる。

【０００４】

【発明が解決しようとする課題】上記従来例において
は、メッキ処理完了後には不要になるメッキ用引出線59
が半導体素子収納用パッケージ50の内部に残存して、こ
のメッキ用引出線59が静電容量となる。このため、例え
ば低誘電率絶縁剤（ポリイミド）や銅配線を用いること
により半導体素子収納用パッケージの高速化を図ろうと
しても、前記静電容量により高速化が阻害されてしま
う。さらに、上記従来例は、メッキ処理完了後、そのま
まにしておいたのでは共通電極60によって当該半導体素
子の各ピン間が短絡状態となるため、４個所の共通電極
60を研摩または切断して除去する作業が必要になる。

【０００５】本発明は、不必要な内部残存引出線による
静電容量を無くし、共通電極を除去する作業を不要にす
る半導体素子収納用パッケージのメッキ用治具および、
それを用いるメッキ方法を提供することにより、上述し
た問題を解決することを目的とする。

【０００６】

【課題を解決するための手段】この目的のため、本発明
の半導体素子収納用パッケージのメッキ用治具は、前記
半導体素子収納用パッケージを載置する縁部と、前記半
導体素子収納用パッケージの外部接続用端子との間に所
定の隙間を形成する凹部とを有する、導電性部材製の受
台と、前記半導体素子収納用パッケージの縁部を前記受
台の縁部に圧接させる圧接手段と、前記半導体素子収納
用パッケージと前記受台との圧接面をシールするシール
手段と、前記所定の隙間を上回る厚さを有し、前記半導
体素子収納用パッケージおよび前記受台の圧接時、前記
半導体素子収納用パッケージと前記受台との間を導通す
る、導電性弾性部材とを具える、第１の治具と、前記第
１の治具に対し、前記受台の凹部の深さまたは前記導電
性弾性部材の厚さを調整して前記半導体素子収納用パッ
ケージのボンディングパットとの間に前記所定の隙間を
形成する変更を加えた、第２の治具とを具えて成ること
を特徴とし、また、その治具を用いるメッキ方法は、前
記第１の治具に前記半導体素子収納用パッケージをセッ
トした状態でボンディングパットにメッキ処理を行った
後に、前記第２の治具に前記半導体素子収納用パッケー
ジを反転させてセットした状態で外部接続用端子にメッ
キ処理を行うことを特徴とするものである。

【０００７】

【作用】本発明の半導体素子収納用パッケージのメッキ
用治具は、前記半導体素子収納用パッケージを載置する
縁部と、前記半導体素子収納用パッケージの外部接続用
端子との間に所定の隙間を形成する凹部とを有する、導
電性部材製の受台と、前記半導体素子収納用パッケージ
の縁部を前記受台の縁部に圧接させる圧接手段と、前記
半導体素子収納用パッケージと前記受台との圧接面をシ
ールするシール手段と、前記所定の隙間を上回る厚さを
有し、前記半導体素子収納用パッケージおよび前記受台
の圧接時、前記半導体素子収納用パッケージと前記受台
との間を導通する、導電性弾性部材とを具える、第１の
治具と、前記第１の治具に対し、前記受台の凹部の深さ
または前記導電性弾性部材の厚さを調整して前記半導体
素子収納用パッケージのボンディングパットとの間に前
記所定の隙間を形成する変更を加えた、第２の治具とを
具えるから、第１の治具に前記半導体素子収納用パッケ
ージをセットした状態でボンディングパットにメッキ処
理を行った後に、第２の治具に前記半導体素子収納用パ
ッケージを反転させてセットした状態で外部接続用端子
にメッキ処理を行うことができる。このとき、従来例に
おいて給電のために必要としたメッキ用引出線および共
通電極を要しないため、不必要な内部残存引出線による
静電容量を無くして半導体素子収納用パッケージの高速
化を図るともに、共通電極を除去する作業を廃止するこ
とができる。

【０００８】

【実施例】以下、本発明の実施例を図面に基づき詳細に
説明する。図１(a) 、(b) は本発明の一例として、ピン
グリッドアレイ型の半導体素子収納用パッケージのメッ
キ用治具の第１実施例の構成を示す断面図であり、図中
10は半導体素子収納用パッケージを示す。まず、図２に
よって半導体素子収納用パッケージについて説明する。
半導体素子収納用パッケージ10は、高密度集積回路（Ｌ
ＳＩ）に適した高信頼性のパッケージであるセラミック
パッケージ11と、セラミックパッケージ11の中央部に形
成され半導体素子（例えばＩＣチップ）12を収容する凹
部（キャビティ）13と、セラミックパッケージ11の上面
に形成される多数のボンディングパット14と、半導体素
子12を凹部13に収容した後に、圧着等により半導体素子
12のピンおよびボンディングパット14間を電気的に接続
するボンディングワイヤ15と、ボンディングパット14と
セラミックパッケージ11の下面に固定した外部接続用端
子のリードピン16との間を夫々電気的に接続する内部電
極17と、封止用キャップ搭載部18とを具えて成ることは
上記従来例と共通しているが、前記従来例に対し以下の
変更を加えている。

【０００９】すなわち、図５の従来例では、ボンディン
グパット54をセラミックパッケージ上面においてパッケ
ージ端面まで夫々延長する、メッキ用引出線59を形成す
るとともに、メッキ用引出線59の終端に夫々導通する共
通電極60をセラミックパッケージ51の各側面（４個所）
に設けて、電解メッキのための給電を共通電極60から行
い得るようにしているが、本例の半導体素子収納用パッ
ケージ10では、図２に示すように、メッキ用引出線を廃
止してボンディングパット14の長さを内部電極17に電気
的に接続し得る必要最小限の長さに短縮し、共通電極も
廃止した。これにより、不必要な内部残存引出線による
静電容量を無くして半導体素子収納用パッケージを高速
化することができ、共通電極を除去する作業か無くな
る。

【００１０】上記半導体素子収納用パッケージの構造変
更は、以下のように構成したメッキ用治具20（第１の治
具）および30（第２の治具）を採用することによって可
能となった。すなわち、メッキ用治具20は、図１(a) に
示すように、半導体素子収納用パッケージ10を載置する
縁部21a および半導体素子収納用パッケージ10のリード
ピン16との間に所定の隙間を形成する凹部21b を有す
る、導電性部材（金属）製の受台21と、半導体素子収納
用パッケージ10の縁部10a を図３の平面図に示すように
受台21の縁部21a に圧接させる、圧接手段としての固定
金具22および４個所のネジ23と、半導体素子収納用パッ
ケージ10と受台21との圧接面をシールする、シール手段
としてＯリング（パッキン等でもよい）24およびシール
溝21c とを具える他、前記所定の隙間を上回る厚さを有
し、半導体素子収納用パッケージ10および受台21の圧接
時、半導体素子収納用パッケージのリードピン16と受台
21との間を導通する、導電性弾性部材25をも具えて成る
（この導電性弾性部材25は、凹部21b の底面に結合して
おく）。なお、受台21には、その任意の１点に設けた給
電端子26および導電性弾性部材25の結合部を除き、ポリ
プロピレン等の絶縁コーティングを行っておくものとす
る。

【００１１】一方、メッキ用治具30は、同図(b) に示す
ように、上記メッキ用治具20に対し、受台の凹部の深さ
を調整して半導体素子収納用パッケージ10のボンディン
グパット14との間に前記所定の隙間を形成する変更を加
えたものであり、その他の部分はメッキ用治具20と同一
に構成する。その際、受台の凹部の深さを変更する代わ
りに、導電性弾性部材25の厚さを調整して半導体素子収
納用パッケージ10のボンディングパット14との間に前記
所定の隙間を形成するようにしてもよく、その場合、受
台21の部品の共通化ができる。なお、導電性弾性部材25
としては、例えば１Ω／□以下の抵抗を有する導電ゴム
を用いるものとするが、代わりに、それと同等の硬度お
よび表面状態を有する部材を用いてもよく、要するに、
半導体素子収納用パッケージ10を、図３の如くメッキ用
治具20、30の受台21、31にセット（４点支持）する際、
半導体素子収納用パッケージの中央部の変形（反り）や
リードピン長さのバラツキを吸収し、電気導通を確保で
きればよい。ばよい。

【００１２】上記メッキ用治具20、30を用いるメッキ方
法について説明する。まず、図１(a) に示すように、Ｏ
リング24をシール溝21c 内に挿入してからメッキ用治具
20の受台21の縁部21a に半導体素子収納用パッケージ10
を載置し、その状態で固定金具22をセットしてネジ23を
絞込むことにより、パッケージの縁部10a を受台の縁部
21a に圧接させる。この圧接状態においては、受台21の
凹部21b とリードピン16との間に形成しておいた所定の
隙間を導電性弾性部材25の厚さが上回ることから、導電
性弾性部材25がリードピン16に接することになり、リー
ドピン16および受台21間が導通した状態になり、それと
同時に圧接面がシールされる。したがって、この状態で
受台21の給電端子26に給電すると、全てのボンディング
パット14に同時に所望の通りのメッキ処理が施される。

【００１３】次に、図１(b) に示すように、Ｏリング24
をシール溝31c 内に挿入してからメッキ用治具30の受台
31の縁部31a に半導体素子収納用パッケージ10を上記と
は反転させて載置し、その状態で固定金具22をセットし
てネジ23を絞込むことにより、パッケージの縁部10a を
受台の縁部31a に圧接させる。この圧接状態において
は、受台31の凹部31b とボンディングパット14との間に
形成しておいた所定の隙間を導電性弾性部材35の厚さが
上回ることから、導電性弾性部材35がボンディングパッ
ト14に接することになり、ボンディングパット14および
受台31間が導通した状態になり、それと同時に圧接面が
シールされる。したがって、この状態で受台31の給電端
子26に給電すると、全てのリードピン16に同時に所望の
通りのメッキ処理が施される。なお、上記メッキ処理は
どちらを先に実施してもよい。

【００１４】図４は本発明の半導体素子収納用パッケー
ジのメッキ用治具の第２実施例の、要部の構成を示す断
面図である。この第２実施例は、シール手段としてＯリ
ング24およびシール溝21c 廃止するとともに、圧接手段
として固定金具22およびネジ23を用いる代わりにバネ部
材41を用いてメッキ用治具40を構成したものである。な
お、図４は図１(b) のメッキ用治具30に対応する方の治
具を示しており、メッキ用治具20に対応する治具は、導
電性弾性部材42に設ける段差の寸法を、ボンディングパ
ット14とリードピン16との寸法差分だけ深くするように
変更すればよいため、記入を省略する。この第２実施例
においては、圧接手段としてのバネ部材41によって半導
体素子収納用パッケージ10および受台43間を圧接させた
とき、導電性弾性部材42がシール手段としての機能を発
揮するため、第１実施例と同様の作用効果が得られるメ
ッキ用治具を、コンパクトに構成することができる。

【００１５】以上、本発明の実施例としてピングリッド
アレイ型の半導体素子収納用パッケージについて説明し
たが、この他にフラッドパッケージ（ＱＦＰ）、パッド
グリッドアレイパッケージ等の半導体素子収納用パッケ
ージにも適用することができる。

【００１６】

【発明の効果】以上説明したように本発明によれば、半
導体素子収納用パッケージのメッキ用治具に導電性を持
たせ、該メッキ用治具に半導体素子収納用パッケージを
載置したとき該メッキ用治具および導電性弾性部材を介
してボンディングパットから外部接続用端子または外部
接続用端子からボンディングパットへ給電し得るように
したから、ボンディングパット、リードピンにメッキ処
理を施す際に、従来例において給電のために必要とした
メッキ用引出線および共通電極を要しないため、不必要
な内部残存引出線による静電容量を無くして半導体素子
収納用パッケージの高速化を図るともに、共通電極を除
去する作業を廃止することができる。

【図面の簡単な説明】

【図１】(a) は本発明の半導体素子収納用パッケージの
メッキ用治具の第１実施例の構成を示す断面図である。
(b) は本発明の半導体素子収納用パッケージのメッキ用
治具の第１実施例の構成を示す断面図である。

【図２】同例においてメッキ処理の対象とする半導体素
子収納用パッケージの構造を示す断面図である。

【図３】同例のメッキ用治具に半導体素子収納用パッケ
ージを装着した状態を示す平面図である。

【図４】本発明の半導体素子収納用パッケージのメッキ
用治具の第２実施例の、要部の構成を示す断面図であ
る。

【図５】従来例においてメッキ処理の対象とする半導体
素子収納用パッケージの構造を示す断面図である。

【符号の説明】

10 半導体素子収納用パッケージ 11 セラミックパッケージ 12 半導体素子 14 ボンディングパット 16 リードピン 20 メッキ用治具（第１の治具） 21 受台 21a 縁部 21b 凹部 21c シール溝 22 固定金具（圧接手段） 23 ネジ（圧接手段） 24 Ｏリング（シール手段） 25 導電性弾性部材 30 メッキ用治具（第２の治具） 31 受台 35 導電性弾性部材

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体素子収納用パッケージのメッキ用
   治具において、 前記半導体素子収納用パッケージを載置する縁部と、前
   記半導体素子収納用パッケージの外部接続用端子との間
   に所定の隙間を形成する凹部とを有する、導電性部材製
   の受台と、 前記半導体素子収納用パッケージの縁部を前記受台の縁
   部に圧接させる圧接手段と、 前記半導体素子収納用パッケージと前記受台との圧接面
   をシールするシール手段と、 前記所定の隙間を上回る厚さを有し、前記半導体素子収
   納用パッケージおよび前記受台の圧接時、前記半導体素
   子収納用パッケージと前記受台との間を導通する、導電
   性弾性部材とを具える、第１の治具と、 前記第１の治具に対し、前記受台の凹部の深さまたは前
   記導電性弾性部材の厚さを調整して前記半導体素子収納
   用パッケージのボンディングパットとの間に前記所定の
   隙間を形成する変更を加えた、第２の治具とを具えて成
   ることを特徴とする、半導体素子収納用パッケージのメ
   ッキ用治具。
2. 【請求項２】 請求項１記載の第１の治具に前記半導体
   素子収納用パッケージをセットした状態でボンディング
   パットにメッキ処理を行った後に、請求項１記載の第２
   の治具に前記半導体素子収納用パッケージを反転させて
   セットした状態で外部接続用端子にメッキ処理を行うこ
   とを特徴とする、請求項１記載のメッキ用治具を用いる
   メッキ方法。