JPH05273955A - 複数画像表示装置 - Google Patents
複数画像表示装置Info
- Publication number
- JPH05273955A JPH05273955A JP4068607A JP6860792A JPH05273955A JP H05273955 A JPH05273955 A JP H05273955A JP 4068607 A JP4068607 A JP 4068607A JP 6860792 A JP6860792 A JP 6860792A JP H05273955 A JPH05273955 A JP H05273955A
- Authority
- JP
- Japan
- Prior art keywords
- display
- image
- horizontal
- vertical
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Studio Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 複数の画像メモリからの画像データを一つの
画面に合成表示する方式において、複数の画像を重複し
て合成表示することを可能にすること。 【構成】 第１及び第２の画像メモリ１６，１７から出
力される画像データの表示期間を、第１及び第２の水平
垂直表示アドレス変換ＲＡＭ８，９，１０，１１により
制御し、更に、表示優先制御回路１９により、第１及び
第２の画像メモリから出力される画像データの表示優先
順位を制御し、複数の画像データを重ね合わせて表示で
きることを特徴とする。
画面に合成表示する方式において、複数の画像を重複し
て合成表示することを可能にすること。 【構成】 第１及び第２の画像メモリ１６，１７から出
力される画像データの表示期間を、第１及び第２の水平
垂直表示アドレス変換ＲＡＭ８，９，１０，１１により
制御し、更に、表示優先制御回路１９により、第１及び
第２の画像メモリから出力される画像データの表示優先
順位を制御し、複数の画像データを重ね合わせて表示で
きることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、画像表示方式に関し、
特にひとつの画面に複数の画像を合成表示する、複数画
像表示装置に関する。
特にひとつの画面に複数の画像を合成表示する、複数画
像表示装置に関する。
【０００２】
【従来の技術】図４に従来の複数画像表示装置の回路ブ
ロック図を示す。従来の技術では、入力に表示クロック
発生器４０１からの表示クロックを受けた水平及び垂直
表示アドレスカウンタ４０２，４０３が、水平及び垂直
表示アドレスを発生し、アドレス入力にそれぞれアドレ
スバス切替器４０４，４０５，４０６，４０７を通じて
前記水平及び垂直表示アドレスを入力された第１から第
ｎまでの水平及び垂直表示アドレス変換ＲＡＭ４０８，
４０９，４１０，４１１が、内部データに従って、前記
水平及び垂直表示アドレスを変換し、アドレス入力に、
データバス切替器４１２，４１３，４１４，４１５を通
じて、前記第１から第ｎまでの水平及び垂直表示アドレ
ス変換ＲＡＭ４０８，４０９，４１０，４１１によって
変換された水平及び垂直表示アドレスをそれぞれ接続さ
れた第１から第ｎまでの画像メモリが、入力された水平
及び垂直表示アドレスに従って画像データを出力し、前
記水平及び垂直表示アドレス変換ＲＡＭ４０８，４０
９，４１０，４１１にそれぞれ設けた付加ビットのデー
タの水平・垂直方向の論理積をとって生成した表示期間
を示す信号によって、前記第１から第ｎまでの画像メモ
リからの画像データ出力のＯＮ／ＯＦＦを制御し、複数
の画像データをひとつの画面に合成表示していた。
ロック図を示す。従来の技術では、入力に表示クロック
発生器４０１からの表示クロックを受けた水平及び垂直
表示アドレスカウンタ４０２，４０３が、水平及び垂直
表示アドレスを発生し、アドレス入力にそれぞれアドレ
スバス切替器４０４，４０５，４０６，４０７を通じて
前記水平及び垂直表示アドレスを入力された第１から第
ｎまでの水平及び垂直表示アドレス変換ＲＡＭ４０８，
４０９，４１０，４１１が、内部データに従って、前記
水平及び垂直表示アドレスを変換し、アドレス入力に、
データバス切替器４１２，４１３，４１４，４１５を通
じて、前記第１から第ｎまでの水平及び垂直表示アドレ
ス変換ＲＡＭ４０８，４０９，４１０，４１１によって
変換された水平及び垂直表示アドレスをそれぞれ接続さ
れた第１から第ｎまでの画像メモリが、入力された水平
及び垂直表示アドレスに従って画像データを出力し、前
記水平及び垂直表示アドレス変換ＲＡＭ４０８，４０
９，４１０，４１１にそれぞれ設けた付加ビットのデー
タの水平・垂直方向の論理積をとって生成した表示期間
を示す信号によって、前記第１から第ｎまでの画像メモ
リからの画像データ出力のＯＮ／ＯＦＦを制御し、複数
の画像データをひとつの画面に合成表示していた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の複数画像表示装置では、第１から第ｎまでの画
像メモリからの画像データ出力を、それぞれ第１から第
ｎまでの水平及び垂直表示アドレス変換ＲＡＭに設けた
付加ビットの水平・垂直方向の論理積をとり生成した表
示期間を示す信号により、それぞれの画像メモリのデー
タ出力に接続されたビデオスイッチの開閉を制御してい
るため、複数の画像データの表示が同時にＯＮになった
場合、複数の画像データ出力が衝突し、正常な画像表示
ができないため、複数の画像を重ね合わせて表示するこ
とはできないという欠点がある。
た従来の複数画像表示装置では、第１から第ｎまでの画
像メモリからの画像データ出力を、それぞれ第１から第
ｎまでの水平及び垂直表示アドレス変換ＲＡＭに設けた
付加ビットの水平・垂直方向の論理積をとり生成した表
示期間を示す信号により、それぞれの画像メモリのデー
タ出力に接続されたビデオスイッチの開閉を制御してい
るため、複数の画像データの表示が同時にＯＮになった
場合、複数の画像データ出力が衝突し、正常な画像表示
ができないため、複数の画像を重ね合わせて表示するこ
とはできないという欠点がある。
【０００４】そこで、本発明の技術的課題は、上記欠点
に鑑み、複数の画像を重複して合成表示することを可能
とした複数画像表示装置を提供することである。
に鑑み、複数の画像を重複して合成表示することを可能
とした複数画像表示装置を提供することである。
【０００５】
【課題を解決するための手段】本発明によれば、水平及
び垂直表示アドレスを、所定の内部データにしたがっ
て、変換する水平及び垂直表示アドレス変換ＲＡＭと、
前記変換された水平及び垂直表示アドレスにしたがっ
て、複数の画像データを出力する画像メモリとを有する
複数画像表示装置において、前記複数の画像データに係
わる画像表示が重複する部分に優先順位を規定し、該優
先順位に基づいて、複数の画像を他の画像に重ね合わせ
て合成表示する手段を有することを特徴とする複数画像
表示装置が得られる。
び垂直表示アドレスを、所定の内部データにしたがっ
て、変換する水平及び垂直表示アドレス変換ＲＡＭと、
前記変換された水平及び垂直表示アドレスにしたがっ
て、複数の画像データを出力する画像メモリとを有する
複数画像表示装置において、前記複数の画像データに係
わる画像表示が重複する部分に優先順位を規定し、該優
先順位に基づいて、複数の画像を他の画像に重ね合わせ
て合成表示する手段を有することを特徴とする複数画像
表示装置が得られる。
【０００６】また、本発明によれば、水平及び垂直表示
アドレスを、所定の内部データにしたがって変換して、
変換水平及び垂直表示アドレスを生成すると共に、付加
ビットを前記変換水平及び垂直表示アドレスに設けて、
表示期間を示す信号を生成する水平及び垂直表示アドレ
ス変換ＲＡＭと、前記変換された水平及び垂直表示アド
レスにしたがって、複数の画像データを出力する画像メ
モリと、前記出力された画像データを受け、前記表示期
間を示す信号に基づいて、画像データ出力のＯＮ・ＯＦ
Ｆを行うビデオスイッチとを有する複数画像表示装置に
おいて、前記表示期間を示す信号を、所定の優先順位に
したがって、並び変えた後に、最も優先順位の高い一つ
の画像データ出力をＯＮし、残余の画像データ出力をＯ
ＦＦするように、前記ビデオスイッチを制御する表示優
先制御手段を有することを特徴とする複数画像表示装置
が得られる。
アドレスを、所定の内部データにしたがって変換して、
変換水平及び垂直表示アドレスを生成すると共に、付加
ビットを前記変換水平及び垂直表示アドレスに設けて、
表示期間を示す信号を生成する水平及び垂直表示アドレ
ス変換ＲＡＭと、前記変換された水平及び垂直表示アド
レスにしたがって、複数の画像データを出力する画像メ
モリと、前記出力された画像データを受け、前記表示期
間を示す信号に基づいて、画像データ出力のＯＮ・ＯＦ
Ｆを行うビデオスイッチとを有する複数画像表示装置に
おいて、前記表示期間を示す信号を、所定の優先順位に
したがって、並び変えた後に、最も優先順位の高い一つ
の画像データ出力をＯＮし、残余の画像データ出力をＯ
ＦＦするように、前記ビデオスイッチを制御する表示優
先制御手段を有することを特徴とする複数画像表示装置
が得られる。
【０００７】また、本発明によれば、前記複数画像表示
装置において、前記表示優先順位制御手段は、２以上の
前記表示期間を示す信号が互いに重複する表示期間を示
す場合は、いずれかの画像データ出力を選択するよう
に、前記ビデオスイッチを制御することを特徴とする複
数画像表示装置が得られる。
装置において、前記表示優先順位制御手段は、２以上の
前記表示期間を示す信号が互いに重複する表示期間を示
す場合は、いずれかの画像データ出力を選択するよう
に、前記ビデオスイッチを制御することを特徴とする複
数画像表示装置が得られる。
【０００８】即ち、本発明によれば、入力に表示クロッ
クを受け、水平、及び垂直表示アドレスを出力する水
平、及び垂直アドレスカウンタと、アドレス入力に前記
水平アドレスをそれぞれ接続された第１から第ｎまでの
水平表示アドレス変換ＲＡＭとと、アドレス入力に前記
垂直表示アドレスをそれぞれ接続された第１から第ｎま
での垂直表示アドレス変換ＲＡＭと、アドレス入力に前
記第１から第ｎまでの水平表示アドレス変換ＲＡＭ及び
第１から第ｎまでの垂直表示アドレス変換ＲＡＭのデー
タバスをそれぞれ接続された第１から第ｎまでの画像メ
モリと、入力に前記第１から第ｎまでのそれぞれの画像
メモリのデータ出力を接続され、前記第１から第ｎまで
の水平及び垂直表示アドレス変換ＲＡＭの各アドレスに
それぞれ設けた付加ビットの論理積をとって生成した第
１から第ｎまでの画像表示期間を示す信号により開閉さ
れる第１から第ｎまでのビデオスイッチとを少なくとも
有する画像表示装置において、前記第１から第ｎまでの
画像表示期間を示す信号を表示の優先順位に従って並べ
変えた後に、前記第１から第ｎまでの画像メモリから出
力された最も優先順位の高いひとつの画像データを通
し、他を遮断するように前記第１から第ｎまでのビデオ
スイッチの開閉の制御を行うことを特徴とする複数画像
表示装置が得られる。
クを受け、水平、及び垂直表示アドレスを出力する水
平、及び垂直アドレスカウンタと、アドレス入力に前記
水平アドレスをそれぞれ接続された第１から第ｎまでの
水平表示アドレス変換ＲＡＭとと、アドレス入力に前記
垂直表示アドレスをそれぞれ接続された第１から第ｎま
での垂直表示アドレス変換ＲＡＭと、アドレス入力に前
記第１から第ｎまでの水平表示アドレス変換ＲＡＭ及び
第１から第ｎまでの垂直表示アドレス変換ＲＡＭのデー
タバスをそれぞれ接続された第１から第ｎまでの画像メ
モリと、入力に前記第１から第ｎまでのそれぞれの画像
メモリのデータ出力を接続され、前記第１から第ｎまで
の水平及び垂直表示アドレス変換ＲＡＭの各アドレスに
それぞれ設けた付加ビットの論理積をとって生成した第
１から第ｎまでの画像表示期間を示す信号により開閉さ
れる第１から第ｎまでのビデオスイッチとを少なくとも
有する画像表示装置において、前記第１から第ｎまでの
画像表示期間を示す信号を表示の優先順位に従って並べ
変えた後に、前記第１から第ｎまでの画像メモリから出
力された最も優先順位の高いひとつの画像データを通
し、他を遮断するように前記第１から第ｎまでのビデオ
スイッチの開閉の制御を行うことを特徴とする複数画像
表示装置が得られる。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は、本発明の一実施例の回路ブロック
図である。本実施例では、２つの画像の合成表示につい
て説明する。表示クロック発生器１から発生した表示ク
ロックによって、水平及び垂直表示アドレスカウンタ
２，３がそれぞれ水平及び垂直表示アドレスを出力す
る。水平及び垂直表示アドレスは、第１の水平、垂直表
示アドレスバス切替器４，５及び第２の水平及び垂直表
示アドレスバス切替器６，７を通じて、第１の水平及び
垂直表示アドレス変換ＲＡＭ８，９及び第２の水平及び
垂直表示アドレス変換ＲＡＭ１０，１１のアドレスバス
へそれぞれ入力される。第１及び第２の水平、垂直表示
アドレス変換ＲＡＭ８，９，１０，１１は、その内部デ
ータに従って、入力された水平及び垂直表示アドレスを
変換し、それぞれの出力を、第１の水平及び垂直データ
バス切替器１２，１３及び第２の水平及び垂直データバ
ス切替器１４，１５を通じて、第１及び第２の画像メモ
リのアドレスバスへ入力する。第１及び第２の画像メモ
リ１６，１７は画像データを出力する。
図である。本実施例では、２つの画像の合成表示につい
て説明する。表示クロック発生器１から発生した表示ク
ロックによって、水平及び垂直表示アドレスカウンタ
２，３がそれぞれ水平及び垂直表示アドレスを出力す
る。水平及び垂直表示アドレスは、第１の水平、垂直表
示アドレスバス切替器４，５及び第２の水平及び垂直表
示アドレスバス切替器６，７を通じて、第１の水平及び
垂直表示アドレス変換ＲＡＭ８，９及び第２の水平及び
垂直表示アドレス変換ＲＡＭ１０，１１のアドレスバス
へそれぞれ入力される。第１及び第２の水平、垂直表示
アドレス変換ＲＡＭ８，９，１０，１１は、その内部デ
ータに従って、入力された水平及び垂直表示アドレスを
変換し、それぞれの出力を、第１の水平及び垂直データ
バス切替器１２，１３及び第２の水平及び垂直データバ
ス切替器１４，１５を通じて、第１及び第２の画像メモ
リのアドレスバスへ入力する。第１及び第２の画像メモ
リ１６，１７は画像データを出力する。
【００１１】第１及び第２の水平及び垂直表示アドレス
変換ＲＡＭ８，９，１０，１１には、それぞれ付加ビッ
トを設け、それぞれ水平方向、垂直方向の表示のＯＮま
たはＯＦＦを制御するデータを書き込む。さらに、この
付加ビットの水平・垂直方向の論理積をとり、第１及び
第２のそれぞれの画像データの表示期間を示す信号を生
成する。この第１及び第２の表示期間を示す信号によっ
て第１及び第２の画像メモリのデータ出力に接続された
ビデオスイッチを制御することにより、画像表示期間を
示す信号がＯＮの期間に画像データを出力する。さら
に、第１及び第２の画像メモリのデータ出力が重複する
期間に対して、次の様な制御を行う。
変換ＲＡＭ８，９，１０，１１には、それぞれ付加ビッ
トを設け、それぞれ水平方向、垂直方向の表示のＯＮま
たはＯＦＦを制御するデータを書き込む。さらに、この
付加ビットの水平・垂直方向の論理積をとり、第１及び
第２のそれぞれの画像データの表示期間を示す信号を生
成する。この第１及び第２の表示期間を示す信号によっ
て第１及び第２の画像メモリのデータ出力に接続された
ビデオスイッチを制御することにより、画像表示期間を
示す信号がＯＮの期間に画像データを出力する。さら
に、第１及び第２の画像メモリのデータ出力が重複する
期間に対して、次の様な制御を行う。
【００１２】上述した第１及び第２の画像データの表示
期間を示す信号を、マトリクススイッチ１８に入力し、
表示の優先順位に従って並べかえられた後、表示優先順
位制御回路１９へ入力する。表示優先順位制御回路１９
は、入力された複数の表示期間を示す信号に対して表示
の優先順位が最も高いひつとの表示のみをＯＮにし、他
の表示期間信号をすべてＯＦＦにするように動作する。
このため、複数の表示信号が同時にＯＮになった期間
に、いずれかひとつの画像表示のみが行われ、他の画像
データはＯＦＦになるように制御される。表示優先順位
制御回路１９から出力された表示期間信号は、マトリク
ススイッチ２０により並べかえられ、それぞれ第１及び
第２のビデオスイッチ２１，２２の開閉を制御する。
期間を示す信号を、マトリクススイッチ１８に入力し、
表示の優先順位に従って並べかえられた後、表示優先順
位制御回路１９へ入力する。表示優先順位制御回路１９
は、入力された複数の表示期間を示す信号に対して表示
の優先順位が最も高いひつとの表示のみをＯＮにし、他
の表示期間信号をすべてＯＦＦにするように動作する。
このため、複数の表示信号が同時にＯＮになった期間
に、いずれかひとつの画像表示のみが行われ、他の画像
データはＯＦＦになるように制御される。表示優先順位
制御回路１９から出力された表示期間信号は、マトリク
ススイッチ２０により並べかえられ、それぞれ第１及び
第２のビデオスイッチ２１，２２の開閉を制御する。
【００１３】図２に、画像複数表示の一例を示す。第１
及び第２の水平及び垂直表示アドレス変換ＲＡＭ２０
１，２０２，２０３，２０４の付加ビットのデータから
生成した表示期間を示す信号Ｈ１，Ｈ２，Ｖ１，Ｖ２に
より、第１及び第２の画像２０６，２０７を重複して表
示した場合、従来の技術では画像重複部２０５で、第１
と第２の画像データが衝突し、正常な表示ができなかっ
た。そこで、表示優先順位制御回路により画像重複部２
０５の期間で、いずれかの画像メモリのデータを選択し
出力する。
及び第２の水平及び垂直表示アドレス変換ＲＡＭ２０
１，２０２，２０３，２０４の付加ビットのデータから
生成した表示期間を示す信号Ｈ１，Ｈ２，Ｖ１，Ｖ２に
より、第１及び第２の画像２０６，２０７を重複して表
示した場合、従来の技術では画像重複部２０５で、第１
と第２の画像データが衝突し、正常な表示ができなかっ
た。そこで、表示優先順位制御回路により画像重複部２
０５の期間で、いずれかの画像メモリのデータを選択し
出力する。
【００１４】図３に、この表示優先順位制御を行った場
合の画像表示例を示す。
合の画像表示例を示す。
【００１５】（１）は、第１の画像の表示を優先した場
合であり、図２において画像が重複していた部分に第１
の画像が表示される。また、（２）は第２の画像表示を
優先した場合であり、画像が重複している部分には、第
２の画像が表示される。
合であり、図２において画像が重複していた部分に第１
の画像が表示される。また、（２）は第２の画像表示を
優先した場合であり、画像が重複している部分には、第
２の画像が表示される。
【００１６】
【発明の効果】以上説明したように、本発明は、複数の
画像メモリに接続されたそれぞれの水平及び垂直表示ア
ドレス変換ＲＡＭに設けられた付加ビッから、それぞれ
の表示期間を示す信号を生成し、複数の画像表示期間の
制御を行い、さらに表示優先順位制御回路により、複数
の画像表示が重複する部分の表示優先順位を制御するこ
とにより、複数の画像をひとつの画面に重ね合わせて合
成し表示することができるという効果がある。
画像メモリに接続されたそれぞれの水平及び垂直表示ア
ドレス変換ＲＡＭに設けられた付加ビッから、それぞれ
の表示期間を示す信号を生成し、複数の画像表示期間の
制御を行い、さらに表示優先順位制御回路により、複数
の画像表示が重複する部分の表示優先順位を制御するこ
とにより、複数の画像をひとつの画面に重ね合わせて合
成し表示することができるという効果がある。
【図１】本発明の一実施例の回路ブロック図。
【図２】水平及び垂直表示アドレス変換ＲＡＭの付加ビ
ットと表示画面の対応図。
ットと表示画面の対応図。
【図３】表示優先制御を行った場合の画像表示例。
【図４】従来の実施例のブロック図である。
１，４０１ 表示クロック発生器 ２，４０２ 水平表示アドレスカウンタ ３，４０３ 垂直表示アドレスカウンタ ４，５，６，７，４０４，４０５，４０６，４０７
アドレスバス切替器 ８，１０，４０８，４１０ 水平表示アドレス変換Ｒ
ＡＭ ９，１１，４０９，４１１ 垂直表示アドレス変換Ｒ
ＡＭ １２，１３，１４，１５，４１２，４１３，４１４，４
１５ データバス切替器 １６，１７，４１６，４１７ 画像メモリ １８，２０ マトリクススイッチ １９ 表示優先順位制御回路 ２１，２２，４１８，４１９ ビデオスイッチ ２０１ 第１の水平表示アドレス変換ＲＡＭ ２０２ 第２の水平表示アドレス変換ＲＡＭ ２０３ 第１の垂直表示アドレス変換ＲＡＭ ２０４ 第２の垂直表示アドレス変換ＲＡＭ ２０５ 画像重複部 ２０６ 第１の画像 ２０７ 第２の画像 ２０８ 表示画面 ３０１，３０４ 第１の画像 ３０２，３０５ 第２の画像 ３０３，３０６ 表示画面
アドレスバス切替器 ８，１０，４０８，４１０ 水平表示アドレス変換Ｒ
ＡＭ ９，１１，４０９，４１１ 垂直表示アドレス変換Ｒ
ＡＭ １２，１３，１４，１５，４１２，４１３，４１４，４
１５ データバス切替器 １６，１７，４１６，４１７ 画像メモリ １８，２０ マトリクススイッチ １９ 表示優先順位制御回路 ２１，２２，４１８，４１９ ビデオスイッチ ２０１ 第１の水平表示アドレス変換ＲＡＭ ２０２ 第２の水平表示アドレス変換ＲＡＭ ２０３ 第１の垂直表示アドレス変換ＲＡＭ ２０４ 第２の垂直表示アドレス変換ＲＡＭ ２０５ 画像重複部 ２０６ 第１の画像 ２０７ 第２の画像 ２０８ 表示画面 ３０１，３０４ 第１の画像 ３０２，３０５ 第２の画像 ３０３，３０６ 表示画面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/265 7337−5Ｃ 5/66 Ｄ 9068−5Ｃ
Claims (3)
- 【請求項１】 水平及び垂直表示アドレスを、所定の内
部データにしたがって、変換する水平及び垂直表示アド
レス変換ＲＡＭと、前記変換された水平及び垂直表示ア
ドレスにしたがって、複数の画像データを出力する画像
メモリとを有する複数画像表示装置において、 前記複数の画像データに係わる画像表示が重複する部分
に優先順位を規定し、該優先順位に基づいて、複数の画
像を他の画像に重ね合わせて合成表示する手段を有する
ことを特徴とする複数画像表示装置。 - 【請求項２】 水平及び垂直表示アドレスを、所定の内
部データにしたがって変換して、変換水平及び垂直表示
アドレスを生成すると共に、付加ビットを前記変換水平
及び垂直表示アドレスに設けて、表示期間を示す信号を
生成する水平及び垂直表示アドレス変換ＲＡＭと、 前記変換された水平及び垂直表示アドレスにしたがっ
て、複数の画像データを出力する画像メモリと、 前記出力された画像データを受け、前記表示期間を示す
信号に基づいて、画像データ出力のＯＮ・ＯＦＦを行う
ビデオスイッチとを有する複数画像表示装置において、 前記表示期間を示す信号を、所定の優先順位にしたがっ
て、並び変えた後に、最も優先順位の高い一つの画像デ
ータ出力をＯＮし、残余の画像データ出力をＯＦＦする
ように、前記ビデオスイッチを制御する表示優先制御手
段を有することを特徴とする複数画像表示装置。 - 【請求項３】 請求項２記載の複数画像表示装置におい
て、 前記表示優先順位制御手段は、２以上の前記表示期間を
示す信号が互いに重複する表示期間を示す場合は、いず
れかの画像データ出力を選択するように、前記ビデオス
イッチを制御することを特徴とする複数画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4068607A JPH05273955A (ja) | 1992-03-26 | 1992-03-26 | 複数画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4068607A JPH05273955A (ja) | 1992-03-26 | 1992-03-26 | 複数画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05273955A true JPH05273955A (ja) | 1993-10-22 |
Family
ID=13378635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4068607A Withdrawn JPH05273955A (ja) | 1992-03-26 | 1992-03-26 | 複数画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05273955A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030071282A (ko) * | 2002-02-28 | 2003-09-03 | 쓰리에스휴먼 주식회사 | 실시간 다중 영상 입출력 시스템 |
| CN108292491A (zh) * | 2015-12-22 | 2018-07-17 | 卡西欧计算机株式会社 | 显示装置以及其控制方法 |
-
1992
- 1992-03-26 JP JP4068607A patent/JPH05273955A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030071282A (ko) * | 2002-02-28 | 2003-09-03 | 쓰리에스휴먼 주식회사 | 실시간 다중 영상 입출력 시스템 |
| CN108292491A (zh) * | 2015-12-22 | 2018-07-17 | 卡西欧计算机株式会社 | 显示装置以及其控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4878117A (en) | Video signal mixing unit for simultaneously displaying video signals having different picture aspect ratios and resolutions | |
| US5721565A (en) | Zooming protection display control system and method of using same | |
| JPH07105914B2 (ja) | 画像出力制御装置 | |
| JP4461505B2 (ja) | Ｏｓｄ表示装置 | |
| JPH05273955A (ja) | 複数画像表示装置 | |
| US4754331A (en) | Digitizer for an image processing system | |
| JPH10333656A (ja) | 画像表示装置、画像表示方法、並びに、記憶媒体 | |
| JP3496100B2 (ja) | 画面表示回路 | |
| JP2626232B2 (ja) | 画像マルチ表示方式 | |
| JP2000125284A (ja) | 監視カメラシステム | |
| JP2853743B2 (ja) | ビデオプリンタ | |
| SU1658419A1 (ru) | Устройство обработки и отображени цветных полутоновых и графических изображений | |
| SU1547023A1 (ru) | Устройство дл отображени информации на цветном индикаторе | |
| CA2052179C (en) | Image display system | |
| JPH02137070A (ja) | 画像処理装置 | |
| JPH0627932A (ja) | フレームメモリ制御装置 | |
| JPH0259795A (ja) | マルチ映像システム | |
| JP2861211B2 (ja) | ディスプレイ装置 | |
| JPH03216691A (ja) | 動画／静止画表示制御装置 | |
| JPS60248078A (ja) | テレビジヨン映像監視装置 | |
| JPS62229286A (ja) | 画像表示制御装置 | |
| JPH0345994A (ja) | 画像表示装置 | |
| JPH0516787B2 (ja) | ||
| JPH07219512A (ja) | ラスタスキャンｔｖ画像生成装置及び高解像度ｔｖ画像の合成表示方式 | |
| JPH0225895A (ja) | ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |