JPH05275666A - Ｓｏｉ構造体の製造方法 - Google Patents
Ｓｏｉ構造体の製造方法Info
- Publication number
- JPH05275666A JPH05275666A JP4336188A JP33618892A JPH05275666A JP H05275666 A JPH05275666 A JP H05275666A JP 4336188 A JP4336188 A JP 4336188A JP 33618892 A JP33618892 A JP 33618892A JP H05275666 A JPH05275666 A JP H05275666A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- etching
- main body
- soi structure
- phase etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 表面の平坦性を保ったままで、厚さを正確か
つ容易に制御できる半導体薄肉化技術を提供する。 【構成】 上側表面（２６）がほぼ平坦で２ミクロン以
上の厚さを有するウエハ状の主半導体ボディ（２０）
が、この下に横たわってこれを支持する副構造体（２
２、２４、２８）の絶縁層に隣接している出発構造体か
らＳＯＩ構造を製造する。この製造は、好ましくは塩酸
ガスを用いて主ボディ上に気相エッチングを行い、上側
表面をほぼ平坦に保ったままで低くしてゆく工程を含
む。したがって、主ボディの厚さは２ミクロンより薄
い、例えば典型的には１ミクロンになる。
つ容易に制御できる半導体薄肉化技術を提供する。 【構成】 上側表面（２６）がほぼ平坦で２ミクロン以
上の厚さを有するウエハ状の主半導体ボディ（２０）
が、この下に横たわってこれを支持する副構造体（２
２、２４、２８）の絶縁層に隣接している出発構造体か
らＳＯＩ構造を製造する。この製造は、好ましくは塩酸
ガスを用いて主ボディ上に気相エッチングを行い、上側
表面をほぼ平坦に保ったままで低くしてゆく工程を含
む。したがって、主ボディの厚さは２ミクロンより薄
い、例えば典型的には１ミクロンになる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路（ＩＣ
ｓ）を製造できる構造体の製造に関するものである。特
に、本発明はセミコンダクタ−オンーインシュレータ構
造体、特にシリコンーオンーインシュレータ（Silicon-
On-Insulator；ＳＯＩ）型の構造体の製造に関するもの
である。
ｓ）を製造できる構造体の製造に関するものである。特
に、本発明はセミコンダクタ−オンーインシュレータ構
造体、特にシリコンーオンーインシュレータ（Silicon-
On-Insulator；ＳＯＩ）型の構造体の製造に関するもの
である。
【０００２】
【従来の技術】プレーナＩＣは幾つかの異なる種類の出
発構造体から製造することができる。通常、これらの出
発構造体内には、半導体材料内のある回路素子をその半
導体材料内で他の回路素子から電気的に絶縁することが
できるメカニズムを備えていなければならない。
発構造体から製造することができる。通常、これらの出
発構造体内には、半導体材料内のある回路素子をその半
導体材料内で他の回路素子から電気的に絶縁することが
できるメカニズムを備えていなければならない。
【０００３】現在、ＳＯＩ出発構造体に相当な関心が集
まっており、この構造体においては、平坦な主単結晶シ
リコン（モノシリコン）層が、通常の処理及びＩＣ製造
処理中このシリコン層を支持するのに十分な大きさと十
分な機械的強度を有する副構造体の電気的絶縁層に隣接
している。このシリコン層の厚さは通常２−３ミクロン
である。この厚さは相当に薄いので、回路素子をシリコ
ン層内で絶縁するために必要なメカニズムをシリコン層
を通って絶縁層へ届く路全部に延在している（ウエブ的
な）誘電体領域を単に形成することによって、製造する
ことができる。この場合は、逆バイアスのＰＮ接合を使
って絶縁を完全にする必要はない。電気的絶縁体は完全
な誘電体であるので、ＳＯＩ構造は、特に高速ラディエ
ーションハードニングに応用される。
まっており、この構造体においては、平坦な主単結晶シ
リコン（モノシリコン）層が、通常の処理及びＩＣ製造
処理中このシリコン層を支持するのに十分な大きさと十
分な機械的強度を有する副構造体の電気的絶縁層に隣接
している。このシリコン層の厚さは通常２−３ミクロン
である。この厚さは相当に薄いので、回路素子をシリコ
ン層内で絶縁するために必要なメカニズムをシリコン層
を通って絶縁層へ届く路全部に延在している（ウエブ的
な）誘電体領域を単に形成することによって、製造する
ことができる。この場合は、逆バイアスのＰＮ接合を使
って絶縁を完全にする必要はない。電気的絶縁体は完全
な誘電体であるので、ＳＯＩ構造は、特に高速ラディエ
ーションハードニングに応用される。
【０００４】Abe et al による「Silicon Wafer-bondin
g Process Technology for SOI Structures 」、Procs.
4th Int's Symp.SOI Techn. & Dev.、1990年５月8-11
日、61−71ページには、ＳＯＩ構造体の製造に関する従
来の技術が記載されている。図１ａ〜１ｄは、Abe et a
l の文献における、ＳＯＩ構造体の概ねの製造工程を示
すものである。 図１ａを参照すると、Abe et al の技
術は、各々がほぼ平坦な上側表面および下側表面を有す
る一対の単結晶シリコン半導体ウエハ１０、１２で始ま
る。両ウエハ１０、１２は相対的に均一な６２５ミクロ
ンの厚さを有する。ウエハ１０は、後に薄肉化された部
分となり、通常ここに電子回路素子を設けるため「主」
ウエハと呼ばれ、ウエハ１２は、後に主ウエハ１０の薄
肉化された部分を主に構造的に支持するので、「ベー
ス」ウエハと呼ばれる。
g Process Technology for SOI Structures 」、Procs.
4th Int's Symp.SOI Techn. & Dev.、1990年５月8-11
日、61−71ページには、ＳＯＩ構造体の製造に関する従
来の技術が記載されている。図１ａ〜１ｄは、Abe et a
l の文献における、ＳＯＩ構造体の概ねの製造工程を示
すものである。 図１ａを参照すると、Abe et al の技
術は、各々がほぼ平坦な上側表面および下側表面を有す
る一対の単結晶シリコン半導体ウエハ１０、１２で始ま
る。両ウエハ１０、１２は相対的に均一な６２５ミクロ
ンの厚さを有する。ウエハ１０は、後に薄肉化された部
分となり、通常ここに電子回路素子を設けるため「主」
ウエハと呼ばれ、ウエハ１２は、後に主ウエハ１０の薄
肉化された部分を主に構造的に支持するので、「ベー
ス」ウエハと呼ばれる。
【０００５】Abe et al のＳＯＩ製造工程の第１工程で
は、厚さ１ミクロンの２酸化シリコンでできた電気絶縁
層１４、１６を、ウエハ１０の上側下側各表面に沿って
熱成長させる。図１ｂを参照されたい。符号１８は酸化
層１６との接触領域における主ウエハ１０のほぼ平坦な
上側表面を示す。次に、図１ｃに示すように、主ウエハ
１０は酸化層１４に沿ってベースウエハ１２に接合され
る。
は、厚さ１ミクロンの２酸化シリコンでできた電気絶縁
層１４、１６を、ウエハ１０の上側下側各表面に沿って
熱成長させる。図１ｂを参照されたい。符号１８は酸化
層１６との接触領域における主ウエハ１０のほぼ平坦な
上側表面を示す。次に、図１ｃに示すように、主ウエハ
１０は酸化層１４に沿ってベースウエハ１２に接合され
る。
【０００６】次いで、従来の薄肉化工程では、酸化層１
６を研磨および機械的／液体化学的なポリッシングによ
って除去し、上側表面１８の大部分をほぼ平坦に保ちな
がら、この上側表面１８を低くして行く。この薄肉化工
程において、厚さ２−３ミクロンの相対的に均一な薄肉
部分以外の全ウエハ１０を除去する。図１ｄは結果とし
て得られたＳＯＩ構造体を示すものであり、ウエハの内
の酸化層１４が絶縁層、主ウエハ１０の残った薄肉化部
分が主シリコン層である。電子回路素子及び誘電体絶縁
領域は、主シリコン層内に作ることができる。
６を研磨および機械的／液体化学的なポリッシングによ
って除去し、上側表面１８の大部分をほぼ平坦に保ちな
がら、この上側表面１８を低くして行く。この薄肉化工
程において、厚さ２−３ミクロンの相対的に均一な薄肉
部分以外の全ウエハ１０を除去する。図１ｄは結果とし
て得られたＳＯＩ構造体を示すものであり、ウエハの内
の酸化層１４が絶縁層、主ウエハ１０の残った薄肉化部
分が主シリコン層である。電子回路素子及び誘電体絶縁
領域は、主シリコン層内に作ることができる。
【０００７】Abe et al には、シリコン層１０の最終的
な厚さは望ましい最終値の約±0.５ミクロンの範囲で制
御することができるのみであると記載されている。この
結果、ＳＯＩ構造体の外側に形成されたＩＣｓの性能及
び信頼性を実質的に損なうことなしにシリコン層１０を
２ミクロン以下の薄さにすることはできない。大多数の
誘電体絶縁メカニズムは２ミクロンのシリコン層に作り
込むことができるが、ＭＯＳ型ＩＣｓに用いられるロコ
スメカニズム等の高度に望ましい誘電体絶縁メカニズム
は、回路素子密度に多大なロスを生じさせる事なく２ミ
クロンのシリコン層に作ることはできない。したがっ
て、Abe et al のＳＯＩ構造体からＭＯＳ型ＩＣｓを製
造するのにロコスメカニズムを用いることは容易ではな
い。
な厚さは望ましい最終値の約±0.５ミクロンの範囲で制
御することができるのみであると記載されている。この
結果、ＳＯＩ構造体の外側に形成されたＩＣｓの性能及
び信頼性を実質的に損なうことなしにシリコン層１０を
２ミクロン以下の薄さにすることはできない。大多数の
誘電体絶縁メカニズムは２ミクロンのシリコン層に作り
込むことができるが、ＭＯＳ型ＩＣｓに用いられるロコ
スメカニズム等の高度に望ましい誘電体絶縁メカニズム
は、回路素子密度に多大なロスを生じさせる事なく２ミ
クロンのシリコン層に作ることはできない。したがっ
て、Abe et al のＳＯＩ構造体からＭＯＳ型ＩＣｓを製
造するのにロコスメカニズムを用いることは容易ではな
い。
【０００８】図２ｃに示されているタイプのウエハ接着
型ＳＯＩ構造体の、主ウエハの厚さを１ミクロン以下ま
で薄肉化する技術が、公開された文献に報告されてい
る。例えば、Palkuti et al による「Radiation Respon
se of CMOS/SOI Devices Formed by Wafer Bond and Et
chback」（IEEE Trans.Nucl Sci.,Dec.1988,pp. 1653−
1656）を参照されたい。また、Matsu et al の日本特許
公報 2-1914 も参照されたい。
型ＳＯＩ構造体の、主ウエハの厚さを１ミクロン以下ま
で薄肉化する技術が、公開された文献に報告されてい
る。例えば、Palkuti et al による「Radiation Respon
se of CMOS/SOI Devices Formed by Wafer Bond and Et
chback」（IEEE Trans.Nucl Sci.,Dec.1988,pp. 1653−
1656）を参照されたい。また、Matsu et al の日本特許
公報 2-1914 も参照されたい。
【０００９】
【発明が解決しようとする課題】Palkuti et al は、
（いわゆる）「非接触ポリッシング工程」と呼ばれる従
来の研磨／機械的ポリッシング技術によって主ウエハを
薄肉化する旨を記載している。Palkuti et al は、非接
触ポリッシングは臭素ベースの化学的プロセスであり、
このプロセスで実際のパッド接続以外のシリコンを均一
に除去するものである旨を記載している。Palkuti et a
l はこの工程の詳細には触れていない。しかし、臭素は
室温で液状であるので、この工程は液相化学エッチング
技術であると考えられる。臭素ベースのポリッシング工
程の後に、Palkuti et al はシリコンの外側表面に沿っ
て２酸化シリコン層を熱的に成長させ、更にその成長し
た酸化物を除去することによって、主ウエハを更に薄肉
化するようにしている。
（いわゆる）「非接触ポリッシング工程」と呼ばれる従
来の研磨／機械的ポリッシング技術によって主ウエハを
薄肉化する旨を記載している。Palkuti et al は、非接
触ポリッシングは臭素ベースの化学的プロセスであり、
このプロセスで実際のパッド接続以外のシリコンを均一
に除去するものである旨を記載している。Palkuti et a
l はこの工程の詳細には触れていない。しかし、臭素は
室温で液状であるので、この工程は液相化学エッチング
技術であると考えられる。臭素ベースのポリッシング工
程の後に、Palkuti et al はシリコンの外側表面に沿っ
て２酸化シリコン層を熱的に成長させ、更にその成長し
た酸化物を除去することによって、主ウエハを更に薄肉
化するようにしている。
【００１０】Palkuti et al の文献に述べられている薄
肉化過程は、厚さ１ミクロンもしくはそれよりやや薄い
高品質シリコン層を用いたＳＯＩ構造体の製造に有用で
あり、したがって、その構造体はロコス（ＬＯＣＯＳ）
に適するものである。しかしながら、臭素ベースのポリ
ッシング工程等の液体化学エッチング工程は、通常、温
度の変化に非常に敏感であり、また溶液の組成の変化に
も敏感である。大量生産する場合に、ウエハ毎にシリコ
ンのエッチングレートを制御することは、臭素ベースの
ポリッシングをもってしては難しいものと思われる。Pa
lkuti et al では、薄肉化工程が酸化物成長／除去工程
で終了しているため、工程が相対的に複雑である。
肉化過程は、厚さ１ミクロンもしくはそれよりやや薄い
高品質シリコン層を用いたＳＯＩ構造体の製造に有用で
あり、したがって、その構造体はロコス（ＬＯＣＯＳ）
に適するものである。しかしながら、臭素ベースのポリ
ッシング工程等の液体化学エッチング工程は、通常、温
度の変化に非常に敏感であり、また溶液の組成の変化に
も敏感である。大量生産する場合に、ウエハ毎にシリコ
ンのエッチングレートを制御することは、臭素ベースの
ポリッシングをもってしては難しいものと思われる。Pa
lkuti et al では、薄肉化工程が酸化物成長／除去工程
で終了しているため、工程が相対的に複雑である。
【００１１】Matsu et al の特許公報においては、主ウ
エハ内において、ウエハ内の絶縁層からシリコン層の最
終的に所望する厚さにほぼ等しい距離だけ離れた位置
に、エッチングストップが設けられている。エッチング
ストップは、主ウエハに酸素等の不純物を注入し、次い
でこれをアニールすることによって製造される不純物を
含む層である。主ウエハを薄肉化する場合、液体化学エ
ッチング剤を用いてエッチングストップの上のシリコン
をまず除去する。エッチング剤がエッチングストップに
届いたときに、エッチングレートが大きく落ち、従って
エッチングの完了を示す。続いてプラズマエッチングも
しくは機械的／液体化学的ポリッシング技術が施され、
エッチングストップを除去する。
エハ内において、ウエハ内の絶縁層からシリコン層の最
終的に所望する厚さにほぼ等しい距離だけ離れた位置
に、エッチングストップが設けられている。エッチング
ストップは、主ウエハに酸素等の不純物を注入し、次い
でこれをアニールすることによって製造される不純物を
含む層である。主ウエハを薄肉化する場合、液体化学エ
ッチング剤を用いてエッチングストップの上のシリコン
をまず除去する。エッチング剤がエッチングストップに
届いたときに、エッチングレートが大きく落ち、従って
エッチングの完了を示す。続いてプラズマエッチングも
しくは機械的／液体化学的ポリッシング技術が施され、
エッチングストップを除去する。
【００１２】Matsu et al の公報に用いられている薄肉
化技術は、かなり複雑である。大量生産する場合に、各
ウエハを均一にすることは、この薄肉化工程では難しい
ものと思われる。更に、エッチングストップを作るため
に注入された不純物があるため、主シリコン層の欠陥密
度が高くなるものと思われる。ウエハ接着型の構造体の
ような構造体に薄肉化処理を行うための、単純で、正
確、かつ容易に制御可能な技術を開発して、主シリコン
層が厚さ１ミクロン以下の高品質のＳＯＩ構造体を製造
することが切望されている。
化技術は、かなり複雑である。大量生産する場合に、各
ウエハを均一にすることは、この薄肉化工程では難しい
ものと思われる。更に、エッチングストップを作るため
に注入された不純物があるため、主シリコン層の欠陥密
度が高くなるものと思われる。ウエハ接着型の構造体の
ような構造体に薄肉化処理を行うための、単純で、正
確、かつ容易に制御可能な技術を開発して、主シリコン
層が厚さ１ミクロン以下の高品質のＳＯＩ構造体を製造
することが切望されている。
【００１３】
【課題を解決するための手段】本発明は、以下に述べる
ような薄肉化技術を提供するものである。
ような薄肉化技術を提供するものである。
【００１４】詳細に述べると、本発明によれば、ウエハ
状主半導体ボディが、通常の処理中及び半導体デバイス
製造処理中に主半導体ボディを支持するのに十分な大き
さ及び機械的強度を有するサブ構造体の絶縁層に隣接し
ている出発構造体からＳＯＩ構造体が製造される。主ボ
ディは、絶縁層の反対側にほぼ平坦な主表面を具える。
また、主ボディは通常、厚さほぼ２ミクロンもしくはそ
れよりやや厚い、例えば３ミクロンのほぼ均一な出発厚
みを有するものである。
状主半導体ボディが、通常の処理中及び半導体デバイス
製造処理中に主半導体ボディを支持するのに十分な大き
さ及び機械的強度を有するサブ構造体の絶縁層に隣接し
ている出発構造体からＳＯＩ構造体が製造される。主ボ
ディは、絶縁層の反対側にほぼ平坦な主表面を具える。
また、主ボディは通常、厚さほぼ２ミクロンもしくはそ
れよりやや厚い、例えば３ミクロンのほぼ均一な出発厚
みを有するものである。
【００１５】本発明は、主ボディ上に気相エッチングを
行って、主表面を平坦に保ちながらこの主ボディを薄く
してゆき、主表面を低くすることを特徴とするものであ
る。ここで使われている、「気相エッチング」の用語
は、ガス状態中でエッチング剤を用いて行われる（プラ
ズマでない）化学エッチングを意味する。主ボディが主
としてモノシリコンでできており、したがって構造体が
ＳＯＩ構造体であれば、水素をキャリアガスとする塩酸
ガスを用いて気相エッチングを行うことが好ましい。エ
ッチングレートは0.０１−0.０３ミクロン／分、好まし
くは0.０７−0.１５ミクロン／分である。これによっ
て、好ましい時間的制御の下にエッチングを行うことが
できる。
行って、主表面を平坦に保ちながらこの主ボディを薄く
してゆき、主表面を低くすることを特徴とするものであ
る。ここで使われている、「気相エッチング」の用語
は、ガス状態中でエッチング剤を用いて行われる（プラ
ズマでない）化学エッチングを意味する。主ボディが主
としてモノシリコンでできており、したがって構造体が
ＳＯＩ構造体であれば、水素をキャリアガスとする塩酸
ガスを用いて気相エッチングを行うことが好ましい。エ
ッチングレートは0.０１−0.０３ミクロン／分、好まし
くは0.０７−0.１５ミクロン／分である。これによっ
て、好ましい時間的制御の下にエッチングを行うことが
できる。
【００１６】気相エッチングの最終段階において、主ボ
ディの厚さは、通常ほぼ２ミクロンより薄い厚さ、例え
ば１ミクロンのほぼ均一な値になる。従って、最終的な
ＳＯＩ構造体は、特に横方向に電気的に絶縁するために
ＬＯＣＯＳを用いるＭＯＳ型アプリケーションに適す
る。
ディの厚さは、通常ほぼ２ミクロンより薄い厚さ、例え
ば１ミクロンのほぼ均一な値になる。従って、最終的な
ＳＯＩ構造体は、特に横方向に電気的に絶縁するために
ＬＯＣＯＳを用いるＭＯＳ型アプリケーションに適す
る。
【００１７】気相エッチングは、出発構造体中に位置す
るエッチングストップを用いる事なく行われる。結果と
して、本発明は、Matsu et al 等にあるような、主シリ
コン層に物理的に置かれたエッチングストップを用いた
従来の薄肉化技術の複雑さ及びこれに付随する不利益を
回避するものである。
るエッチングストップを用いる事なく行われる。結果と
して、本発明は、Matsu et al 等にあるような、主シリ
コン層に物理的に置かれたエッチングストップを用いた
従来の薄肉化技術の複雑さ及びこれに付随する不利益を
回避するものである。
【００１８】本発明の気相エッチングは、量産にあたっ
ていかなる重要な制御上の問題をもつものではない。特
に、許された限界内で、一般の科学的ＩＣ製造技術にお
けるように、エッチングはウエハ毎に容易に制御され得
る。また、本発明は適切な反応室に置かれた出発構造体
群上に気相エッチングが同時に行われる、バッチ処理に
も容易に適用できる。
ていかなる重要な制御上の問題をもつものではない。特
に、許された限界内で、一般の科学的ＩＣ製造技術にお
けるように、エッチングはウエハ毎に容易に制御され得
る。また、本発明は適切な反応室に置かれた出発構造体
群上に気相エッチングが同時に行われる、バッチ処理に
も容易に適用できる。
【００１９】
【実施例】同じ符号が図面及び好適な実施例の説明に使
用されており、同じか、あるいは同様のアイテムを表
す。
用されており、同じか、あるいは同様のアイテムを表
す。
【００２０】図２ａ及び図２ｂには、本発明に係る、非
常に薄い主シリコン層を有するＳＯＩ構造体を形成する
工程が示されている。
常に薄い主シリコン層を有するＳＯＩ構造体を形成する
工程が示されている。
【００２１】図２ａに示すように、出発点は、２酸化シ
リコンからなる電気絶縁層２４の両側に、モノシリコン
半導体のウエハ状主ボディ２０と、モノシリコン半導体
のベースウエハ２２とが隣接する構造体である。主ボデ
ィ２０には通常、Ｎ型もしくはＰ型半導体不純物が軽
く、ほぼ均一にドーピングされている。例えば、主ボデ
ィ２０はボロンを用いてＰ型に均一にドーピングされ、
４０ｏｈｍ−ｃｍの抵抗率になるようにする。ベースウ
エハ２２も、Ｐ型あるいはＮ型にかるくドーピングす
る。ボディ２０及びウエハ２２のドーピングは、本発明
の薄肉化プロセスに重要な影響を与えるものではない。
リコンからなる電気絶縁層２４の両側に、モノシリコン
半導体のウエハ状主ボディ２０と、モノシリコン半導体
のベースウエハ２２とが隣接する構造体である。主ボデ
ィ２０には通常、Ｎ型もしくはＰ型半導体不純物が軽
く、ほぼ均一にドーピングされている。例えば、主ボデ
ィ２０はボロンを用いてＰ型に均一にドーピングされ、
４０ｏｈｍ−ｃｍの抵抗率になるようにする。ベースウ
エハ２２も、Ｐ型あるいはＮ型にかるくドーピングす
る。ボディ２０及びウエハ２２のドーピングは、本発明
の薄肉化プロセスに重要な影響を与えるものではない。
【００２２】主ボディ２０は数ミクロン、典型的なもの
は３ミクロンのほぼ均一な厚さをもつ。ボディ２０の上
側表面２６はほぼ平坦である。特に、上側表面２６の平
坦性の基準誤差、すなわち表面２６が完全に平坦な状態
からの誤差の基準量は、通常0.２−0.３ミクロンであ
る。ベースウエハ２２は６００−６５０ミクロン、典型
的なものは６２５ミクロンのほぼ均一な厚さを有する。
は３ミクロンのほぼ均一な厚さをもつ。ボディ２０の上
側表面２６はほぼ平坦である。特に、上側表面２６の平
坦性の基準誤差、すなわち表面２６が完全に平坦な状態
からの誤差の基準量は、通常0.２−0.３ミクロンであ
る。ベースウエハ２２は６００−６５０ミクロン、典型
的なものは６２５ミクロンのほぼ均一な厚さを有する。
【００２３】酸化層２４は、0.８−1.２ミクロン、典型
的なものは1.０ミクロンのほぼ均一な厚さをもつ。薄い
自然の酸化層（図示せず）が、主ボディ２０の上側表面
上に通常存在する。ここでは、上側の自然の酸化層は大
気中にボディ２０を露出させて形成し、２０−４０Ωの
厚さを有する。２酸化シリコンでできた電気絶縁層２８
がベースウエハ２２の下側表面上に形成されている。こ
の酸化層２８は厚さ２０−４０Ωの自然の酸化層であっ
ても良いが、通常はこの層２８の厚さは酸化層２４とほ
ぼ同じである。
的なものは1.０ミクロンのほぼ均一な厚さをもつ。薄い
自然の酸化層（図示せず）が、主ボディ２０の上側表面
上に通常存在する。ここでは、上側の自然の酸化層は大
気中にボディ２０を露出させて形成し、２０−４０Ωの
厚さを有する。２酸化シリコンでできた電気絶縁層２８
がベースウエハ２２の下側表面上に形成されている。こ
の酸化層２８は厚さ２０−４０Ωの自然の酸化層であっ
ても良いが、通常はこの層２８の厚さは酸化層２４とほ
ぼ同じである。
【００２４】ベースウエハ２２及び酸化層２４、２８
は、本発明のＳＯＩ構造体に主シリコン層を作るために
行われる薄肉化工程を含む通常の処理、及びＩＣ製造処
理中に主ボディ２０をを支持するのに十分な大きさ及び
機械的強度を有する構造体を構成する。
は、本発明のＳＯＩ構造体に主シリコン層を作るために
行われる薄肉化工程を含む通常の処理、及びＩＣ製造処
理中に主ボディ２０をを支持するのに十分な大きさ及び
機械的強度を有する構造体を構成する。
【００２５】様々な工程を行って図２ａに示す構造体を
形成するようにしてもよい。例えば、酸化層２８が自然
の酸化層である場合、構造体を、図１ｄに示す従来技術
の構造体として上述した方法で大量に製造するようにし
ても良い。酸化層２８と酸化層２４とがほぼ同じ厚さで
ある場合、図２ａの構造体を、図１ｄに示す構造体用の
上述した方法で形成するようにしても良い。ただし、こ
の場合は、酸化層１４、１６は主ウエハ１０ではなくベ
ースウエハ１２に沿って形成する。図２ａの構造体を形
成するのに使用される方法は、構造体が平坦であり、上
述した特徴を有している限り特別な方法でなくても良
い。
形成するようにしてもよい。例えば、酸化層２８が自然
の酸化層である場合、構造体を、図１ｄに示す従来技術
の構造体として上述した方法で大量に製造するようにし
ても良い。酸化層２８と酸化層２４とがほぼ同じ厚さで
ある場合、図２ａの構造体を、図１ｄに示す構造体用の
上述した方法で形成するようにしても良い。ただし、こ
の場合は、酸化層１４、１６は主ウエハ１０ではなくベ
ースウエハ１２に沿って形成する。図２ａの構造体を形
成するのに使用される方法は、構造体が平坦であり、上
述した特徴を有している限り特別な方法でなくても良
い。
【００２６】適切な気体化学エッチング剤を使用して、
材料除去率がよく制御された気相エッチングを構造体上
に行う。それは、表面２６から始まり、主ボディ２０の
厚さをほぼ均一に１ミクロンあるいはそれ以下にする。
この気相エッチングは、ボディ２０内に配設したエッチ
ングストップに頼る事なく、選択されたエッチング時間
がくれば終了する。したがって、表面２６が低くなっ
て、ほぼ平坦な部分を残して図２ｂに示すような最終的
なＳＯＩ構造体ができる。図２ｂのボディ２０はＳＯＩ
構造体内の主シリコン層を構成している。
材料除去率がよく制御された気相エッチングを構造体上
に行う。それは、表面２６から始まり、主ボディ２０の
厚さをほぼ均一に１ミクロンあるいはそれ以下にする。
この気相エッチングは、ボディ２０内に配設したエッチ
ングストップに頼る事なく、選択されたエッチング時間
がくれば終了する。したがって、表面２６が低くなっ
て、ほぼ平坦な部分を残して図２ｂに示すような最終的
なＳＯＩ構造体ができる。図２ｂのボディ２０はＳＯＩ
構造体内の主シリコン層を構成している。
【００２７】１−２ミクロンの気相エッチングを行う間
（例えば、約２−３ミクロンの平均厚さを有する出発シ
リコンから主ボディをエッチングして、約１ミクロンの
平均厚さを有する最終シリコンにする間）に、エッチン
グの均一性における基準誤差、すなわち、除去されるシ
リコンの量が、上側表面２６の全体にわたって正確に同
じである状態からどれだけ誤差があるかの基準量は、通
常数百ミクロンである。これは、プリエッチングを行っ
た場合の、表面２６の平坦性における0.２−0.３ミクロ
ンの基準誤差より、かなり小さい。結論として、エッチ
ング後の表面２６の平坦性は、エッチング前の表面２６
の平坦性とほぼ同じである。
（例えば、約２−３ミクロンの平均厚さを有する出発シ
リコンから主ボディをエッチングして、約１ミクロンの
平均厚さを有する最終シリコンにする間）に、エッチン
グの均一性における基準誤差、すなわち、除去されるシ
リコンの量が、上側表面２６の全体にわたって正確に同
じである状態からどれだけ誤差があるかの基準量は、通
常数百ミクロンである。これは、プリエッチングを行っ
た場合の、表面２６の平坦性における0.２−0.３ミクロ
ンの基準誤差より、かなり小さい。結論として、エッチ
ング後の表面２６の平坦性は、エッチング前の表面２６
の平坦性とほぼ同じである。
【００２８】気相エッチング剤には好ましくは、水素を
キャリアガスとした塩酸ガスを用いる。エッチングは好
ましくは、Applied Materials Inc.によるＡＭＴ７６０
０もしくはＡＭＴ７８００の反応システムのような、エ
ピタキシャルシリコン化学蒸着システムのシリコン蒸着
室内で、大気圧下で行わる。シリコンエッチングレート
は、ＨＣｌのフローレートの機能及びエッチング温度
（すなわち構造体の温度）によって制御する。より詳細
に説明すると、エッチング温度Ｔ℃およびＨＣｌフロー
レートＦリッタ／分におけるシリコンエッチングレート
ＥＲsiミクロン／分は、Medernach et al の“Characte
rization of the In Situ HCl Etch forEpitaxial Sili
con", Emmerging Semicon.Tech.,Jan.1986, pp７９−９
２に記載されている以下の関係式に応じて変化する。
キャリアガスとした塩酸ガスを用いる。エッチングは好
ましくは、Applied Materials Inc.によるＡＭＴ７６０
０もしくはＡＭＴ７８００の反応システムのような、エ
ピタキシャルシリコン化学蒸着システムのシリコン蒸着
室内で、大気圧下で行わる。シリコンエッチングレート
は、ＨＣｌのフローレートの機能及びエッチング温度
（すなわち構造体の温度）によって制御する。より詳細
に説明すると、エッチング温度Ｔ℃およびＨＣｌフロー
レートＦリッタ／分におけるシリコンエッチングレート
ＥＲsiミクロン／分は、Medernach et al の“Characte
rization of the In Situ HCl Etch forEpitaxial Sili
con", Emmerging Semicon.Tech.,Jan.1986, pp７９−９
２に記載されている以下の関係式に応じて変化する。
【数１】
【００２９】エッチング温度及びＨＣｌフローレート
は、シリコンエッチングレートが0.０１−0.３０ミクロ
ン／分、好ましくは0.０７−0.１５ミクロン／分になる
ように調整する。この目的のために、エッチング温度を
１１００−１２００℃、好ましくは１１５０℃とする。
同様に、ＨＣｌフローレートを３−５リッタ／分、好ま
しくは４リッタ／分とする。またＨ2 フローレートは４
０−８０リッタ／分、好ましくは60リッタ／分とする。
は、シリコンエッチングレートが0.０１−0.３０ミクロ
ン／分、好ましくは0.０７−0.１５ミクロン／分になる
ように調整する。この目的のために、エッチング温度を
１１００−１２００℃、好ましくは１１５０℃とする。
同様に、ＨＣｌフローレートを３−５リッタ／分、好ま
しくは４リッタ／分とする。またＨ2 フローレートは４
０−８０リッタ／分、好ましくは60リッタ／分とする。
【００３０】エッチング時間は主ボディ２０から除去す
べきシリコンの厚さによって決まる。この例のように約
２ミクロンのシリコンを除去する場合、前述のエッチン
グレート範囲に対応するエッチング時間の範囲は６−２
００分、好ましくは１３−２０分である。
べきシリコンの厚さによって決まる。この例のように約
２ミクロンのシリコンを除去する場合、前述のエッチン
グレート範囲に対応するエッチング時間の範囲は６−２
００分、好ましくは１３−２０分である。
【００３１】主ボディ２０の厚さが３ミクロンで始まる
典型的な実施例においては、エピタキシャルシリコン蒸
着室に図２ａに示す構造体を、他のこのような構造体複
数個と一緒に入れて、気相エッチングを開始する。数分
以内にエッチング温度が１１５０℃に上がり、水素がこ
の蒸着室に１００リッタ／分のフローレートで導入され
る。この短期間の水素ベークの間に、上側表面２６に沿
って自然の酸化層（図示せず）が除去される。
典型的な実施例においては、エピタキシャルシリコン蒸
着室に図２ａに示す構造体を、他のこのような構造体複
数個と一緒に入れて、気相エッチングを開始する。数分
以内にエッチング温度が１１５０℃に上がり、水素がこ
の蒸着室に１００リッタ／分のフローレートで導入され
る。この短期間の水素ベークの間に、上側表面２６に沿
って自然の酸化層（図示せず）が除去される。
【００３２】水素をキャリアガスとして用い、Ｈ2 のフ
ローレートを60リッタ／分まで下げて、塩酸ガスを４リ
ッタ／分のレートで蒸着室内に１３分間導入する。こう
して、露出したシリコンが0.１５ミクロン／分のレート
でエッチングされ、ボディ２０の厚さが約１ミクロンに
減少する。ＨＣｌの流入が止められた後、Ｈ2 は流入さ
せておいて温度を下げる。最終的に、Ｈ2 の流入を止め
て、すべての構造体を蒸着室から取り出す。
ローレートを60リッタ／分まで下げて、塩酸ガスを４リ
ッタ／分のレートで蒸着室内に１３分間導入する。こう
して、露出したシリコンが0.１５ミクロン／分のレート
でエッチングされ、ボディ２０の厚さが約１ミクロンに
減少する。ＨＣｌの流入が止められた後、Ｈ2 は流入さ
せておいて温度を下げる。最終的に、Ｈ2 の流入を止め
て、すべての構造体を蒸着室から取り出す。
【００３３】第２番目に述べたウエハ接着工程に基づい
て製造された前述した型の直径１００ミリメータの構造
体上で実験を行って、塩酸ガスを用いて約１ミクロンの
シリコンを除去した場合に達成されるエッチングの均一
性を評価した。全部のウエハ接着型構造体の、主ボディ
中の出発欠陥密度は大変低いものであった。この実験で
は、約0.10ミクロン／分のレートで１０分間エッチング
を行った。エッチング温度は１１５０℃、ＨＣｌ及びＨ
2 のフローレートは、上述した値であった。
て製造された前述した型の直径１００ミリメータの構造
体上で実験を行って、塩酸ガスを用いて約１ミクロンの
シリコンを除去した場合に達成されるエッチングの均一
性を評価した。全部のウエハ接着型構造体の、主ボディ
中の出発欠陥密度は大変低いものであった。この実験で
は、約0.10ミクロン／分のレートで１０分間エッチング
を行った。エッチング温度は１１５０℃、ＨＣｌ及びＨ
2 のフローレートは、上述した値であった。
【００３４】厚さの測定は、各ウエハ接着型テスト構造
体上の５つの測定点で行われた。下記の表は、２つのＳ
ＯＩウエハテスト構造体を用いて行った実験結果を示す
ものであり、（ａ）：ｔI は、気相エッチングの開始時
点における主ボディ２０の出発厚さ、（ｂ）：ｔF はエ
ッチングの最終時点における主シリコン層２０の最終厚
さ、及び（ｃ）：Δｔはエッチングされた量である。
体上の５つの測定点で行われた。下記の表は、２つのＳ
ＯＩウエハテスト構造体を用いて行った実験結果を示す
ものであり、（ａ）：ｔI は、気相エッチングの開始時
点における主ボディ２０の出発厚さ、（ｂ）：ｔF はエ
ッチングの最終時点における主シリコン層２０の最終厚
さ、及び（ｃ）：Δｔはエッチングされた量である。
【表１】
【００３５】上述のデータにおいて、サンプルのｔI に
おける平均基準誤差、すなわちエッチング前の上側表面
２６の平坦性の基準誤差は、約0.２２ミクロンであっ
た。サンプルの△ｔにおける平均基準誤差、すなわち表
面２６のエッチング均一性における平均基準誤差は約0.
03ミクロンであった。これは、ｔI におけるサンプルの
平均誤差に比べて、極めて小さい値であり、大変薄い主
シリコン層を有するＳＯＩ構造体を処理する場合の本発
明の有用性を示すものである。また、各構造体の主シリ
コン層の最終的な欠陥密度は、大変低い値である初期値
にかなり近い。
おける平均基準誤差、すなわちエッチング前の上側表面
２６の平坦性の基準誤差は、約0.２２ミクロンであっ
た。サンプルの△ｔにおける平均基準誤差、すなわち表
面２６のエッチング均一性における平均基準誤差は約0.
03ミクロンであった。これは、ｔI におけるサンプルの
平均誤差に比べて、極めて小さい値であり、大変薄い主
シリコン層を有するＳＯＩ構造体を処理する場合の本発
明の有用性を示すものである。また、各構造体の主シリ
コン層の最終的な欠陥密度は、大変低い値である初期値
にかなり近い。
【００３６】ｔF の値を１ミクロンよりもかなり小さく
した場合のエッチング精度を評価するために、エッチン
グを行う前の上側表面２６の平坦性が大変に高い特別な
出発ＳＯＩ構造体上に、気相エッチングを実験的に行っ
た。特に、ｔI におけるサンプル基準誤差は、この特別
な構造体では約0.０１ミクロンであった。
した場合のエッチング精度を評価するために、エッチン
グを行う前の上側表面２６の平坦性が大変に高い特別な
出発ＳＯＩ構造体上に、気相エッチングを実験的に行っ
た。特に、ｔI におけるサンプル基準誤差は、この特別
な構造体では約0.０１ミクロンであった。
【００３７】この特別な出発構造体を製造するにあたっ
ては、まず、直径１００ミリメータの単結晶半導体ウエ
ハの一方の表面の大部分に形成されている２酸化シリコ
ン層の上に薄い多結晶シリコン（ポリシリコン）層を形
成した。次いで、種成長技術を用いて、このポリシリコ
ンを図２ａの主ボディ２０として作用するモノシリコン
層に変える。この時点において、ボディ２０のｔI はほ
ぼ2.０ミクロンであった。ポリシリコンからモノシリコ
ンへの変換プロセスがあるために、この構造体のボディ
２０の出発欠陥密度は大変高いものであった。
ては、まず、直径１００ミリメータの単結晶半導体ウエ
ハの一方の表面の大部分に形成されている２酸化シリコ
ン層の上に薄い多結晶シリコン（ポリシリコン）層を形
成した。次いで、種成長技術を用いて、このポリシリコ
ンを図２ａの主ボディ２０として作用するモノシリコン
層に変える。この時点において、ボディ２０のｔI はほ
ぼ2.０ミクロンであった。ポリシリコンからモノシリコ
ンへの変換プロセスがあるために、この構造体のボディ
２０の出発欠陥密度は大変高いものであった。
【００３８】Ｈ2 中でＨＣｌガスを使用して、0.０７５
ミクロン／分のエッチングレートで１９分間、気相エッ
チングが行われ、特別な構造体の表面２６に沿って約
１．４ミクロンのシリコンを除去した。この結果、ｔF
は約0.６ミクロンになった。エッチングの均一性におけ
る標準誤差は約0.３０ミクロンであり、やはり非常に低
い値であった。しかしながら、この構造体の主ボディ２
０の高いシリコン欠陥密度はエッチングを行っている間
に目に見えては減少しなかった。
ミクロン／分のエッチングレートで１９分間、気相エッ
チングが行われ、特別な構造体の表面２６に沿って約
１．４ミクロンのシリコンを除去した。この結果、ｔF
は約0.６ミクロンになった。エッチングの均一性におけ
る標準誤差は約0.３０ミクロンであり、やはり非常に低
い値であった。しかしながら、この構造体の主ボディ２
０の高いシリコン欠陥密度はエッチングを行っている間
に目に見えては減少しなかった。
【００３９】図２ｂに示されているＳＯＩ構造体の典型
的な応用においては、最終シリコン層２０から、酸化層
２４に、既知のロコス（ＬＯＣＯＳ）技術の一般的なＭ
ＯＳバージョンによって（ウエブ的な）誘電体領域が形
成され、誘電体領域を形成する物質によって互いに横方
向に分離されたモノシリコンポケット群の境界を定めて
いる。次いでＭＯＳ型ＦＥＴのソース／ドレイン領域
が、シリコンポケット内に形成される。
的な応用においては、最終シリコン層２０から、酸化層
２４に、既知のロコス（ＬＯＣＯＳ）技術の一般的なＭ
ＯＳバージョンによって（ウエブ的な）誘電体領域が形
成され、誘電体領域を形成する物質によって互いに横方
向に分離されたモノシリコンポケット群の境界を定めて
いる。次いでＭＯＳ型ＦＥＴのソース／ドレイン領域
が、シリコンポケット内に形成される。
【００４０】本発明の技術は、標準的な半導体製造用化
学製品及び装置を用いて単一の工程で、主ボディ２０を
２−３ミクロンから１ミクロンより薄くすることを可能
にするものである。気相エッチングは容易に制御でき、
高いエッチング均一性を与える。本発明は、特にウエハ
の量産に好適である。
学製品及び装置を用いて単一の工程で、主ボディ２０を
２−３ミクロンから１ミクロンより薄くすることを可能
にするものである。気相エッチングは容易に制御でき、
高いエッチング均一性を与える。本発明は、特にウエハ
の量産に好適である。
【００４１】本発明は、特別な実施例を参照して記載さ
れているが、この明細書の記載は単に説明の目的で書か
れたものであり、請求の範囲に記載された発明の範囲を
限定するものではない。例えば、気相エッチングは１To
ll程度の低い圧力下で、低圧エピタキシャルシリコン蒸
着反応室内で行うようにしても良い。図２ａに示す出発
構造体は、ボンド−ウエハ構造体以外のものからも製造
することができる。請求の範囲に記載されている本発明
の範囲及び精神から外れない限り当業者によってさまざ
まな変更、応用が可能である。
れているが、この明細書の記載は単に説明の目的で書か
れたものであり、請求の範囲に記載された発明の範囲を
限定するものではない。例えば、気相エッチングは１To
ll程度の低い圧力下で、低圧エピタキシャルシリコン蒸
着反応室内で行うようにしても良い。図２ａに示す出発
構造体は、ボンド−ウエハ構造体以外のものからも製造
することができる。請求の範囲に記載されている本発明
の範囲及び精神から外れない限り当業者によってさまざ
まな変更、応用が可能である。
【図１】図１ａ乃至図１ｄは、従来技術におけるＳＯＩ
構造体の製造方法の工程を示すものであり、ここでは、
主シリコン層の厚さが２−３ミクロンである。
構造体の製造方法の工程を示すものであり、ここでは、
主シリコン層の厚さが２−３ミクロンである。
【図２】図２ａ乃至図２ｂは、本発明にかかるＳＯＩ構
造体の製造方法の工程を示すものであり、ここでは主シ
リコン層の厚さは１ミクロンあるいはそれ以下である。
造体の製造方法の工程を示すものであり、ここでは主シ
リコン層の厚さは１ミクロンあるいはそれ以下である。
１０ 主ウエハ １２ ベースウエハ １４、１６ 酸化層 １８ 平坦面 ２０ 主ボディ ２２ ベースウエハ ２４、２８ 電気絶縁層 ２６ 上側表面
Claims (10)
- 【請求項１】 ウエハ状主半導体ボディが、通常の処理
中及び半導体デバイスの製造処理中にこの主ボディを支
持するに十分な大きさ及び十分な機械的強度を有する副
構造体の電気絶縁層に隣接している出発構造体であっ
て、前記主ボディが前記絶縁層の概ね反対側にほぼ平坦
な主表面を有する出発構造体からＳＯＩ構造体を製造す
る方法において、 前記主ボディ上に、前記主表面から始まる気相エッチン
グを行って、主表面をほぼ平坦に保ったままで主ボディ
を薄肉化して、主表面を低くしてゆき、出発構造体内に
配置したエッチングストップを用いる事なく前記気相エ
ッチングを行うことを特徴とするＳＯＩ構造を製造する
製造方法。 - 【請求項２】 請求項１に記載の製造方法において、気
相エッチングが塩酸ガスを用いて行われることを特徴と
するＳＯＩ構造を製造する製造方法。 - 【請求項３】 請求項１に記載の製造方法において、気
相エッチングを行う前の主ボディがほぼ均一な組成を有
する事を特徴とするＳＯＩ構造を製造する製造方法。 - 【請求項４】 請求項１に記載の製造方法において、気
相エッチングを行う前の主ボディがほぼ均一な厚さを有
し、また、気相エッチング後もほぼ均一な厚さであるこ
とを特徴とするＳＯＩ構造を製造する製造方法。 - 【請求項５】 請求項４に記載の製造方法において、気
相エッチングを行う前の主ボディの厚さが少なくとも２
ミクロンであり、気相エッチング後は２ミクロンより薄
いことを特徴とするＳＯＩ構造を製造する製造方法。 - 【請求項６】 請求項１に記載の製造方法において、主
ボディが実質的に単結晶の半導体材料からなることを特
徴とするＳＯＩ構造を製造する製造方法。 - 【請求項７】 請求項６に記載の製造方法において、前
記半導体材料がシリコンであることを特徴とするＳＯＩ
構造を製造する製造方法。 - 【請求項８】 請求項７に記載の製造方法において、水
素をキャリアガスとして塩酸ガスを用いて気相エッチン
グを行うことを特徴とするＳＯＩ構造を製造する製造方
法。 - 【請求項９】 請求項８に記載の製造方法において、0.
０１−0.３０ミクロン／分のシリコンエッチングレ−ト
で気相エッチングを行うことを特徴とするＳＯＩ構造を
製造する製造方法。 - 【請求項１０】 請求項９に記載の製造方法において、
１１００−１２００℃の温度で、塩酸ガスのフローレー
トが３−５リッタ／分で、水素キャリアガスのフローレ
ートが４０−８０リッタ／分で、前記エッチングを行う
ことを特徴とするＳＯＩ構造を製造する製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US80946591A | 1991-12-17 | 1991-12-17 | |
| US07/809465 | 1991-12-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275666A true JPH05275666A (ja) | 1993-10-22 |
Family
ID=25201415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4336188A Pending JPH05275666A (ja) | 1991-12-17 | 1992-12-16 | Ｓｏｉ構造体の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0547677A3 (ja) |
| JP (1) | JPH05275666A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107179620A (zh) * | 2017-06-07 | 2017-09-19 | 京东方科技集团股份有限公司 | 超薄基板贴合结构及其制作方法、显示装置的制作方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3378135B2 (ja) * | 1996-02-02 | 2003-02-17 | 三菱電機株式会社 | 半導体装置とその製造方法 |
| JPH10223497A (ja) * | 1997-01-31 | 1998-08-21 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板の作製方法 |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| DE102005058713B4 (de) * | 2005-12-08 | 2009-04-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Reinigung des Volumens von Substraten, Substrat sowie Verwendung des Verfahrens |
| EP3234987B1 (en) * | 2014-12-19 | 2020-09-23 | GlobalWafers Co., Ltd. | Systems and methods for performing epitaxial smoothing processes on semiconductor structures |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1066911A (en) * | 1965-01-01 | 1967-04-26 | Standard Telephones Cables Ltd | Semiconductor devices |
| US4897366A (en) * | 1989-01-18 | 1990-01-30 | Harris Corporation | Method of making silicon-on-insulator islands |
| JPH0834198B2 (ja) * | 1990-11-28 | 1996-03-29 | 信越半導体株式会社 | Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法 |
-
1992
- 1992-12-09 EP EP92203826A patent/EP0547677A3/en not_active Withdrawn
- 1992-12-16 JP JP4336188A patent/JPH05275666A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107179620A (zh) * | 2017-06-07 | 2017-09-19 | 京东方科技集团股份有限公司 | 超薄基板贴合结构及其制作方法、显示装置的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0547677A2 (en) | 1993-06-23 |
| EP0547677A3 (en) | 1996-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3922705A (en) | Dielectrically isolated integral silicon diaphram or other semiconductor product | |
| Spangler et al. | A technology for high-performance single-crystal silicon-on-insulator transistors | |
| US4878957A (en) | Dielectrically isolated semiconductor substrate | |
| US5476813A (en) | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor | |
| US5540785A (en) | Fabrication of defect free silicon on an insulating substrate | |
| US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
| US4875086A (en) | Silicon-on-insulator integrated circuits and method | |
| US3796613A (en) | Method of forming dielectric isolation for high density pedestal semiconductor devices | |
| US5561303A (en) | Silicon on diamond circuit structure | |
| US3514845A (en) | Method of making integrated circuits with complementary elements | |
| US5420064A (en) | Method of manufacturing a dielectric isolation substrate | |
| US4649630A (en) | Process for dielectrically isolated semiconductor structure | |
| EP0674806B1 (en) | Silicon on diamond circuit structure and method of making same | |
| JPH05275666A (ja) | Ｓｏｉ構造体の製造方法 | |
| EP0418737B1 (en) | Method of manufacturing a semiconductor substrate dielectric isolating structure | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| US3531857A (en) | Method of manufacturing substrate for semiconductor integrated circuit | |
| US4056414A (en) | Process for producing an improved dielectrically-isolated silicon crystal utilizing adjacent areas of different insulators | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPH06302791A (ja) | 半導体基板及びその製造方法 | |
| US5213993A (en) | Method of manufacturing semiconductor substrate dielectric isolating structure | |
| JP2001144095A (ja) | アニーリングを伴った半導体ウェーハの製造方法及び半導体素子の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPS58155739A (ja) | 半導体装置 |