JPH0528092A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPH0528092A JPH0528092A JP3180750A JP18075091A JPH0528092A JP H0528092 A JPH0528092 A JP H0528092A JP 3180750 A JP3180750 A JP 3180750A JP 18075091 A JP18075091 A JP 18075091A JP H0528092 A JPH0528092 A JP H0528092A
- Authority
- JP
- Japan
- Prior art keywords
- general
- data
- register file
- purpose register
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【構成】レジスタファイル２及びレジスタファイル３な
どの複数のレジスタファイルに対してレジスタ切替及び
ＤＭＡ制御回路４を設け、コンテキストスイッチ発生時
にレジスタファイルを切替えコンテキストスイッチの処
理を完了し、その後、次のコンテキストスイッチが発生
するまでにＤＭＡ転送により未使用レジスタとメモリ間
のデータ転送を行なうことによりデータの退避及び復帰
を行なう。 【効果】レジスタファイルの規模が小さくても多くのネ
スティングに対して高速なコンテキストスイッチがで
き、高速でＣＰＵコアチップサイズの小さいマイクロプ
ロセッサを構成することができる効果がある。
どの複数のレジスタファイルに対してレジスタ切替及び
ＤＭＡ制御回路４を設け、コンテキストスイッチ発生時
にレジスタファイルを切替えコンテキストスイッチの処
理を完了し、その後、次のコンテキストスイッチが発生
するまでにＤＭＡ転送により未使用レジスタとメモリ間
のデータ転送を行なうことによりデータの退避及び復帰
を行なう。 【効果】レジスタファイルの規模が小さくても多くのネ
スティングに対して高速なコンテキストスイッチがで
き、高速でＣＰＵコアチップサイズの小さいマイクロプ
ロセッサを構成することができる効果がある。
Description
【０００１】
【産業上の利用分野】本発明は組込みコントローラ用マ
イクロプロセッサの汎用レジスタファイルの構成及び制
御方法に関する。
イクロプロセッサの汎用レジスタファイルの構成及び制
御方法に関する。
【０００２】
【従来の技術】従来のマイクロプロセッサは、複数の汎
用レジスタファイルを設け、コンテキストスイッチが発
生すると汎用レジスタを切替える方法によりコンテキス
トスイッチの高速化を図っていた。
用レジスタファイルを設け、コンテキストスイッチが発
生すると汎用レジスタを切替える方法によりコンテキス
トスイッチの高速化を図っていた。
【０００３】尚、マイクロプロセッサの汎用レジスタフ
ァイル構成方法の公知例として特開昭６２−５４６７、
特開昭６２−１５４１６６が挙げられる。
ァイル構成方法の公知例として特開昭６２−５４６７、
特開昭６２−１５４１６６が挙げられる。
【０００４】
【発明が解決しようとする課題】複数レジスタファイル
を設けてコンテキストスイッチを行なう場合に設けたレ
ジスタファイルより多いネスティングが発生するとレジ
スタファイルの退避又は復帰に多くの処理時間を必要と
し割込み処理の多いコントローラの場合に性能が落ちる
問題があった。
を設けてコンテキストスイッチを行なう場合に設けたレ
ジスタファイルより多いネスティングが発生するとレジ
スタファイルの退避又は復帰に多くの処理時間を必要と
し割込み処理の多いコントローラの場合に性能が落ちる
問題があった。
【０００５】また、レジスタファイルを多くするとレジ
スタファイルをアクセスするスピードが遅くなり、ハー
ド量が多くなるため組込みコントローラ用プロセッサの
ＣＰＵコアチップサイズが大きくなり、プロセッサのマ
シンサイクルが遅い問題があった。
スタファイルをアクセスするスピードが遅くなり、ハー
ド量が多くなるため組込みコントローラ用プロセッサの
ＣＰＵコアチップサイズが大きくなり、プロセッサのマ
シンサイクルが遅い問題があった。
【０００６】本発明の目的は、ＣＰＵコアのチップサイ
ズが小さく、ネスティング数に関係なく高速なコンテキ
ストスイッチが可能なマイクロプロセッサを提供するこ
とにある。
ズが小さく、ネスティング数に関係なく高速なコンテキ
ストスイッチが可能なマイクロプロセッサを提供するこ
とにある。
【０００７】
【課題を解決するための手段】複数のレジスタファイル
の各レジスタファイルに対するＤＭＡ転送機能を設け、
コンテキストスイッチが発生した時にレジスタファイル
を切替える又はデータをシフトすることによりデータの
復帰又は一時的なデータ退避を行ないコンテキストスイ
ッチの処理を完了し、その後、ＤＭＡ転送により次の復
帰データの転送又は一時的に退避したデータの転送をメ
モリとレジスタファイル間で行なう。
の各レジスタファイルに対するＤＭＡ転送機能を設け、
コンテキストスイッチが発生した時にレジスタファイル
を切替える又はデータをシフトすることによりデータの
復帰又は一時的なデータ退避を行ないコンテキストスイ
ッチの処理を完了し、その後、ＤＭＡ転送により次の復
帰データの転送又は一時的に退避したデータの転送をメ
モリとレジスタファイル間で行なう。
【０００８】
【作用】レジスタファイルの切替え又はデータのシフト
によりデータの退避又は復帰が行なわれるため１サイク
ルでコンテキストスイッチのデータ処理が完了し高速な
コンテキストスイッチができる。
によりデータの退避又は復帰が行なわれるため１サイク
ルでコンテキストスイッチのデータ処理が完了し高速な
コンテキストスイッチができる。
【０００９】また、その後、次のコンテキストスイッチ
までにＤＭＡ転送によりデータをメモリ上へ退避又はメ
モリ上からレジスタファイルへ復帰するのでネスティン
グ数が多くても２〜３個程度のレジスタファイルで前記
高速なコンテキストスイッチが可能なためＣＰＵコアの
チップサイズを小さくでき、さらにレジスタファイルの
規模が小さいため高速アクセスが可能となるためプロセ
ッサのマシンサイクルを速くすることができる。
までにＤＭＡ転送によりデータをメモリ上へ退避又はメ
モリ上からレジスタファイルへ復帰するのでネスティン
グ数が多くても２〜３個程度のレジスタファイルで前記
高速なコンテキストスイッチが可能なためＣＰＵコアの
チップサイズを小さくでき、さらにレジスタファイルの
規模が小さいため高速アクセスが可能となるためプロセ
ッサのマシンサイクルを速くすることができる。
【００１０】
【実施例】本発明の一実施例を図１に示す。図１に示す
ように、演算器１、レジスタファイル２、レジスタファ
イル３、レジスタファイル切替え及びＤＭＡ制御回路
４、及びＲＡＭ５で構成され、演算器１とレジスタファ
イル２、３をソース１バス１１、ソース２バス１２、及
びディストネーションバス１３で接続し、レジスタファ
イル２、３とＲＡＭ５をメモリバス１４で接続する。一
般のレジスタ間演算を行なう場合、オペランドデータ２
１と汎用レジスタ指定データ２２よりレジスタ切替及び
ＤＭＡ制御回路４からソース１バス１１、ソース２バス
１２、ディストネーションバス１３にレジスタファイル
のアドレスを出力しレジスタファイルをアクセスする。
これにより、レジスタファイル切替及びＤＭＡ制御回路
４が演算器が使用するレジスタファイルを指定する。仮
にレジスタファイル２が演算器１に使用されている場合
にコンテキストスイッチが発生すると汎用レジスタ指定
データが変更され、次の演算でアクセスされるレジスタ
ファイルはレジスタファイル３へ切替わる。この切替え
が完了するとレジスタファイル２のＤＭＡ転送が起動さ
れ、プロセッサの処理を遅らせないようにプロセッサが
メモリバス１４を未使用時にレジスタファイル２とＲＡ
Ｍ５間のＤＭＡ転送をレジスタファイル切替及びＤＭＡ
制御回路４が行なう。尚、レジスタ切替え時に切替えレ
ジスタのＤＭＡ転送が行なわれている場合はレジスタ切
替処理と同一方向のＤＭＡ転送がある場合は、ＤＭＡ転
送が終わるまでウェイトし、逆方向のＤＭＡ転送は不要
な為キャンセルする。これら動作のフローを図３に示
す。
ように、演算器１、レジスタファイル２、レジスタファ
イル３、レジスタファイル切替え及びＤＭＡ制御回路
４、及びＲＡＭ５で構成され、演算器１とレジスタファ
イル２、３をソース１バス１１、ソース２バス１２、及
びディストネーションバス１３で接続し、レジスタファ
イル２、３とＲＡＭ５をメモリバス１４で接続する。一
般のレジスタ間演算を行なう場合、オペランドデータ２
１と汎用レジスタ指定データ２２よりレジスタ切替及び
ＤＭＡ制御回路４からソース１バス１１、ソース２バス
１２、ディストネーションバス１３にレジスタファイル
のアドレスを出力しレジスタファイルをアクセスする。
これにより、レジスタファイル切替及びＤＭＡ制御回路
４が演算器が使用するレジスタファイルを指定する。仮
にレジスタファイル２が演算器１に使用されている場合
にコンテキストスイッチが発生すると汎用レジスタ指定
データが変更され、次の演算でアクセスされるレジスタ
ファイルはレジスタファイル３へ切替わる。この切替え
が完了するとレジスタファイル２のＤＭＡ転送が起動さ
れ、プロセッサの処理を遅らせないようにプロセッサが
メモリバス１４を未使用時にレジスタファイル２とＲＡ
Ｍ５間のＤＭＡ転送をレジスタファイル切替及びＤＭＡ
制御回路４が行なう。尚、レジスタ切替え時に切替えレ
ジスタのＤＭＡ転送が行なわれている場合はレジスタ切
替処理と同一方向のＤＭＡ転送がある場合は、ＤＭＡ転
送が終わるまでウェイトし、逆方向のＤＭＡ転送は不要
な為キャンセルする。これら動作のフローを図３に示
す。
【００１１】また、レジスタファイルは図２に示すよう
にデータをシフトするためのバス１５、１６を設け、切
替時にシフトする構成があり、図１に示す構成は、ロー
カルレジスタのコンテキストスイッチの切替えに使用さ
れ、図２の構成は、グローバルレジスタのスタックポイ
ンタへの退避に使用される。
にデータをシフトするためのバス１５、１６を設け、切
替時にシフトする構成があり、図１に示す構成は、ロー
カルレジスタのコンテキストスイッチの切替えに使用さ
れ、図２の構成は、グローバルレジスタのスタックポイ
ンタへの退避に使用される。
【００１２】さらに、２個以上のレジスタファイルがあ
る場合、次のコンテキストスイッチまでＤＭＡ転送が完
了しなくても、切替えるレジスタファイルがあるため、
切替えが可能であり、レジスタファイルを全て使用する
まで１サイクルで切替えるので有効である。
る場合、次のコンテキストスイッチまでＤＭＡ転送が完
了しなくても、切替えるレジスタファイルがあるため、
切替えが可能であり、レジスタファイルを全て使用する
まで１サイクルで切替えるので有効である。
【００１３】
【発明の効果】本発明によれば、レジスタファイルの数
が少なくても、多くのネスティングに対して高速なコン
テキストスイッチが可能であり、ＣＰＵコアチップサイ
ズを小さくする効果がある。
が少なくても、多くのネスティングに対して高速なコン
テキストスイッチが可能であり、ＣＰＵコアチップサイ
ズを小さくする効果がある。
【００１４】また、レジスタファイルの規模が小さいた
めレジスタファイルのアクセスが高速にできマシンサイ
クルを上げることができる効果がある。
めレジスタファイルのアクセスが高速にできマシンサイ
クルを上げることができる効果がある。
【図１】本発明の演算部ブロック図である。
【図２】本発明のレジスタファイルの構成図である。
【図３】本発明の動作フロー図である。
１…演算器、
２…レジスタファイル、
３…レジスタファイル、
４…レジスタファイル切替及びＤＭＡ制御回路、
５…ＲＡＭ、
１１…ソース１バス、
１２…ソース２バス、
１３…ディストネーションバス、
１４…メモリバス、
１５…シフト用バス、
１６…シフト用バス、
２１…オペランドデータ、
２２…汎用レジスタ指定データ。
Claims (5)
- 【請求項１】汎用レジスタファイル用ＤＭＡコントロー
ラと複数の汎用レジスタファイルをプロセッサに設け、
プロセッサの処理を切替える時点では使用する該複数の
汎用レジスタファイルを切替えてデータの退避又は復帰
を行ない、切替え後の処理中に該汎用レジスタファイル
用ＤＭＡコントローラで複数の汎用レジスタファイルの
データをメモリ上へ退避又は復帰することを特徴とする
マイクロプロセッサ。 - 【請求項２】汎用レジスタファイル用ＤＭＡコントロー
ラと複数の汎用レジスタファイルを設け、該複数の汎用
レジスタファイルを汎用レジスタファイル間でデータの
シフトが出来るように構成し、プロセッサの処理を切替
える時点では汎用レジスタファイルのデータをシフトし
データの退避又は復帰を行ない、切替え後の処理中に該
汎用レジスタファイル用ＤＭＡコントローラで複数の汎
用レジスタファイルのデータをメモリ上へ退避又は復帰
することを特徴とするマイクロプロセッサ。 - 【請求項３】請求項１または２のマイクロプロセッサに
おいて、該複数の汎用レジスタファイルの各レジスタフ
ァイルにデータ退避用ＤＭＡ転送完了フラグとデータ復
帰用ＤＭＡ転送フラグを設け、データ退避時に切替え対
象の汎用レジスタファイルのデータ退避完了フラグをチ
ェックし、データ復帰時に切替え対象の汎用レジスタフ
ァイルのデータ復帰ＤＭＡ転送完了フラグをチェック
し、ＤＭＡ転送が完了し各フラグがセットされるまでプ
ロセッサを停止することを特徴とするマイクロプロセッ
サ。 - 【請求項４】汎用レジスタファイル用ＤＭＡコントロー
ラにおいて、プロセッサのバス使用権より優先順位を低
くしたことを特徴とするＤＭＡコントローラ。 - 【請求項５】汎用レジスタファイル用ＤＭＡコントロー
ラにおいて、プロセッサのメモリバスと異なるデータ転
送バスを設けてＤＭＡ転送することを特徴とするＤＭＡ
コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180750A JPH0528092A (ja) | 1991-07-22 | 1991-07-22 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180750A JPH0528092A (ja) | 1991-07-22 | 1991-07-22 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0528092A true JPH0528092A (ja) | 1993-02-05 |
Family
ID=16088665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3180750A Pending JPH0528092A (ja) | 1991-07-22 | 1991-07-22 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0528092A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770034B1 (ko) * | 2006-03-02 | 2007-10-26 | 삼성전자주식회사 | 복수의 레지스터 파일을 이용한 문맥 교환 방법 및 시스템 |
| US7590774B2 (en) | 2005-12-01 | 2009-09-15 | Kabushiki Kaisha Toshiba | Method and system for efficient context swapping |
-
1991
- 1991-07-22 JP JP3180750A patent/JPH0528092A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7590774B2 (en) | 2005-12-01 | 2009-09-15 | Kabushiki Kaisha Toshiba | Method and system for efficient context swapping |
| KR100770034B1 (ko) * | 2006-03-02 | 2007-10-26 | 삼성전자주식회사 | 복수의 레지스터 파일을 이용한 문맥 교환 방법 및 시스템 |
| US8327122B2 (en) | 2006-03-02 | 2012-12-04 | Samsung Electronics Co., Ltd. | Method and system for providing context switch using multiple register file |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06149545A (ja) | Ｃｐｕと乗算器とを有する半導体集積回路 | |
| JPH09330236A (ja) | マイクロプロセッサ及びその周辺装置 | |
| JPH0528092A (ja) | マイクロプロセツサ | |
| JP2503984B2 (ja) | 情報処理装置 | |
| JPH07219766A (ja) | 演算処理装置 | |
| KR100639146B1 (ko) | 카테시안 제어기를 갖는 데이터 처리 시스템 | |
| JPH07325805A (ja) | ベクトル処理装置 | |
| JPH0245207B2 (ja) | ||
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JP3855069B2 (ja) | 論理回路 | |
| JPH05334233A (ja) | データ転送装置 | |
| JPS63268032A (ja) | ル−プ制御回路 | |
| JP3723311B2 (ja) | 並列演算プロセッサ | |
| JPH06161708A (ja) | 浮動小数点演算装置 | |
| JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
| JPS6352240A (ja) | デ−タ処理装置 | |
| JPH0661039B2 (ja) | メモリアクセス制御回路 | |
| JPS6273335A (ja) | スタツク管理方式 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPH058645U (ja) | マイクロプロセツサの割り込み制御装置 | |
| JPH0266625A (ja) | データ処理装置 | |
| JPH01309174A (ja) | ベクトル処理装置 | |
| JPH0222766A (ja) | 情報処理装置 | |
| JPH0689349A (ja) | マイクロプロセッサ | |
| JPS6269350A (ja) | マイクロプロセツサ |