JPH09330236A - マイクロプロセッサ及びその周辺装置 - Google Patents
マイクロプロセッサ及びその周辺装置Info
- Publication number
- JPH09330236A JPH09330236A JP8172961A JP17296196A JPH09330236A JP H09330236 A JPH09330236 A JP H09330236A JP 8172961 A JP8172961 A JP 8172961A JP 17296196 A JP17296196 A JP 17296196A JP H09330236 A JPH09330236 A JP H09330236A
- Authority
- JP
- Japan
- Prior art keywords
- stack
- microprocessor
- bus
- interrupt
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 周辺装置のデ−タをソフトウエアによらずハ
ードウエアを追加することなく効率良くスタックへ退避
し復帰させることができるマイクロプロセッサ及び周辺
装置を提供する。 【解決手段】 マイクロプロセッサ１は、割り込み要求
入力信号ＩＲＱが入力されると、実行中の命令サイクル
が終了し次第、その割り込み要求がマスクされているか
どうかをチェックし、マスクされていなければプログラ
ムカウンタＰＣ及びプロセッサステ−タスレジスタＰＳ
Ｒをスタックへ退避させ、拡張割り込み要求信号ＥＸＩ
ＲＱがハイレベルであれば、バスステータス信号ＳＴを
通常と異なった状態としてデータバスをハイインピーダ
ンス状態とするとともに割り込みコントローラ２が２バ
イトのマスクデータをデータバスに出してマスクデータ
をスタックへ退避する。その後、ＩＳＥに応じたベクタ
アドレスより３バイトデータのフェッチを行い、プログ
ラムカウンタ（ＰＣ）に格納する。データ復帰の際には
バスステータス信号ＳＴを上記の状態としてリ−ドす
る。
ードウエアを追加することなく効率良くスタックへ退避
し復帰させることができるマイクロプロセッサ及び周辺
装置を提供する。 【解決手段】 マイクロプロセッサ１は、割り込み要求
入力信号ＩＲＱが入力されると、実行中の命令サイクル
が終了し次第、その割り込み要求がマスクされているか
どうかをチェックし、マスクされていなければプログラ
ムカウンタＰＣ及びプロセッサステ−タスレジスタＰＳ
Ｒをスタックへ退避させ、拡張割り込み要求信号ＥＸＩ
ＲＱがハイレベルであれば、バスステータス信号ＳＴを
通常と異なった状態としてデータバスをハイインピーダ
ンス状態とするとともに割り込みコントローラ２が２バ
イトのマスクデータをデータバスに出してマスクデータ
をスタックへ退避する。その後、ＩＳＥに応じたベクタ
アドレスより３バイトデータのフェッチを行い、プログ
ラムカウンタ（ＰＣ）に格納する。データ復帰の際には
バスステータス信号ＳＴを上記の状態としてリ−ドす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、割り込み処理が可
能なマイクロプロセッサ及びその周辺装置に関するもの
である。
能なマイクロプロセッサ及びその周辺装置に関するもの
である。
【０００２】
【従来の技術】マイクロプロセッサに複数の外部装置を
接続してなるシステムでは、マイクロプロセッサに対し
複数の割り込み要求が発生する。これらの割り込みはマ
イクロプロセッサが現在実行中の処理によって受け付け
可能なものと不可能なものに分けられる。割り込み受け
付けの可否は、マイクロプロセッサが内部にレジスタと
して持つ割り込みマスクフラグにより制御されるが、こ
のマスクフラグはマイクロプロセッサのア−キテクチャ
により数が決まっており、この数を超える割り込み要求
では個別に可否を設定できなくなる。このような不都合
を解消するためには、マイクロプロセッサ内部のマスク
レジスタを増加すればよいが、割り込み要求の少ないシ
ステムにとっては無駄なレジスタを持つこととなる。ま
た、多数のマスクレジスタを割り込み受け付け時にスタ
ックへ退避し、割り込み処理からのリタ−ン時に復帰さ
せる必要が生じるため、多数のマスクを必要としないシ
ステムに対しては、処理時間が遅くなり、スタックのメ
モリも多く消費することとなる。そこで、割り込みマス
クビット、マスクレベル等がマイクロプロセッサの内部
レジスタで用意されているものでは足らなくなった場合
に、マイクロプロセッサの周辺装置のレジスタにマスク
ビットを拡張する技術が提案されている。この種の技術
として、周辺装置であるコプロセッサに内蔵されたレジ
スタの内容（コンテキスト）を割り込みの前後で比較
し、コプロセッサを使用するタスクにＣＰＵが割り当て
られているときのみコプロセッサのコンテキストをスタ
ックへ退避させる方法が知られている（特開平４−５１
３２９号公報参照）。この場合ＣＰＵがコプロセッサか
らコンテキストを読み取りスタックへの書き込み（スタ
ックライト）を行っている。
接続してなるシステムでは、マイクロプロセッサに対し
複数の割り込み要求が発生する。これらの割り込みはマ
イクロプロセッサが現在実行中の処理によって受け付け
可能なものと不可能なものに分けられる。割り込み受け
付けの可否は、マイクロプロセッサが内部にレジスタと
して持つ割り込みマスクフラグにより制御されるが、こ
のマスクフラグはマイクロプロセッサのア−キテクチャ
により数が決まっており、この数を超える割り込み要求
では個別に可否を設定できなくなる。このような不都合
を解消するためには、マイクロプロセッサ内部のマスク
レジスタを増加すればよいが、割り込み要求の少ないシ
ステムにとっては無駄なレジスタを持つこととなる。ま
た、多数のマスクレジスタを割り込み受け付け時にスタ
ックへ退避し、割り込み処理からのリタ−ン時に復帰さ
せる必要が生じるため、多数のマスクを必要としないシ
ステムに対しては、処理時間が遅くなり、スタックのメ
モリも多く消費することとなる。そこで、割り込みマス
クビット、マスクレベル等がマイクロプロセッサの内部
レジスタで用意されているものでは足らなくなった場合
に、マイクロプロセッサの周辺装置のレジスタにマスク
ビットを拡張する技術が提案されている。この種の技術
として、周辺装置であるコプロセッサに内蔵されたレジ
スタの内容（コンテキスト）を割り込みの前後で比較
し、コプロセッサを使用するタスクにＣＰＵが割り当て
られているときのみコプロセッサのコンテキストをスタ
ックへ退避させる方法が知られている（特開平４−５１
３２９号公報参照）。この場合ＣＰＵがコプロセッサか
らコンテキストを読み取りスタックへの書き込み（スタ
ックライト）を行っている。
【０００３】
【発明が解決しようとする課題】しかし、マイクロプロ
セッサの周辺装置にマスクレジスタを持たせた場合、割
り込み受け付け時のマスクレジスタの退避及びリタ−ン
時の復帰はソフトウェアによっておこなわれるため、処
理時間が増大するという問題がある。特に、多重割り込
みが可能なシステムでは、最初の割り込み受け付け後マ
スクレジスタの退避までは次の割り込みが受け付けられ
ないため、ソフトウェアによる退避では、割り込み受け
付け後退避までの時間がかかり、その間が割り込み受け
付け不可の期間となり処理速度の低下を招くことにな
る。また、ハ−ドウェアによる外部割り込みマスクレジ
スタの退避がおこなわれる場合は、退避するためのアド
レスの発生回路等の多数のハ−ドウェアの追加が必要と
なりコストアップにつながる。本発明の目的は、上記従
来技術の課題を解消し、割り込み処理時に周辺装置のデ
−タを効率良くスタックへ退避し、復帰させることがで
きるマイクロプロセッサ及びその周辺装置を提供するこ
とにある。
セッサの周辺装置にマスクレジスタを持たせた場合、割
り込み受け付け時のマスクレジスタの退避及びリタ−ン
時の復帰はソフトウェアによっておこなわれるため、処
理時間が増大するという問題がある。特に、多重割り込
みが可能なシステムでは、最初の割り込み受け付け後マ
スクレジスタの退避までは次の割り込みが受け付けられ
ないため、ソフトウェアによる退避では、割り込み受け
付け後退避までの時間がかかり、その間が割り込み受け
付け不可の期間となり処理速度の低下を招くことにな
る。また、ハ−ドウェアによる外部割り込みマスクレジ
スタの退避がおこなわれる場合は、退避するためのアド
レスの発生回路等の多数のハ−ドウェアの追加が必要と
なりコストアップにつながる。本発明の目的は、上記従
来技術の課題を解消し、割り込み処理時に周辺装置のデ
−タを効率良くスタックへ退避し、復帰させることがで
きるマイクロプロセッサ及びその周辺装置を提供するこ
とにある。
【０００４】
【課題を解決するための手段】上記課題を解消するため
に、請求項１記載の発明に係るマイクロプロセッサは、
割り込み処理時にプログラムカウンタ及びプロセッサス
テ−タスレジスタをスタックへ退避した後、バスステ−
タスを通常スタックに書込を行うときと異なった状態と
してスタックへのライトバスサイクルを発生するととも
にデ−タバスをハイインピ−ダンス状態とすることで、
割り込み処理時にマイクロプロセッサに接続された周辺
装置のデ−タを効率良く周辺メモリ上のスタックへ退避
させることができるようにした。請求項２記載の発明に
係るマイクロプロセッサは、バスステ−タスを通常スタ
ックから読み出しを行うときと異なった状態としてスタ
ックからのリ−ドバスサイクルを発生し、その後プログ
ラムカウンタ及びプロセッサステ−タスレジスタを復帰
し割り込み処理からリタ−ンすることで、割り込み処理
からの復帰時にマイクロプロセッサに接続された周辺装
置のデ−タを効率良くスタックから復帰させることがで
きるようにした。請求項３記載の発明に係る周辺装置
は、請求項１又は２記載のマイクロプロセッサに接続
し、前記リ−ドバスサイクルではデ−タバスの値を内部
レジスタに取り込み、前記ライトバスサイクルでは内部
レジスタの値をデ−タバスに出力することで、割り込み
処理時に周辺装置の内部レジスタに保持されたデ−タを
スタックへ退避し、割り込み処理復帰時にはスタックに
保持されたデータを周辺装置の内部レジスタに復帰でき
るようにした。請求項４記載の発明に係る周辺装置は、
請求項３記載のマイクロプロセッサに対して、前記内部
レジスタにより割り込み処理を必要とする周辺装置から
の割り込み要求がマスクされるようになしたことで、ソ
フトウェアによる割り込みマスクの退避、復帰処理を省
略し、処理時間を短縮化できるようにした。請求項５記
載の発明に係るマイクロプロセッサは、請求項１記載の
マイクロプロセッサにおいて、特定の割り込み要求が入
力された場合には、バスステ−タスを通常スタックに書
込を行うときの状態としてスタックへのライトバスサイ
クルを発生させることで、周辺装置からのデ−タを退避
する必要のない場合に無駄な退避動作を省くことがで
き、処理時間を短縮し且つスタックを節約できるように
した。
に、請求項１記載の発明に係るマイクロプロセッサは、
割り込み処理時にプログラムカウンタ及びプロセッサス
テ−タスレジスタをスタックへ退避した後、バスステ−
タスを通常スタックに書込を行うときと異なった状態と
してスタックへのライトバスサイクルを発生するととも
にデ−タバスをハイインピ−ダンス状態とすることで、
割り込み処理時にマイクロプロセッサに接続された周辺
装置のデ−タを効率良く周辺メモリ上のスタックへ退避
させることができるようにした。請求項２記載の発明に
係るマイクロプロセッサは、バスステ−タスを通常スタ
ックから読み出しを行うときと異なった状態としてスタ
ックからのリ−ドバスサイクルを発生し、その後プログ
ラムカウンタ及びプロセッサステ−タスレジスタを復帰
し割り込み処理からリタ−ンすることで、割り込み処理
からの復帰時にマイクロプロセッサに接続された周辺装
置のデ−タを効率良くスタックから復帰させることがで
きるようにした。請求項３記載の発明に係る周辺装置
は、請求項１又は２記載のマイクロプロセッサに接続
し、前記リ−ドバスサイクルではデ−タバスの値を内部
レジスタに取り込み、前記ライトバスサイクルでは内部
レジスタの値をデ−タバスに出力することで、割り込み
処理時に周辺装置の内部レジスタに保持されたデ−タを
スタックへ退避し、割り込み処理復帰時にはスタックに
保持されたデータを周辺装置の内部レジスタに復帰でき
るようにした。請求項４記載の発明に係る周辺装置は、
請求項３記載のマイクロプロセッサに対して、前記内部
レジスタにより割り込み処理を必要とする周辺装置から
の割り込み要求がマスクされるようになしたことで、ソ
フトウェアによる割り込みマスクの退避、復帰処理を省
略し、処理時間を短縮化できるようにした。請求項５記
載の発明に係るマイクロプロセッサは、請求項１記載の
マイクロプロセッサにおいて、特定の割り込み要求が入
力された場合には、バスステ−タスを通常スタックに書
込を行うときの状態としてスタックへのライトバスサイ
クルを発生させることで、周辺装置からのデ−タを退避
する必要のない場合に無駄な退避動作を省くことがで
き、処理時間を短縮し且つスタックを節約できるように
した。
【０００５】請求項６記載の発明に係るマイクロプロセ
ッサは、請求項２記載のマイクロプロセッサにおいて、
割り込み処理からのリターン時には、バスステ−タスを
通常スタックから読み出しを行うときと異なった状態と
した割り込み処理からのリターン命令（拡張割り込み処
理からのリターン命令）の他に、バスステ−タスを通常
のスタックリードと異なった状態とした割り込み処理か
らのリターン命令（通常の割り込み処理からのリターン
命令）も実行可能とすることで、周辺装置のデ−タを復
帰する必要のない場合に無駄な復帰動作を省くことがで
き、処理時間を短縮し且つスタックを節約できるように
した。請求項７記載の発明に係るマイクロプロセッサ
は、所定の要求信号が入力されている間、バスステ−タ
スを通常スタックに書込を行うときと異なった状態とし
てスタックへのライトバスサイクルを連続して発生する
ようになしたことで、スタックに退避するデ−タが多数
ある場合に対応できるようにした。請求項８記載の発明
に係るマイクロプロセッサは、所定の要求信号が入力さ
れている間、バスステ−タスを通常スタックから読み出
しを行うときと異なった状態としてスタックからのリ−
ドバスサイクルを連続して発生するようになしたこと
で、スタックから復帰するデ−タが多数ある場合に対応
できるようにした。
ッサは、請求項２記載のマイクロプロセッサにおいて、
割り込み処理からのリターン時には、バスステ−タスを
通常スタックから読み出しを行うときと異なった状態と
した割り込み処理からのリターン命令（拡張割り込み処
理からのリターン命令）の他に、バスステ−タスを通常
のスタックリードと異なった状態とした割り込み処理か
らのリターン命令（通常の割り込み処理からのリターン
命令）も実行可能とすることで、周辺装置のデ−タを復
帰する必要のない場合に無駄な復帰動作を省くことがで
き、処理時間を短縮し且つスタックを節約できるように
した。請求項７記載の発明に係るマイクロプロセッサ
は、所定の要求信号が入力されている間、バスステ−タ
スを通常スタックに書込を行うときと異なった状態とし
てスタックへのライトバスサイクルを連続して発生する
ようになしたことで、スタックに退避するデ−タが多数
ある場合に対応できるようにした。請求項８記載の発明
に係るマイクロプロセッサは、所定の要求信号が入力さ
れている間、バスステ−タスを通常スタックから読み出
しを行うときと異なった状態としてスタックからのリ−
ドバスサイクルを連続して発生するようになしたこと
で、スタックから復帰するデ−タが多数ある場合に対応
できるようにした。
【０００６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の実施の形態
のマイクロプロセッサを備えたシステムの要部ブロック
図、図２は従来のマイクロプロセッサを備えたシステム
の要部ブロック図である。マイクロプロセッサが受け付
けることのできる割り込み要求数よりも多数の割り込み
要求を必要とするシステムでは、多重割り込みを可能に
するために、図２に示すようにマイクロプロセッサ５の
周辺装置として割り込みコントロ−ラ６が設けられてい
る。このシステムでは、割り込み要求信号ＩＲＱが割り
込みコントロ−ラ６を介してマイクロプロセッサ５に入
力される。マイクロプロセッサ５は、ＲＯＭ３に格納さ
れたプログラムに従ってＲＡＭ４を作業領域に使用しつ
つ動作している。そして、割り込み要求信号ＩＲＱを検
出し、割り込み許可の場合、そのとき実行中の命令サイ
クルが終了し次第、割り込み処理を実行する。この場
合、割り込み要求ごとに割り込みの禁止を設定する割り
込みマスクは割り込みコントロ−ラ６の内部レジスタに
設け、多重割り込みに対応するためには割り込み発生時
に割り込みマスクをマイクロプロセッサ５のスタックへ
退避させる必要がある。
て図面を参照して説明する。図１は本発明の実施の形態
のマイクロプロセッサを備えたシステムの要部ブロック
図、図２は従来のマイクロプロセッサを備えたシステム
の要部ブロック図である。マイクロプロセッサが受け付
けることのできる割り込み要求数よりも多数の割り込み
要求を必要とするシステムでは、多重割り込みを可能に
するために、図２に示すようにマイクロプロセッサ５の
周辺装置として割り込みコントロ−ラ６が設けられてい
る。このシステムでは、割り込み要求信号ＩＲＱが割り
込みコントロ−ラ６を介してマイクロプロセッサ５に入
力される。マイクロプロセッサ５は、ＲＯＭ３に格納さ
れたプログラムに従ってＲＡＭ４を作業領域に使用しつ
つ動作している。そして、割り込み要求信号ＩＲＱを検
出し、割り込み許可の場合、そのとき実行中の命令サイ
クルが終了し次第、割り込み処理を実行する。この場
合、割り込み要求ごとに割り込みの禁止を設定する割り
込みマスクは割り込みコントロ−ラ６の内部レジスタに
設け、多重割り込みに対応するためには割り込み発生時
に割り込みマスクをマイクロプロセッサ５のスタックへ
退避させる必要がある。
【０００７】これに対し、本発明の実施の形態のマイク
ロプロセッサ１では、図１に示すように、上記割り込み
要求信号ＩＲＱの入力端子の他に、拡張割り込みを要求
する信号ＥＸＩＲＱの入力端子、割り込みベクタ−アド
レスを選択する信号ＩＳＥ０〜３の入力端子、バスステ
−タスを示す信号ＳＴ０〜２の出力端子、及びＲＷＢの
出力端子が追加されている。ＥＸＩＲＱは図示しない外
部装置よりより入力される。ＩＳＥ０〜３は割り込みコ
ントロ−ラ２より入力される。また、ＳＴ０〜２及びＲ
ＷＢはマイクロプロセッサより割り込みコントロ−ラ２
に入力される。バスステータス信号ＳＴ０〜２とそのと
きのマイクロプロセッサ１の状態（プロセッサ・ステー
ト）との対応関係は図３に示すとおりである。
ロプロセッサ１では、図１に示すように、上記割り込み
要求信号ＩＲＱの入力端子の他に、拡張割り込みを要求
する信号ＥＸＩＲＱの入力端子、割り込みベクタ−アド
レスを選択する信号ＩＳＥ０〜３の入力端子、バスステ
−タスを示す信号ＳＴ０〜２の出力端子、及びＲＷＢの
出力端子が追加されている。ＥＸＩＲＱは図示しない外
部装置よりより入力される。ＩＳＥ０〜３は割り込みコ
ントロ−ラ２より入力される。また、ＳＴ０〜２及びＲ
ＷＢはマイクロプロセッサより割り込みコントロ−ラ２
に入力される。バスステータス信号ＳＴ０〜２とそのと
きのマイクロプロセッサ１の状態（プロセッサ・ステー
ト）との対応関係は図３に示すとおりである。
【０００８】図４は、本発明の実施の形態のマイクロプ
ロセッサ１における割り込みマスク退避動作を示すフロ
−チャ−トである。マイクロプロセッサ１は、割り込み
要求入力信号ＩＲＱが入力されると、割り込みベクタ−
アドレス選択信号ＩＳＥ０〜３をサンプリングし（ステ
ップＳ１）、そのとき実行中の命令サイクルが終了し次
第（ステップＳ２）、その割り込み要求がマスクされて
いるかどうかをチェックする（ステップＳ３）。その結
果、マスクされていれば（ステップＳ３でＹＥＳ）、そ
のまま何もせずに割り込みを終了するが、マスクされて
いなければ（ステップＳ３でＮＯ）、プログラムカウン
タＰＣ及びプロセッサステ−タスレジスタＰＳＲ（図３
参照）をスタックへ退避させ、割り込みフラグを“１”
にセットしたの後（ステップＳ４）、拡張割り込み要求
信号ＥＸＩＲＱがハイレベルかローレベルかをチェック
する（ステップＳ５）。その結果、ＥＸＩＲＱがハイレ
ベルであれば（ステップＳ５でＹＥＳ）、バスステータ
スを通常のスタックライトの状態（ＳＴ２：１：０＝
０：０：１）と異なった状態（ＳＴ２：１：０＝０：
１：１）として２バイトのマスクデータをスタックへ退
避する（ステップＳ６）。このスタックライト時、すな
わちバスステータス信号がＳＴ２：１：０＝０：１：１
の状態になっている間、マイクロプロセッサ１は図５の
等価回路で示されるロジックに従って、データバスをハ
イインピーダンス状態とする。また、割り込みコントロ
ーラ２は、バスステータス信号がＳＴ２：１：０＝０：
１：１の状態になっている間は図６の等価回路で示され
るロジックによりマスクデータを保持し、そのデータを
データバスへ出力し続ける。
ロセッサ１における割り込みマスク退避動作を示すフロ
−チャ−トである。マイクロプロセッサ１は、割り込み
要求入力信号ＩＲＱが入力されると、割り込みベクタ−
アドレス選択信号ＩＳＥ０〜３をサンプリングし（ステ
ップＳ１）、そのとき実行中の命令サイクルが終了し次
第（ステップＳ２）、その割り込み要求がマスクされて
いるかどうかをチェックする（ステップＳ３）。その結
果、マスクされていれば（ステップＳ３でＹＥＳ）、そ
のまま何もせずに割り込みを終了するが、マスクされて
いなければ（ステップＳ３でＮＯ）、プログラムカウン
タＰＣ及びプロセッサステ−タスレジスタＰＳＲ（図３
参照）をスタックへ退避させ、割り込みフラグを“１”
にセットしたの後（ステップＳ４）、拡張割り込み要求
信号ＥＸＩＲＱがハイレベルかローレベルかをチェック
する（ステップＳ５）。その結果、ＥＸＩＲＱがハイレ
ベルであれば（ステップＳ５でＹＥＳ）、バスステータ
スを通常のスタックライトの状態（ＳＴ２：１：０＝
０：０：１）と異なった状態（ＳＴ２：１：０＝０：
１：１）として２バイトのマスクデータをスタックへ退
避する（ステップＳ６）。このスタックライト時、すな
わちバスステータス信号がＳＴ２：１：０＝０：１：１
の状態になっている間、マイクロプロセッサ１は図５の
等価回路で示されるロジックに従って、データバスをハ
イインピーダンス状態とする。また、割り込みコントロ
ーラ２は、バスステータス信号がＳＴ２：１：０＝０：
１：１の状態になっている間は図６の等価回路で示され
るロジックによりマスクデータを保持し、そのデータを
データバスへ出力し続ける。
【０００９】その後、マイクロプロセッサ１はＩＳＥ０
〜３に応じたベクタアドレスより３バイトデータのフェ
ッチを行い、プログラムカウンタ（ＰＣ）への格納を行
った後（ステップＳ７）、処理を終了する。また、ＥＸ
ＩＲＱがローレベルのときは（ステップＳ５でＮＯ）、
上記ステップＳ６の処理を行わずにステップＳ７に進
む。上記動作におけるＥＸＩＲＱがハイレベルであるこ
とにより発生する拡張割り込み動作をタイミングチャー
トに示すと図７のようになる。一方、ＥＸＩＲＱがロ−
レベルであることにより発生する通常の割り込みでは動
作をタイミングチャートに示すと図８のようになる。
〜３に応じたベクタアドレスより３バイトデータのフェ
ッチを行い、プログラムカウンタ（ＰＣ）への格納を行
った後（ステップＳ７）、処理を終了する。また、ＥＸ
ＩＲＱがローレベルのときは（ステップＳ５でＮＯ）、
上記ステップＳ６の処理を行わずにステップＳ７に進
む。上記動作におけるＥＸＩＲＱがハイレベルであるこ
とにより発生する拡張割り込み動作をタイミングチャー
トに示すと図７のようになる。一方、ＥＸＩＲＱがロ−
レベルであることにより発生する通常の割り込みでは動
作をタイミングチャートに示すと図８のようになる。
【００１０】図９は、本発明の実施の形態のマイクロプ
ロセッサ１における割り込みマスク復帰動作を示すフロ
−チャ−トである。上記マイクロプロセッサ１は、割り
込み処理からのリタ−ン時は通常のリターン命令と拡張
割り込み処理からのリターン命令とを持つ。拡張割り込
み処理からのリターン命令では、スタックから２バイト
のマスクデ−タをリ−ドする際に、バスステータス信号
をＳＴ２：１：０＝０：１：１としてリ−ドし、マイク
ロプロセッサ１ではこのマスクデ−タを取り込まない。
そして、割り込みコントロ−ラ２では、図５の等価回路
によりデ−タバスから割り込みフラグのデ−タを保持す
るレジスタへマスクデ−タがロ−ド（復帰）される（ス
テップＳ１０）。その後、プログラムカウンタＰＣとプ
ロセッサステータスレジスタＰＳＲとをスタックから復
帰してマイクロプロセッサ１は割り込み前の状態へ戻る
（ステップＳ１１）。
ロセッサ１における割り込みマスク復帰動作を示すフロ
−チャ−トである。上記マイクロプロセッサ１は、割り
込み処理からのリタ−ン時は通常のリターン命令と拡張
割り込み処理からのリターン命令とを持つ。拡張割り込
み処理からのリターン命令では、スタックから２バイト
のマスクデ−タをリ−ドする際に、バスステータス信号
をＳＴ２：１：０＝０：１：１としてリ−ドし、マイク
ロプロセッサ１ではこのマスクデ−タを取り込まない。
そして、割り込みコントロ−ラ２では、図５の等価回路
によりデ−タバスから割り込みフラグのデ−タを保持す
るレジスタへマスクデ−タがロ−ド（復帰）される（ス
テップＳ１０）。その後、プログラムカウンタＰＣとプ
ロセッサステータスレジスタＰＳＲとをスタックから復
帰してマイクロプロセッサ１は割り込み前の状態へ戻る
（ステップＳ１１）。
【００１１】以上の実施の形態では２バイトのマスクデ
−タの退避及び復帰する場合について説明したが、割り
込みコントロ−ラ２に２バイト以上のマスクデ−タが保
持されている場合はそれらも全て退避する必要がある。
そこで、図１０に示すように、マイクロプロセッサ１に
継続要求信号ＭＯＲＥの入力端子を追加し、割り込みコ
ントロ−ラ２と接続する。そして、ＥＸＩＲＱがハイレ
ベルであることにより発生する上記拡張割り込み動作時
において、継続要求信号ＭＯＲＥがハイレベルの間はバ
スステータス信号をＳＴ２：１：０＝０：１：１として
バスサイクルを発生し続けるようにする。その結果、継
続要求信号ＭＯＲＥがハイレベルの間はスタックへの２
バイトのマスクデ−タの退避が繰り返されるようにな
り、２バイト以上のマスクデ−タの退避が可能となる。
また、リタ−ン時も継続要求信号ＭＯＲＥがハイレベル
時はスタックからのマスクデータのリ−ドを繰り返すこ
とで２バイト以上のマスクデ−タの復帰が可能となる。
なお、割り込み処理の際に現在の状態を退避しなければ
ならないデ−タは割り込みマスクデータ以外にもあり、
これらのデ−タの退避、復帰を行う場合においても本発
明を適用することができる。
−タの退避及び復帰する場合について説明したが、割り
込みコントロ−ラ２に２バイト以上のマスクデ−タが保
持されている場合はそれらも全て退避する必要がある。
そこで、図１０に示すように、マイクロプロセッサ１に
継続要求信号ＭＯＲＥの入力端子を追加し、割り込みコ
ントロ−ラ２と接続する。そして、ＥＸＩＲＱがハイレ
ベルであることにより発生する上記拡張割り込み動作時
において、継続要求信号ＭＯＲＥがハイレベルの間はバ
スステータス信号をＳＴ２：１：０＝０：１：１として
バスサイクルを発生し続けるようにする。その結果、継
続要求信号ＭＯＲＥがハイレベルの間はスタックへの２
バイトのマスクデ−タの退避が繰り返されるようにな
り、２バイト以上のマスクデ−タの退避が可能となる。
また、リタ−ン時も継続要求信号ＭＯＲＥがハイレベル
時はスタックからのマスクデータのリ−ドを繰り返すこ
とで２バイト以上のマスクデ−タの復帰が可能となる。
なお、割り込み処理の際に現在の状態を退避しなければ
ならないデ−タは割り込みマスクデータ以外にもあり、
これらのデ−タの退避、復帰を行う場合においても本発
明を適用することができる。
【００１２】
【発明の効果】以上説明したように、本発明は以下のよ
うな優れた効果を発揮する。請求項１記載の発明に係る
マイクロプロセッサによれば、割り込み処理時にマイク
ロプロセッサの周辺装置のデ−タを効率良くメモリ上の
スタックへ退避させることができる。請求項２記載の発
明に係るマイクロプロセッサによれば、割り込み処理時
にマイクロプロセッサの周辺装置のデ−タを効率良くス
タックから復帰させることができる。請求項３記載の発
明に係る周辺装置によれば、割り込み処理時に周辺装置
の内部レジスタに保持されたデ−タをスタックへ退避
し、スタックに保持されたデータを周辺装置の内部レジ
スタに復帰できる。請求項４記載の発明に係る周辺装置
によれば、周辺装置の内部レジスタに保持されたマイデ
−タのスタックへの退避、及び、スタックに保持された
マスクデータの周辺装置の内部レジスタへの復帰をソフ
トウェアによらず自動的に行い処理時間を短縮できる。
うな優れた効果を発揮する。請求項１記載の発明に係る
マイクロプロセッサによれば、割り込み処理時にマイク
ロプロセッサの周辺装置のデ−タを効率良くメモリ上の
スタックへ退避させることができる。請求項２記載の発
明に係るマイクロプロセッサによれば、割り込み処理時
にマイクロプロセッサの周辺装置のデ−タを効率良くス
タックから復帰させることができる。請求項３記載の発
明に係る周辺装置によれば、割り込み処理時に周辺装置
の内部レジスタに保持されたデ−タをスタックへ退避
し、スタックに保持されたデータを周辺装置の内部レジ
スタに復帰できる。請求項４記載の発明に係る周辺装置
によれば、周辺装置の内部レジスタに保持されたマイデ
−タのスタックへの退避、及び、スタックに保持された
マスクデータの周辺装置の内部レジスタへの復帰をソフ
トウェアによらず自動的に行い処理時間を短縮できる。
【００１３】請求項５記載の発明に係るマイクロプロセ
ッサによれば、周辺装置からのデ−タを退避する必要の
ない場合に無駄な退避動作を省くことができ、処理時間
を短縮し且つスタックを節約することができる。請求項
６記載の発明に係るマイクロプロセッサによれば、周辺
装置のデ−タを復帰する必要のない場合に無駄な復帰動
作を省くことができ、処理時間を短縮し且つスタックを
節約することができる。請求項７記載の発明に係るマイ
クロプロセッサによれば、スタックに退避すべきデ−タ
が多数ある場合でも全て退避させることができる。請求
項８記載の発明に係るマイクロプロセッサによれば、ス
タックから復帰すべきデ−タが多数ある場合でも全て復
帰させることができる。
ッサによれば、周辺装置からのデ−タを退避する必要の
ない場合に無駄な退避動作を省くことができ、処理時間
を短縮し且つスタックを節約することができる。請求項
６記載の発明に係るマイクロプロセッサによれば、周辺
装置のデ−タを復帰する必要のない場合に無駄な復帰動
作を省くことができ、処理時間を短縮し且つスタックを
節約することができる。請求項７記載の発明に係るマイ
クロプロセッサによれば、スタックに退避すべきデ−タ
が多数ある場合でも全て退避させることができる。請求
項８記載の発明に係るマイクロプロセッサによれば、ス
タックから復帰すべきデ−タが多数ある場合でも全て復
帰させることができる。
【図１】本発明の実施の形態のマイクロプロセッサを備
えたシステムの要部ブロック図である。
えたシステムの要部ブロック図である。
【図２】従来のマイクロプロセッサを備えたシステムの
要部ブロック図である。
要部ブロック図である。
【図３】本発明の実施の形態におけるバスステータス信
号とマイクロプロセッサの状態との対応関係を示す図で
ある。
号とマイクロプロセッサの状態との対応関係を示す図で
ある。
【図４】本発明の実施の形態のマイクロプロセッサにお
ける割り込みマスク退避動作を示すフロ−チャ−トであ
る。
ける割り込みマスク退避動作を示すフロ−チャ−トであ
る。
【図５】本発明の実施の形態のマイクロプロセッサの等
価回路を示す図である。
価回路を示す図である。
【図６】本発明の実施の形態における周辺装置としての
割り込みコントローラの等価回路を示す図である。
割り込みコントローラの等価回路を示す図である。
【図７】拡張割り込み動作におけるタイミングチャート
である。
である。
【図８】通常の割り込み動作におけるタイミングチャー
トである。
トである。
【図９】本発明の実施の形態のマイクロプロセッサにお
ける割り込みマスク復帰動作を示すフロ−チャ−トであ
る。
ける割り込みマスク復帰動作を示すフロ−チャ−トであ
る。
【図１０】本発明の別の実施の形態のマイクロプロセッ
サを備えたシステムの要部ブロック図である。
サを備えたシステムの要部ブロック図である。
１ マイクロプロセッサ、２ 割り込みコントローラ、
３ ＲＯＭ、４ ＲＡＭ、ＲＱ 割り込み要求信号、Ｅ
ＸＩＲＱ 拡張割り込み要求信号、ＳＴ０〜２バスステ
−タス信号。
３ ＲＯＭ、４ ＲＡＭ、ＲＱ 割り込み要求信号、Ｅ
ＸＩＲＱ 拡張割り込み要求信号、ＳＴ０〜２バスステ
−タス信号。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年７月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】請求項６記載の発明に係るマイクロプロセ
ッサは、請求項２記載のマイクロプロセッサにおいて、
割り込み処理からのリターン時には、バスステータスを
通常スタックから読み出しを行うときと異なった状態と
した割り込み処理からのリターン命令（拡張割り込み処
理からのリターン命令）の他に、バスステータスを通常
のスタックリードと同じ状態とした割り込み処理からの
リターン命令（通常の割り込み処理からのリターン命
令）も実行可能とすることで、周辺装置のデータを復帰
する必要のない場合に無駄な復帰動作を省くことがで
き、処理時間を短縮し且つスタックを節約できるように
した。請求項７記載の発明に係るマイクロプロセッサ
は、所定の要求信号が入力されている間、バスステータ
スを通常スタックに書込を行うときと異なった状態とし
てスタックへのライトバスサイクルを連続して発生する
ようになしたことで、スタックに退避するデータが多数
ある場合に対応できるようにした。請求項８記載の発明
に係るマイクロプロセッサは、所定の要求信号が入力さ
れている間、バスステータスを通常スタックから読み出
しを行うときと異なった状態としてスタックからのリー
ドバスサイクルを連続して発生するようになしたこと
で、スタックから復帰するデータが多数ある場合に対応
できるようにした。
ッサは、請求項２記載のマイクロプロセッサにおいて、
割り込み処理からのリターン時には、バスステータスを
通常スタックから読み出しを行うときと異なった状態と
した割り込み処理からのリターン命令（拡張割り込み処
理からのリターン命令）の他に、バスステータスを通常
のスタックリードと同じ状態とした割り込み処理からの
リターン命令（通常の割り込み処理からのリターン命
令）も実行可能とすることで、周辺装置のデータを復帰
する必要のない場合に無駄な復帰動作を省くことがで
き、処理時間を短縮し且つスタックを節約できるように
した。請求項７記載の発明に係るマイクロプロセッサ
は、所定の要求信号が入力されている間、バスステータ
スを通常スタックに書込を行うときと異なった状態とし
てスタックへのライトバスサイクルを連続して発生する
ようになしたことで、スタックに退避するデータが多数
ある場合に対応できるようにした。請求項８記載の発明
に係るマイクロプロセッサは、所定の要求信号が入力さ
れている間、バスステータスを通常スタックから読み出
しを行うときと異なった状態としてスタックからのリー
ドバスサイクルを連続して発生するようになしたこと
で、スタックから復帰するデータが多数ある場合に対応
できるようにした。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【発明の効果】以上説明したように、本発明は以下のよ
うな優れた効果を発揮する。請求項１記載の発明に係る
マイクロプロセッサによれば、割り込み処理時にマイク
ロプロセッサの周辺装置のデータを効率良くメモリ上の
スタックヘ退避させることができる。請求項２記載の発
明に係るマイクロプロセッサによれば、割り込み処理時
にマイクロプロセッサの周辺装置のデータを効率良くス
タックから復帰させることができる。請求項３記載の発
明に係る周辺装置によれば、割り込み処理時に周辺装置
の内部レジスタに保持されたデータをスタックへ退避
し、スタックに保持されたデータを周辺装置の内部レジ
スタに復帰できる。請求項４記載の発明に係る周辺装置
によれば、周辺装置の内部レジスタに保持されたマスク
データのスタックへの退避、及び、スタックに保持され
たマスクデータの周辺装置の内部レジスタへの復帰をソ
フトウェアによらず自動的に行い処理時間を短縮でき
る。
うな優れた効果を発揮する。請求項１記載の発明に係る
マイクロプロセッサによれば、割り込み処理時にマイク
ロプロセッサの周辺装置のデータを効率良くメモリ上の
スタックヘ退避させることができる。請求項２記載の発
明に係るマイクロプロセッサによれば、割り込み処理時
にマイクロプロセッサの周辺装置のデータを効率良くス
タックから復帰させることができる。請求項３記載の発
明に係る周辺装置によれば、割り込み処理時に周辺装置
の内部レジスタに保持されたデータをスタックへ退避
し、スタックに保持されたデータを周辺装置の内部レジ
スタに復帰できる。請求項４記載の発明に係る周辺装置
によれば、周辺装置の内部レジスタに保持されたマスク
データのスタックへの退避、及び、スタックに保持され
たマスクデータの周辺装置の内部レジスタへの復帰をソ
フトウェアによらず自動的に行い処理時間を短縮でき
る。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年４月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】マイクロプロセッサに複数の外部装置を
接続してなるシステムでは、マイクロプロセッサに対し
複数の割り込み要求が発生する。これらの割り込みはマ
イクロプロセッサが現在実行中の処理によって受け付け
可能なものと不可能なものに分けられる。割り込み受け
付けの可否は、マイクロプロセッサが内部にレジスタと
して持つ割り込みマスクフラグにより制御されるが、こ
のマスクフラグはマイクロプロセッサのアーキテクチャ
により数が決まっており、この数を超える割り込み要求
では個別に可否を設定できなくなる。このような不都合
を解消するためには、マイクロプロセッサ内部のマスク
レジスタを増加すればよいが、割り込み要求の少ないシ
ステムにとっては無駄なレジスタを持つこととなる。ま
た、多数のマスクレジスタを割り込み受け付け時にスタ
ックへ退避し、割り込み処理からのリターン時に復帰さ
せる必要が生じるため、多数のマスクを必要としないシ
ステムに対しては、処理時間が遅くなり、スタックのメ
モリも多く消費することとなる。そこで、割り込みマス
クフラグ、マスクレベル等がマイクロプロセッサの内部
レジスタで用意されているものでは足らなくなった場合
に、マイクロプロセッサの周辺装置のレジスタにマスク
フラグを拡張する技術が提案されている。この種の技術
として、周辺装置であるコプロセッサに内蔵されたレジ
スタの内容（コンテキスト）を割り込みの前後で比較
し、コプロセッサを使用するタスクにＣＰＵが割り当て
られているときのみコプロセッサのコンテキストをスタ
ックへ退避させる方法が知られている（特開平４−５１
３２９号公報参照）。この場合ＣＰＵがコプロセッサか
らコンテキストを読み取りスタックへの書き込み（スタ
ックライト）を行っている。
接続してなるシステムでは、マイクロプロセッサに対し
複数の割り込み要求が発生する。これらの割り込みはマ
イクロプロセッサが現在実行中の処理によって受け付け
可能なものと不可能なものに分けられる。割り込み受け
付けの可否は、マイクロプロセッサが内部にレジスタと
して持つ割り込みマスクフラグにより制御されるが、こ
のマスクフラグはマイクロプロセッサのアーキテクチャ
により数が決まっており、この数を超える割り込み要求
では個別に可否を設定できなくなる。このような不都合
を解消するためには、マイクロプロセッサ内部のマスク
レジスタを増加すればよいが、割り込み要求の少ないシ
ステムにとっては無駄なレジスタを持つこととなる。ま
た、多数のマスクレジスタを割り込み受け付け時にスタ
ックへ退避し、割り込み処理からのリターン時に復帰さ
せる必要が生じるため、多数のマスクを必要としないシ
ステムに対しては、処理時間が遅くなり、スタックのメ
モリも多く消費することとなる。そこで、割り込みマス
クフラグ、マスクレベル等がマイクロプロセッサの内部
レジスタで用意されているものでは足らなくなった場合
に、マイクロプロセッサの周辺装置のレジスタにマスク
フラグを拡張する技術が提案されている。この種の技術
として、周辺装置であるコプロセッサに内蔵されたレジ
スタの内容（コンテキスト）を割り込みの前後で比較
し、コプロセッサを使用するタスクにＣＰＵが割り当て
られているときのみコプロセッサのコンテキストをスタ
ックへ退避させる方法が知られている（特開平４−５１
３２９号公報参照）。この場合ＣＰＵがコプロセッサか
らコンテキストを読み取りスタックへの書き込み（スタ
ックライト）を行っている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】図４は、本発明の実施の形態のマイクロプ
ロセッサ１における割り込みマスク退避動作を示すフロ
ーチャートである。マイクロプロセッサ１は、割り込み
要求入力信号ＩＲＱが入力されると、割り込みベクター
アドレス選択信号ＩＳＥ０〜３をサンプリングし（ステ
ップＳ１）、そのとき実行中の命令サイクルが終了し次
第（ステップＳ２）、その割り込み要求がマスクされて
いるかどうかをチェックする（ステップＳ３）。その結
果、マスクされていれば（ステップＳ３でＹＥＳ）、そ
のまま何もせずに割り込みを終了するが、マスクされて
いなければ（ステップＳ３でＮＯ）、プログラムカウン
タＰＣ及びプロセッサステータスレジスタＰＳＲ（図３
参照）をスタックへ退避させ、割り込みフラグを“１”
にセットしたの後（ステップＳ４）、拡張割り込み要求
信号ＥＸＩＲＱがハイレベルかローレベルかをチェック
する（ステップＳ５）。その結果、ＥＸＩＲＱがハイレ
ベルであれば（ステップＳ５でＹＥＳ）、バスステータ
スを通常のスタックライトの状態（ＳＴ２：１：０＝
０：０：１）と異なった状態（ＳＴ２：１：０＝０：
１：１）として２バイトのマスクデータをスタックへ退
避する（ステップＳ６）。このスタックライト時、すな
わちバスステータス信号がＳＴ２：１：０＝０：１：１
の状態になっている間、マイクロプロセッサ１は図５の
等価回路で示されるロジックに従って、データバスをハ
イインピーダンス状態とする。また、割り込みコントロ
ーラ２は、バスステータス信号がＳＴ２：１：０＝０：
１：１の状態になっている間は図６の等価回路で示され
るロジックによりマスクデータをデータバスへ出力す
る。
ロセッサ１における割り込みマスク退避動作を示すフロ
ーチャートである。マイクロプロセッサ１は、割り込み
要求入力信号ＩＲＱが入力されると、割り込みベクター
アドレス選択信号ＩＳＥ０〜３をサンプリングし（ステ
ップＳ１）、そのとき実行中の命令サイクルが終了し次
第（ステップＳ２）、その割り込み要求がマスクされて
いるかどうかをチェックする（ステップＳ３）。その結
果、マスクされていれば（ステップＳ３でＹＥＳ）、そ
のまま何もせずに割り込みを終了するが、マスクされて
いなければ（ステップＳ３でＮＯ）、プログラムカウン
タＰＣ及びプロセッサステータスレジスタＰＳＲ（図３
参照）をスタックへ退避させ、割り込みフラグを“１”
にセットしたの後（ステップＳ４）、拡張割り込み要求
信号ＥＸＩＲＱがハイレベルかローレベルかをチェック
する（ステップＳ５）。その結果、ＥＸＩＲＱがハイレ
ベルであれば（ステップＳ５でＹＥＳ）、バスステータ
スを通常のスタックライトの状態（ＳＴ２：１：０＝
０：０：１）と異なった状態（ＳＴ２：１：０＝０：
１：１）として２バイトのマスクデータをスタックへ退
避する（ステップＳ６）。このスタックライト時、すな
わちバスステータス信号がＳＴ２：１：０＝０：１：１
の状態になっている間、マイクロプロセッサ１は図５の
等価回路で示されるロジックに従って、データバスをハ
イインピーダンス状態とする。また、割り込みコントロ
ーラ２は、バスステータス信号がＳＴ２：１：０＝０：
１：１の状態になっている間は図６の等価回路で示され
るロジックによりマスクデータをデータバスへ出力す
る。
Claims (8)
- 【請求項１】 割り込み処理時にプログラムカウンタ及
びプロセッサステ−タスレジスタをスタックへ退避した
後、バスステ−タスを通常スタックに書込を行うときと
異なった状態としてスタックへのライトバスサイクルを
発生するとともにデ−タバスをハイインピ−ダンス状態
とする機能を備えたことを特徴とするマイクロプロセッ
サ。 - 【請求項２】 バスステ−タスを通常スタックから読み
出しを行うときと異なった状態としてスタックからのリ
−ドバスサイクルを発生し、その後プログラムカウンタ
及びプロセッサステ−タスレジスタを復帰し割り込み処
理からリタ−ンする機能を備えたことを特徴とするマイ
クロプロセッサ。 - 【請求項３】 割り込み処理時にプログラムカウンタ及
びプロセッサステ−タスレジスタをスタックへ退避した
後、バスステ−タスを通常スタックに書込を行うときと
異なった状態としてスタックへのライトバスサイクルを
発生するとともにデ−タバスをハイインピ−ダンス状態
とする機能と、バスステ−タスを通常スタックから読み
出しを行うときと異なった状態としてスタックからのリ
−ドバスサイクルを発生し、その後プログラムカウンタ
及びプロセッサステ−タスレジスタを復帰し割り込み処
理からリタ−ンする機能とを備えたマイクロプロセッサ
に接続される周辺装置であって、 前記リ−ドバスサイクルではデ−タバスの値を内部レジ
スタに取り込み、前記ライトバスサイクルでは内部レジ
スタの値をデ−タバスに出力することを特徴とする周辺
装置。 - 【請求項４】 前記内部レジスタにより割り込み処理を
必要とする周辺装置からの割り込み要求がマスクされる
ようになしたことを特徴とする請求項３記載の周辺装
置。 - 【請求項５】 特定の割り込み要求が入力された場合に
は、バスステ−タスを通常スタックに書込を行うときの
状態としてスタックへのライトバスサイクルを発生させ
るようになしたことを特徴とする請求項１記載のマイク
ロプロセッサ。 - 【請求項６】 割り込み処理からのリターン時には、バ
スステ−タスを通常スタックからの読み出しを行うとき
と異なった状態とした割り込み処理からのリターン命
令、又は、バスステ−タスを通常スタックからの読み出
しを行うときの状態とした割り込み処理からのリタ−ン
命令を実行するようになしたことを特徴とする請求項２
記載のマイクロプロセッサ。 - 【請求項７】 所定の要求信号が入力されている間、バ
スステ−タスを通常スタックに書込を行うときと異なっ
た状態としてスタックへのライトバスサイクルを連続し
て発生するようになしたことを特徴とする請求項１記載
のマイクロプロセッサ。 - 【請求項８】 所定の要求信号が入力されている間、バ
スステ−タスを通常スタックから読み出しを行うときと
異なった状態としてスタックからのリ−ドバスサイクル
を連続して発生するようになしたことを特徴とする請求
項２記載のマイクロプロセッサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17296196A JP3676882B2 (ja) | 1996-06-12 | 1996-06-12 | マイクロプロセッサ及びその周辺装置 |
| US08/873,307 US6175890B1 (en) | 1996-06-12 | 1997-06-11 | Device for efficiently handling interrupt request processes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17296196A JP3676882B2 (ja) | 1996-06-12 | 1996-06-12 | マイクロプロセッサ及びその周辺装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09330236A true JPH09330236A (ja) | 1997-12-22 |
| JP3676882B2 JP3676882B2 (ja) | 2005-07-27 |
Family
ID=15951576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17296196A Expired - Lifetime JP3676882B2 (ja) | 1996-06-12 | 1996-06-12 | マイクロプロセッサ及びその周辺装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6175890B1 (ja) |
| JP (1) | JP3676882B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1063594A3 (en) * | 1999-06-23 | 2002-01-23 | Denso Corporation | An interrupt controller and a microcomputer incorporating this controller |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6526463B1 (en) * | 2000-04-14 | 2003-02-25 | Koninklijke Philips Electronics N.V. | Dynamically selectable stack frame size for processor interrupts |
| US7861104B2 (en) * | 2001-08-24 | 2010-12-28 | Broadcom Corporation | Methods and apparatus for collapsing interrupts |
| JP2003190367A (ja) * | 2001-12-21 | 2003-07-08 | Konami Co Ltd | 虚像、実映像重畳表示装置及び映像表示制御方法、ならびに映像表示制御用プログラム |
| JP4146654B2 (ja) * | 2002-02-28 | 2008-09-10 | 株式会社リコー | 画像処理回路、複合画像処理回路、および、画像形成装置 |
| US8661265B1 (en) | 2006-06-29 | 2014-02-25 | David Dunn | Processor modifications to increase computer system security |
| US7925815B1 (en) * | 2006-06-29 | 2011-04-12 | David Dunn | Modifications to increase computer system security |
| GB2461851A (en) * | 2008-07-10 | 2010-01-20 | Cambridge Consultants | Processor, which stores interrupt enable flags in a location used for other functions |
| US8959270B2 (en) | 2010-12-07 | 2015-02-17 | Apple Inc. | Interrupt distribution scheme |
| US8458386B2 (en) | 2010-12-07 | 2013-06-04 | Apple Inc. | Atomic interrupt masking in an interrupt controller to prevent delivery of same interrupt vector for consecutive interrupt acknowledgements |
| US9348642B2 (en) * | 2012-06-15 | 2016-05-24 | International Business Machines Corporation | Transaction begin/end instructions |
| US9962009B2 (en) | 2014-04-21 | 2018-05-08 | Casper Sleep Inc. | Mattress |
| US9888785B2 (en) | 2014-04-21 | 2018-02-13 | Casper Sleep Inc. | Mattress |
| USD822409S1 (en) | 2015-11-16 | 2018-07-10 | Casper Sleep Inc. | Pillow set |
| US10736300B2 (en) | 2016-08-16 | 2020-08-11 | Casper Sleep Inc. | Dog mattress |
| US11116326B2 (en) | 2017-08-14 | 2021-09-14 | Casper Sleep Inc. | Mattress containing ergonomic and firmness-regulating endoskeleton |
| CA3086907A1 (en) | 2018-01-08 | 2019-07-11 | Casper Sleep Inc. | Interactive portable lighting system |
| USD862104S1 (en) | 2018-03-21 | 2019-10-08 | Casper Sleep Inc. | Platform bed frame |
| WO2019209733A1 (en) | 2018-04-23 | 2019-10-31 | Casper Sleep Inc. | Temperature-regulating mattress |
| USD885640S1 (en) | 2018-10-23 | 2020-05-26 | Casper Sleep Inc. | Lamp assembly |
| USD908398S1 (en) | 2019-08-27 | 2021-01-26 | Casper Sleep Inc. | Mattress |
| USD921531S1 (en) | 2019-09-10 | 2021-06-08 | Casper Sleep Inc. | Zipper |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3665415A (en) | 1970-04-29 | 1972-05-23 | Honeywell Inf Systems | Data processing system with program interrupt priority apparatus utilizing working store for multiplexing interrupt requests |
| US3676861A (en) | 1970-12-30 | 1972-07-11 | Honeywell Inf Systems | Multiple mask registers for servicing interrupts in a multiprocessor system |
| US4028663A (en) | 1974-06-05 | 1977-06-07 | Bell Telephone Laboratories, Incorporated | Digital computer arrangement for high speed memory access |
| US4020472A (en) | 1974-10-30 | 1977-04-26 | Motorola, Inc. | Master slave registers for interface adaptor |
| US4037204A (en) | 1974-10-30 | 1977-07-19 | Motorola, Inc. | Microprocessor interrupt logic |
| US4003028A (en) | 1974-10-30 | 1977-01-11 | Motorola, Inc. | Interrupt circuitry for microprocessor chip |
| US4004283A (en) | 1974-10-30 | 1977-01-18 | Motorola, Inc. | Multiple interrupt microprocessor system |
| US4106091A (en) | 1975-02-18 | 1978-08-08 | Motorola, Inc. | Interrupt status indication logic for polled interrupt digital system |
| US4001783A (en) | 1975-03-26 | 1977-01-04 | Honeywell Information Systems, Inc. | Priority interrupt mechanism |
| GB1540996A (en) | 1975-05-12 | 1979-02-21 | Plessey Co Ltd | Associative processors |
| IT1123613B (it) | 1976-10-07 | 1986-04-30 | Sits Soc It Telecom Siemens | Unita' di controllo a microprogrammi per elaboratori di dati |
| US4218739A (en) | 1976-10-28 | 1980-08-19 | Honeywell Information Systems Inc. | Data processing interrupt apparatus having selective suppression control |
| GB2030741B (en) | 1978-10-02 | 1982-11-17 | Ibm | Data processing terminal with addressable characterising store |
| US4205374A (en) | 1978-10-19 | 1980-05-27 | International Business Machines Corporation | Method and means for CPU recovery of non-logged data from a storage subsystem subject to selective resets |
| US4422141A (en) | 1979-07-30 | 1983-12-20 | Bell Telephone Laboratories, Incorporated | Microprocessor architecture for improved chip testability |
| US4358829A (en) | 1980-04-14 | 1982-11-09 | Sperry Corporation | Dynamic rank ordered scheduling mechanism |
| US4420806A (en) | 1981-01-15 | 1983-12-13 | Harris Corporation | Interrupt coupling and monitoring system |
| US4396984A (en) | 1981-03-06 | 1983-08-02 | International Business Machines Corporation | Peripheral systems employing multipathing, path and access grouping |
| JPS57196357A (en) | 1981-05-29 | 1982-12-02 | Toshiba Corp | Data processor |
| JPS58195902A (ja) | 1982-05-12 | 1983-11-15 | Hitachi Ltd | シ−ケンスコントロ−ラ |
| US4545030A (en) * | 1982-09-28 | 1985-10-01 | The John Hopkins University | Synchronous clock stopper for microprocessor |
| US4734882A (en) | 1985-04-01 | 1988-03-29 | Harris Corp. | Multilevel interrupt handling scheme |
| JP2528813B2 (ja) | 1985-05-10 | 1996-08-28 | 株式会社日立製作所 | 制御装置 |
| US4779195A (en) | 1985-06-28 | 1988-10-18 | Hewlett-Packard Company | Interrupt system using masking register in processor for selectively establishing device eligibility to interrupt a particular processor |
| JP2510591B2 (ja) | 1987-06-12 | 1996-06-26 | 株式会社日立製作所 | 命令処理装置 |
| DE3856067T2 (de) | 1987-07-06 | 1998-06-10 | Hitachi Ltd | Datenprozessor mit einer Unterbrechungsfunktion |
| US5161228A (en) | 1988-03-02 | 1992-11-03 | Ricoh Company, Ltd. | System with selectively exclusionary enablement for plural indirect address type interrupt control circuit |
| US4912628A (en) | 1988-03-15 | 1990-03-27 | International Business Machines Corp. | Suspending and resuming processing of tasks running in a virtual machine data processing system |
| JPH0312742A (ja) | 1989-06-09 | 1991-01-21 | Ricoh Co Ltd | 中央演算処理装置 |
| JPH0451329A (ja) | 1990-06-19 | 1992-02-19 | Nec Corp | コンテキスト切替装置 |
| JP2752247B2 (ja) * | 1990-11-29 | 1998-05-18 | 富士通株式会社 | 情報記憶装置 |
| JPH04259997A (ja) * | 1991-02-15 | 1992-09-16 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| US5455517A (en) * | 1992-06-09 | 1995-10-03 | International Business Machines Corporation | Data output impedance control |
| US5798972A (en) * | 1996-12-19 | 1998-08-25 | Mitsubishi Semiconductor America, Inc. | High-speed main amplifier with reduced access and output disable time periods |
-
1996
- 1996-06-12 JP JP17296196A patent/JP3676882B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-11 US US08/873,307 patent/US6175890B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1063594A3 (en) * | 1999-06-23 | 2002-01-23 | Denso Corporation | An interrupt controller and a microcomputer incorporating this controller |
Also Published As
| Publication number | Publication date |
|---|---|
| US6175890B1 (en) | 2001-01-16 |
| JP3676882B2 (ja) | 2005-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09330236A (ja) | マイクロプロセッサ及びその周辺装置 | |
| JPH076151A (ja) | オンチップメモリデバイスのアクセスのために最適化されたｃｐｕコアバス | |
| US5757685A (en) | Data processing system capable of processing long word data | |
| EP0385136B1 (en) | Microprocessor cooperating with a coprocessor | |
| EP0560393B1 (en) | Microprocessor and data processing system with register file | |
| JP2789648B2 (ja) | データバッファリング装置 | |
| JPH0333934A (ja) | レジスタ退避復帰方式 | |
| JP2001100991A (ja) | ディジタル信号処理装置 | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JPH0683639A (ja) | レジスタ装置 | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JP2005338929A (ja) | 半導体装置 | |
| JP2928036B2 (ja) | 論理半導体集積回路 | |
| JPH0535472A (ja) | マイクロコンピユータ | |
| JP3197045B2 (ja) | 拡張中央演算処理装置 | |
| JPS59172044A (ja) | 命令制御方式 | |
| JP2574918B2 (ja) | 割り込み復帰処理方式 | |
| JP2707256B2 (ja) | マイクロコンピユータ | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPH05250161A (ja) | マイクロコンピュータ装置 | |
| JPH03127126A (ja) | 情報処理装置 | |
| JP2003271455A (ja) | キャッシュメモリ制御装置およびキャッシュメモリシステム | |
| JPH0512097A (ja) | メモリアクセス方法及び回路 | |
| JPH0833825B2 (ja) | マイクロプロセッサ | |
| JPS62256039A (ja) | マイクロプログラム制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |