JPH05282145A - 分岐命令処理方式 - Google Patents

Abstract

(57)【要約】 【目的】 分岐命令の遅延スロット数の異なる計算機の
間でソフトウェアを利用することを可能にする。 【構成】 分岐命令の分岐元の遅延スロットと分岐先に
同一の命令列を重複して配置するとともに、計算機固有
の遅延スロット数に応じて命令コードの規定する分岐先
アドレスを変更する。これにより、遅延スロット数に関
わらず同一の実行結果を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、計算機の分岐命令処
理方式に関するものである。

【０００２】

【従来の技術】図６は、従来の分岐命令処理方式を示す
図であり、図において、１は主記憶装置、２は分岐命
令、３および４は分岐命令２に後続する命令、９は分岐
命令２の分岐先の命令、１０は命令５に後続する命令で
ある。図７は従来の分岐命令処理方式におけるパイプラ
イン構成を示す図であり、１２は命令フェッチ装置、１
３はデコード装置、１４はアドレス計算装置、１５はア
ドレス計算装置１４に後続するパイプライン処理ステー
ジ、１６は１５に後続するパイプライン処理ステージ、
１７はアドレス計算装置１４と命令フェッチ装置１２の
間の信号線、４０は計算機全体である。図８は従来の分
岐命令処理方式における動作を示す図であり、１９〜２
７はそれぞれ計算機のクロックサイクルを示す。

【０００３】次に動作について説明する。本例では、遅
延スロット数を２とし、分岐命令２に後続する命令３お
よび命令４が遅延スロットに含まれ、分岐命令２に引続
き実行されることとする。

【０００４】分岐命令２はクロックサイクル１９におい
て、命令フェッチ装置１２にて処理される。クロックサ
イクル２０において分岐命令２はデコード装置１３にて
処理され、同時に、分岐命令に後続する命令３が主記憶
装置１から取り出され、命令フェッチ装置１２にて処理
される。クロックサイクル２１において、分岐命令２は
アドレス計算装置１４によって命令コードから一意に定
まる分岐先アドレスを計算し、計算されたアドレス信号
線１７を通じて命令フェッチ装置１２に送られる。ま
た、クロックサイクル２１においては、命令３はデコー
ド装置１３にて処理され、また、命令４は主記憶装置１
から取り出され、命令フェッチ装置１２にて処理され
る。クロックサイクル２２において、命令フェッチ装置
１２は分岐命令２の分岐先の命令１０を主記憶装置１か
ら取り出す。クロックサイクル２２においては、同時
に、分岐命令２は処理ステージ１５、命令３はアドレス
計算装置１４、命令４はデコード装置１３にて処理され
る。クロックサイクル２３においては、分岐命令２は処
理ステージ１６、命令３は処理ステージ１５、命令４は
アドレス計算装置１４、命令１０はデコード装置１３、
命令１１は命令フェッチ装置１２にて処理される。

【０００５】以上により、分岐命令２にひきつづき、命
令３、命令４、命令９、命令１０が実行される。

【０００６】

【発明が解決しようとする課題】従来の分岐命令処理方
式は以上のように構成されていたので、分岐命令に後続
する命令であって分岐先の命令の前に処理される命令
（命令３および命令４）の数（遅延スロット数、本例の
場合２）は固定されている。一方最適な遅延スロット数
は計算機の用途やその利用する素子技術、あるいは実行
時の実行条件などによって一定ではない。このため、遅
延スロット数の異なる計算機の間で共通のソフトウェア
を利用することができないという問題があった。

【０００７】この発明は上記のような問題点を解消する
ためになされたもので、遅延スロット数の異なる計算機
の間で共通のソフトウェアを利用することを可能にする
ことを目的としている。

【０００８】

【課題を解決するための手段】この発明に係る分岐命令
処理方式は、分岐元の遅延スロットと分岐先に同一の命
令列を重複して配置するとともに、計算機固有の遅延ス
ロット数に応じて命令コードの規定する分岐先アドレス
を変更することにより、遅延スロット数に関わらず同一
の実行結果を得るものである。

【０００９】また、計算機の遅延スロット数を実行時の
条件に応じて動的に変更するにも関わらず、同一の実行
結果を得るものである。

【００１０】

【作用】この発明における分岐先アドレス生成装置は、
分岐命令によって指定される分岐先アドレスに対し、計
算機の遅延スロット数に対応した増分を加えあるいは減
じることにより、異なる遅延スロット数を持つ計算機と
の間でソフトウェアの互換性を保つことを可能にする。

【００１１】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１は、本発明における分岐命令処理方式の一例
を示す図であり、図において、１は主記憶装置、２は分
岐命令、３，４，５，６は分岐命令２に後続して実行さ
れる命令、７は命令３と同一の命令、８はは命令４と同
一の命令、９は命令５と同一の命令、１０は命令６と同
一の命令、１１は命令列２〜１０全体である。図２は本
発明における遅延スロット数２の分岐命令を実行する計
算機のパイプライン構成を示す図であり、１２は命令フ
ェッチ装置、１３はデコード装置、１４はアドレス計算
装置、１５はアドレス計算装置１４に後続するパイプラ
イン処理ステージ、１６は１４に後続するパイプライン
処理ステージ、１７はアドレス計算装置１４と命令フェ
ッチ装置１２の間の信号線、１８は１２〜１７によって
構成される計算機全体である。図３は本発明における図
２のパイプライン構成における分岐命令処理方式の動作
の一例を示す図であり、１９〜２７はそれぞれ計算機の
クロックサイクルを示す。図４は本発明における遅延ス
ロット数０の分岐命令を実行する計算機のパイプライン
構成を示す図であり、図において、２８は１２〜１７に
よって構成される計算機全体を示す。図５は本発明にお
ける図４のパイプライン構成における分岐命令処理の別
の動作の一例を示す図であり、２９〜３９はそれぞれ計
算機のクロックサイクルを示す。

【００１２】次に動作について説明する。分岐命令２に
おいては、分岐先アドレスとして命令７を指すようにあ
らかじめ設定されているものとする。

【００１３】図２の計算機１８の動作例の場合につき述
べる。分岐命令２はクロックサイクル１９において、命
令フェッチ装置１２にて処理される。クロックサイクル
２０において分岐命令２はデコード装置１３にて処理さ
れ、同時に、分岐命令に後続する命令４が主記憶装置１
から取り出され、命令フェッチ装置１２にて処理され
る。クロックサイクル２１において、分岐命令２はアド
レス計算装置１４によって処理され、分岐先アドレスと
して設定された命令７のアドレスに遅延スロット内の命
令数に応じた増分である２命令分のアドレスを加え、そ
の結果得られるアドレスを信号線１５を通じて命令フェ
ッチ装置１２に送る。また、クロックサイクル２１にお
いては、命令３はデコード装置１３にて、また、命令４
は主記憶装置１から取り出され、命令フェッチ装置１２
にて処理される。クロックサイクル２２において、命令
フェッチ装置９はアドレス計算装置１４から送られたア
ドレスに該当する命令９を主記憶装置１から取り出す。
クロックサイクル２２においては、同時に、分岐命令２
は処理ステージ１５、命令３はアドレス計算装置１４、
命令４はデコード装置１３にて処理される。クロックサ
イクル２３においては、分岐命令２は処理ステージ１
６、命令３は処理ステージ１５、命令４はアドレス計算
装置１４、命令９はデコード装置１３、命令１０は命令
フェッチ装置１２にて処理される。

【００１４】以上のように、計算機１８においては、分
岐命令２に引続き、命令３、命令４、命令９、命令１０
が順次実行される。

【００１５】次に図４の計算機２８の動作例の場合につ
いて述べる。分岐命令２はクロックサイクル２９におい
て、命令フェッチ装置１２にて処理される。クロックサ
イクル３０において分岐命令２はデコード装置１３にて
処理され、該当命令が分岐命令であることを検出し、以
下の命令のデコードを停止する。クロックサイクル３１
においては、分岐命令２はアドレス計算装置１４によっ
て処理され、分岐先アドレスとして設定された命令７の
アドレスをそのまま信号線１５を通じて命令フェッチ装
置１２に送る。クロックサイクル３２においては、命令
フェッチ装置１２はアドレス計算装置１４から送られた
命令に該当する命令７を主記憶装置１から取り出す。ク
ロックサイクル３２においては、同時に、分岐命令２は
処理ステージ１５にて処理される。クロックサイクル３
３においては、分岐命令２は処理ステージ１６、命令７
はデコード装置１３にて処理され、命令８が命令フェッ
チ装置１２にて処理される。

【００１６】以上のように、計算機２８においては、分
岐命令２に引続き、命令７、命令８、命令９、命令１０
が順次実行される。

【００１７】ところが、命令３と命令７、命令４と命令
８は、それぞれ同一の命令が配置されているので、計算
機１８における命令列１１の実行結果と、計算機２８に
おける実行結果は同一である。すなわち、計算機１８と
計算機２８の間では、遅延スロット数が異なるにも関わ
らず、ソフトウェアの互換性を保つことができる。

【００１８】実施例２．上記実施例では、計算機１８と
計算機２８は同一の計算機であってもよく、実行条件に
よって遅延スロット数の変化する計算機であってもよ
い。

【００１９】実施例３．また、上記実施例では、遅延ス
ロット数を０および２としたが、遅延スロット数の最大
値を適当に設定し、重複する命令列の長さをその最大数
とすることにより、最大値以下の任意の数の遅延スロッ
ト数を持つ計算機間で同一の実行結果を得ることができ
る。

【００２０】実施例４．また、上記実施例では、パイプ
ラインのステージ数を５とし、命令フェッチ装置、命令
デコード装置、アドレス計算装置を含むとしたが、任意
のステージ数を持つ任意のパイプライン構成に対して上
記実施例と同様の効果を奏する。

【００２１】実施例５．また上記実施例では、遅延スロ
ット数に応じた増分を加えるとしたが、アドレスを減じ
ることによっても上記実施例と同様の効果を奏すること
ができる。

【００２２】実施例６．また、上記実施例では、アドレ
ス計算装置において遅延スロット数に応じたアドレスを
加えるとしたが、このアドレス加算または減算操作は命
令フェッチ装置、デコード装置など、計算機内のどの構
成要素で行っても、上記実施例と同様の効果を奏するこ
とができる。

【００２３】実施例７．また、上記実施例では、分岐命
令が無条件に分岐するものとしたが、条件分岐命令であ
っても、分岐不成功時における処理を追加することによ
り、上記実施例と同様の効果を奏することができる。

【００２４】実施例８．また、上記実施例では、各命令
が各パイプラインステージにおいて１クロックサイクル
で処理されるとしたが、各パイプラインステージにおけ
る処理クロックサイクルは任意の値を取ってよく、上記
実施例と同様の効果を奏することができる。

【００２５】実施例９．また、上記実施例では、命令が
各クロックサイクルごとに主記憶装置から取り出される
としたが、命令フェッチ装置内にバッファを備えること
により、複数の命令を同時に主記憶装置から取り出して
も良く、また、主記憶装置は、キャッシュメモリやバッ
ファを備えていても良く、上記実施例と同様の効果を奏
することができる。

【００２６】実施例１０．また、上記実施例において、
命令長は固定であると仮定したが、アドレス計算装置に
おいて、遅延スロット内の命令長に応じた分岐先アドレ
スの増分を加えあるいは減じることにより、上記実施例
と同様の効果を奏することができる。

【００２７】実施例１１．また、上記実施例において、
分岐は前方すなわちアドレス増加方向に行われるとした
が、後方すなわちアドレス減少方向に行われるとしても
良く、上記実施例と同様の効果を奏することができる。

【００２８】

【発明の効果】以上のように、この発明によれば、分岐
元の遅延スロットと分岐先に同一の命令列を重複して配
置するとともに、計算機固有の遅延スロット数に応じて
命令コードの規定する分岐先アドレスを変更するため、
遅延スロット数の異なる計算機の間で共通のソフトウェ
アを利用することを可能にするという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による分岐命令処理方式を
示す図である。

【図２】この発明の一実施例による分岐命令処理方式を
備え、遅延スロット数２の計算機の構成図である。

【図３】この発明の一実施例による分岐命令処理方式を
備え、遅延スロット数２の計算機の動作を示す図であ
る。

【図４】この発明の一実施例による分岐命令処理方式を
備え、遅延スロット数０の計算機の構成図である。

【図５】この発明の一実施例による分岐命令処理方式を
備え、遅延スロット数０の計算機の動作を示す図であ
る。

【図６】従来の分岐命令処理方式の一例を示す図であ
る。

【図７】従来の分岐命令処理方式を備えた計算機の一例
の構成図である。

【図８】従来の分岐命令処理方式を備えた計算機の一例
の動作を示す図である。

【符号の説明】

１ 主記憶装置 ２ 分岐命令 ３ 分岐命令に後続する命令 ４ 命令３に後続する命令 ５ 命令４に後続する命令 ６ 命令５に後続する命令 ７ 命令３と同一の命令 ８ 命令４と同一の命令 ９ 命令５と同一の命令 １０ 命令６と同一の命令 １１ 命令列２〜１０ １２ 命令フェッチ装置 １３ デコード装置 １４ アドレス計算装置 １５ アドレス計算装置１４に後続するパイプライン処
理ステージ １６ パイプライン処理ステージ１５に後続するパイプ
ライン処理ステージ １７ 信号線 １８ 計算機 １９ クロックサイクル ２０ クロックサイクル ２１ クロックサイクル ２２ クロックサイクル ２３ クロックサイクル ２４ クロックサイクル ２５ クロックサイクル ２６ クロックサイクル ２７ クロックサイクル ２８ 計算機 ２９ クロックサイクル ３０ クロックサイクル ３１ クロックサイクル ３２ クロックサイクル ３３ クロックサイクル ３４ クロックサイクル ３５ クロックサイクル ３６ クロックサイクル ３７ クロックサイクル

Claims (2)

【特許請求の範囲】
1. 【請求項１】 分岐命令の分岐元の遅延スロットと分岐
   先に同一命令列を重複して配置する手段と、分岐命令の
   遅延スロット数に応じて命令コードの規定する分岐先ア
   ドレスを変更する手段を特徴とする、分岐命令処理方
   式。
2. 【請求項２】 実行時に動的に遅延スロット数を変更す
   ることを特徴とする請求項１記載の分岐命令処理方式。